CN110178215A - 通过增材制造制作电子功率模块以及相关基板和模块的方法 - Google Patents

通过增材制造制作电子功率模块以及相关基板和模块的方法 Download PDF

Info

Publication number
CN110178215A
CN110178215A CN201880006984.0A CN201880006984A CN110178215A CN 110178215 A CN110178215 A CN 110178215A CN 201880006984 A CN201880006984 A CN 201880006984A CN 110178215 A CN110178215 A CN 110178215A
Authority
CN
China
Prior art keywords
substrate
face
transition zone
metal layer
thermomechanical transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880006984.0A
Other languages
English (en)
Other versions
CN110178215B (zh
Inventor
R·卡扎卡
S·阿佐帕迪
D·H·E·马蒂诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran SA
Original Assignee
Safran SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Safran SA filed Critical Safran SA
Publication of CN110178215A publication Critical patent/CN110178215A/zh
Application granted granted Critical
Publication of CN110178215B publication Critical patent/CN110178215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal

Abstract

一种通过增材制造制作电子功率模块(20)的工艺，该电子模块(20)包括基板(21)，基板(21)包括电绝缘片材(24)，该电绝缘片材具有相对的第一面(24a)和第二面(24b)，以及直接布置在绝缘片材(24)的第一面(24a)上的第一金属层(25a)和直接布置在绝缘片材(24)的第二面(24b)上的第二金属层(25b)。金属层(25a)的至少一个经由沉积薄的铜层的步骤(100)和对金属层(25a、25b)退火的步骤(110)生产，并且该工艺还包括在第一和第二金属层(25a、25b)中的至少一个上形成至少一个热机械过渡层(271至273、274至276)的步骤(120)，所述至少一个热机械过渡层(271至273、274至276)包括呈现低于金属层(25a、25b)的金属的热膨胀系数的热膨胀系数的材料。

Description

通过增材制造制作电子功率模块以及相关基板和模块的方法
技术领域
本发明涉及基板和电子功率模块的制作。
本发明在热应力可能很严重的航空领域中具有特定的应用。
背景技术
电子功率模块被包括在用于飞行器上的推进和非推进系统的电气化所需的转换器中，以便将来自主网络(115V AC、230V AC、540V DC)的电能转换为各种形式(AC/DC、DC/AC、AC/AC和DC/DC)。
图1示出了现有技术中已知的电子功率模块1的示例。
电子功率模块1由基板2制成，基板2包括由陶瓷材料制成的电绝缘层2a，其布置在两个金属层2b、2c之间。两个金属层通过各种技术组装到电绝缘层2a，例如那些已知为钎焊(或英语术语“active metal brazing(活性金属钎焊)”或“AMB”)、直接粘结铜(或英语术语“direct bonded copper”或“DBC”)、或直接粘结铝(或英文术语“direct bondedaluminum”或“DBA”)的技术。
基板2的顶金属层2b形成功率回路，半导体功率部件3组装在该功率回路上。如图1中所示，电子功率模块1包括电气和/或机械互连接头4和14，半导体功率部件3和连接器11通过电气和/或机械互连接头4和14组装到功率回路2b上。由于它们的缺陷，半导体功率部件3是焦耳效应损耗的位置，因此构成主要的热源。
半导体功率部件3然后电气互连并借助线材与连接11互连。通常由聚合物制成的壳体12然后借助粘合剂接头13粘结在基板2上或其上布置有基板2的金属底板5上。然后用诸如凝胶或环氧树脂的封装化合物15填充壳体12，以便为功率部件3和线材10提供机械和电气保护。
基板2的底金属层2c配装在金属底板5上，金属底板5用作扩散热通量并提供与金属散热器6的热连接。如图1中所示，电子功率模块1包括将基板2的底金属层2c固定到底板5的电气和/或机械互连接头7。
底板5本身借助诸如热油脂、弹性体膜或相变材料的热界面材料层8固定到金属散热器6。热界面材料层8用作降低底板5和散热器6之间的热接触阻抗，以便更好地排出热通量。散热器6具有翅片9以尽可能降低其热阻抗，翅片9具有穿过它们之间的冷却流体，例如空气。
这种电子功率模块1然而存在若干缺点。
基板2的电绝缘层2a以及热界面材料层8是具有高热阻抗并因此导热性差的层。它们因此限制半导体功率部件3内产生的热量朝向散热器6和冷却流体扩散。此外，热界面材料层8引起不均匀的热阻抗，并且这取决于半导体功率部件3在功率回路上的位置，特别是如果该回路存在平坦度缺陷。半导体功率部件3和散热器6之间的多个层2a、2b、2c、4、5、7、8也有助于这种高的热阻抗。由于存在通常在175℃以上迅速劣化的有机材料(热界面材料、封装化合物、粘合剂接头和壳体)，电子功率模块1的冷却因此被限制，并且电子功率模块1不适合于高温应用，即不适合于大于或等于175℃的环境温度。应当注意，宽带间隙(grandgap)半导体部件(SiC、GaN、……)可以超出传统的Si部件限制(175℃)，并为了利用在高温下运行的可能，构成电子功率模块的所有元件必须能够在高温下可靠地运行。
此外，具有相互不同的热膨胀系数的各种层2a、2b、2c、5的组装方案使得电子功率模块1对热疲劳现象敏感，从而限制了电子功率模块1的可靠性。借助示例，这些解决方案可能导致基板2的电绝缘层2a和/或电气互连接头4、7中的裂缝。
另外，在基板2的顶金属层2b上执行的蚀刻相对于电绝缘层2a产生关于底金属层2c的不对称性。当温度升高时，例如在半导体功率部件3组装到基板2上时或者在基板2组装到底板5上时或者在电子功率模块1处于运行时，这具有在基板2中引起热机械应力的结果，导致其变形。该变形称为挠曲，并且对应于基板2的弯曲。
基板2的这种挠曲将产生空隙(vide)，该空隙可以通过热界面材料层8来补偿。然而，如前所述，该层8限制了半导体功率部件3和散热器6之间的散热，并且引起了取决于半导体功率部件3在功率回路上的位置的非均匀的热阻抗。因此，不可能通过增加热界面材料层8的厚度来补偿基板2的挠曲而不会进一步劣化电子功率模块1内的散热。
发明内容
本发明寻求减轻上述电子功率模块的缺点。
本发明提供一种通过增材制造制作电子功率模块的方法，该电子模块包括具有诸如陶瓷板的绝缘板的基板，该绝缘板呈现相对的第一面和第二面，以及，直接布置在绝缘板的第一面上的第一金属层和直接布置在绝缘板的第二面上的第二金属层。
根据本发明的一般特性，金属层中的至少一个是由沉积薄的金属层的步骤和通常在约700℃的温度下对金属层进行退火的步骤制成，并且该方法还包括在第一金属层和第二金属层中的至少一个上形成至少一个热机械过渡层的步骤，所述至少一个热机械过渡层包括呈现低于铜的热膨胀系数的热膨胀系数(CTE)的材料。
沉积薄的金属层的步骤可包括通过丝网印刷沉积，或者使用膏或油墨以例如“喷墨工艺”、“基于挤出的工艺”、“基于气溶胶的工艺”的称为“直接写入工艺”的技术沉积。
因为本发明的基板的热机械过渡层呈现低于金属层的CTE的CTE，它用作相比直接粘结铜(DBC)基板增加热机械可靠性，并且它用作限制与基板弯曲相关的问题，如对于陶瓷基板(DBC和AMB)观察到的那样。
该制作方法对于形成基板的新层的每个步骤使用增材制造，由于选择性地沉积和熔化层，所以使该方法避免在电子功率模块的制作期间的任何材料损失。
增材制造(AM)，也称为3D打印，是一种能够通过添加连续层来制作物体的技术。电源将能量传递到明确限定的已被沉积为薄的层(通常<100μm)的粉末位置，以便使其附聚。沉积连续层并且选择性地附聚它们，因此使得可以构造具有明确限定的形状的致密材料。选择哪个部分被附聚的能力因此使得能够直接赋予物体期望的形状，即该形状是复杂的。这还用作限制材料损失，对于昂贵和稀有的材料这可能是非常期望的。
具体地，在传统现有技术的基板中，顶面和底面的铜Cu层完全覆盖陶瓷表面并且通过使用DBC技术或通过使用AMB钎焊技术将它们直接应用在陶瓷上。然后，蚀刻步骤用作从顶面局部地去除铜Cu并且使得轨迹不被电气互连，并且这用作提供电路。
在该方法的第一方面中，所述至少一个热机械过渡层可以通过沉积材料的粉末床或通过喷射粉末材料来沉积，沉积的粉末然后通过在惰性气氛中利用热电源扫描来凝结。
通常，在现有技术的基板中，陶瓷的厚度位于300μm至1000μm的范围中，并且铜的厚度在200μm至500μm的范围中。然而，已经示出，铜的厚度越高，在热循环期间基板可靠性越低，其导致高的热机械应力。
由本发明的方法使用的增材制造使得能够制作和使用薄的铜层，即小于100μm，更具体地厚度位于20μm至50μm的范围中，从而提供更好的可靠性。另外，由不同于铜的材料制成的多个热机械过渡层的叠加用作增加轨迹的厚度并因此增加那些轨迹可以传输的电流而不限制基板的可靠性。
在增材制造中使用金属通常需要适于传递必要的功率的电源，该功率例如位于100W到1kW的范围中，以便熔化或烧结在增材制造工艺期间以粉末床形式或通过局部粉末喷射沉积的金属粉末。电源(激光束或电子束)瞄准期望具有致密材料的区域，以便在每次通达时获得致密和凝结的层。
沉积层的典型厚度可位于20μm至150μm的范围中。然后通过利用电源扫描用于凝结的区域来沉积和凝结新层。层沉积步骤的连续性并且然后使它们致密化用作获得具有期望形状的物体。
在该方法的第二方面中，用于热机械过渡层的材料的CTE位于3ppm/℃(每摄氏度百万分之一)至17ppm/℃的范围中。
热机械过渡层因此呈现位于金属层的CTE和待安装在电子功率模块上的半导体功率部件的CTE之间的CTE。
在该方法的第三方面中，基板在绝缘板的第一面和第二面中的至少一个上包括金属层和多个热机械过渡层的堆叠部，所述至少一个堆叠部呈现CTE梯度。
在热循环期间，铜和半导体功率部件之间的CTE的该变化用作最小化在陶瓷中和金属与半导体之间的互连接头中的机械应力，互连接头对应于用于将半导体安装在热过渡层上的钎焊，从而对于电子功率模块获得更好的可靠性。
在该方法的第四方面中，该方法还包括通过增材制造从基板的第二面的最末热机械过渡层来形成散热器的步骤，该基板的第二面具有第二铜层。
借助增材制造形成包括散热器的热机械过渡区，使得能够降低电子功率模块的热阻抗并消除现有技术中使用的热界面材料。热界面材料通常是热油脂。消除热界面因此用作消除与其相关的弱点，特别是关于其低导热率和其在高温下的劣化。
这也因此使得在非常高的温度和高功率下使用电子功率模块。
此外，通过增材制造制作散热器使得能够制作具有复杂形状的散热器，该形状提供在空气中的有效冷却，并且使用已知用于制作散热器的传统技术来实现通常太复杂的形状。
在该方法的第五方面中，该方法还包括制作壳体和连接部的步骤，该壳体适用于保护待安装在基板的第一面上的电子部件，该连接部适用于将电子模块电连接到外部电气元件，通过增材制造从基板的第一面的最末热机械过渡层制作壳体和连接部，基板的第一面具有第一铜层。
从基板的最末热机械过渡层通过增材制造制作壳体，使得能利用与通常使用的诸如凝胶或环氧树脂的有机材料制成的绝缘件不同的绝缘件(诸如具有或不具有压力的绝缘气体、高真空、绝缘液体等)制作气密地密封的壳体。
此外，通过3D打印制作金属壳体使得能够在用于粘结壳体的粘合剂接头中、在壳体中和在封装电子部件的硅凝胶中去除现有技术中存在的聚合物。
去除在高于175℃的温度下呈现低热可靠性的聚合物并去除热界面材料使得在高于200℃的温度下能使用电子功率模块。
在该温度范围内运行的电子功率模块对于航空应用特别有利，因为它们使控制电子部件移动更靠近诸如制动器或发动机的热源，从而获得更集成的系统，并从而使得能够节省容积。
周围温度的增加还使得能够减小冷却系统的尺寸并因此增加功率转换器的功率密度。
金属壳体还用作为电子功率模块提供电磁屏蔽，从而减少外部电磁干扰对模块的电子部件的影响。
本发明还提供一种用于电子功率模块的基板，该基板包括具有相对的第一面和第二面的绝缘板，以及直接布置在绝缘板的第一面上的第一金属层和直接布置在绝缘板的第二面上的第二金属层。基板在第一金属层和第二金属层中的至少一个上包括至少一个热机械过渡层，该热机械过渡层包括呈现小于金属层的金属的热膨胀系数的热膨胀系数的材料。
本发明还提供一种电子功率模块，包括基板和散热器，基板呈现第一面和与第一面相对的第二面，散热器安装在基板的第二面上，基板的第一面用于接纳电子部件，该基板对应于如上限定的基板。
附图说明
在阅读通过非限制性指示并参考附图给出的以下描述后，可以更好地理解本发明，附图中：
-图1如上所述示出了现有技术中已知的电子功率模块的示例；
-图2是根据本发明的一实施例的电子功率模块的示意图；并且
-图3是本发明的实施方式中的制作电子功率模块的方法的流程图。
具体实施方式
图2是根据本发明的一实施例的电子功率模块20的示意图。
电子功率模块20包括基板21、壳体22和散热器23。
基板21包括由例如Al2O3或AlN的陶瓷制成的绝缘板24，具有第一面24a和与第一面24a相对的第二面24b。绝缘板24还具有分别在绝缘板24的第一面24a和第二面24b上通过丝网印刷沉积并经受退火的第一铜层25a和第二铜层25b。第一铜层25a形成用于连接到电子部件26的导电轨迹，而第二铜层25b形成用于热联接到散热器23的导热轨迹。
基板21还具有热机械过渡层的第一叠加部27a和热机械过渡层的第二叠加部27b。
第一叠加部27a布置在第一铜层25a上。在所示实施例中，它包括给予标记271至273的三个热机械过渡层，每个热机械过渡层271至273通过增材制造使用具有热膨胀系数(CTE)的导电材料形成，还注意到CTE的英文表达“coefficient of thermal expansion(热膨胀系数)”，其低于铜的CTE，铜的CTE一般约为17ppm/℃。
在图2中示出的实施例中，第一叠加部27a的第一热机械过渡层271呈现约为13ppm/℃的CTE，第二热机械过渡层272呈现约为10ppm/℃的CTE，而第三热机械过渡层273呈现约为7ppm/℃的CTE。第一叠加部27a的第一热机械过渡层271位于第一铜层25a和第二热机械过渡层272之间，而第二热机械过渡层272位于第一热机械过渡层271和第三热机械过渡层273之间。
第一铜层25a和第一叠加部27a因此一起形成呈现CTE梯度的第一堆叠部28a，CTE随着层与陶瓷绝缘板24的第一面24a的距离增加而减小。
第二叠加部27b布置在第二铜层25b上。在所示实施例中，它包括标记为274至276的三个热机械过渡层，每个热机械过渡层274至276通过增材制造使用呈现低于铜的CTE的CTE的导热材料制成。
在图2中示出的实施例中，第二叠加部27b的第一热机械过渡层274呈现约为13ppm/℃的CTE，第二热机械过渡层275呈现约为10ppm/℃的CTE，而第三热机械过渡层276呈现约为7ppm/℃的CTE。第二叠加部27b的第一热机械过渡层274位于第二铜层25b和第二热机械过渡层275之间，而第二热机械过渡层275位于第一热机械过渡层274和第三热机械过渡层276之间。
第二铜层25b与第二叠加部27b因此一起形成呈现CTE梯度的第二堆叠部28b，CTE根据层远离由陶瓷制成的绝缘板24的第二面24b的距离递减。
基板21包括由陶瓷制成的绝缘板24、第一堆叠部28a和第二堆叠部28b。在堆叠部28a和28b中的每一个中，CTE在堆叠部内变化，在所示实施例中，对于铜层25a或25b从17ppm/℃到大于或等于3到4ppm/℃的CTE，以便接近由陶瓷制成的绝缘板24的CTE，其呈现7ppm/℃的CTE，或者接近半导体电子部件26的CTE，其可呈现约为3至4ppm/℃的CTE。
由基板的第一堆叠部28a和第二堆叠部28b呈现的CTE梯度用作提高基板的可靠性并且利用厚金属化层提供根据温度的极小的弯曲变化。
在图2中所示的实施例中，电子功率模块20的散热器23由第二叠加部27b的第三热机械过渡层276制成。
因此，第二堆叠部28b包括散热器并且完全通过增材制造制成并且它呈现CTE梯度，使得其CTE从第二铜层25b到散热器23逐渐减小。
类似地，功率电子模块20的壳体22由第一叠加部27a的第三热机械过渡层273制成。壳体22用作气密地封装安装在第一叠加部27a的第三热机械过渡层273上的电子部件26。
因此，第一堆叠部28a包括壳体22并且完全通过增材制造制成并且它呈现CTE梯度，其CTE从第一铜层25a到壳体22逐渐减小。
电子功率模块20还具有连接29，使能将电子功率模块20连接到未示出的外部电气元件。连接29也类似地由第一叠加部27a的第三热机械过渡层273制成。
在图2中为了简单和清楚的原因，未示出形成壳体22的盖的部分，但是它也可以类似地通过增材制造制成，只要它是壳体22的整体部分，或者可以它可单独制作并且之后附连至壳体。
在图2中所示的实施例中，电子部件26、并且特别是半导体部件通过钎焊部30被紧固并连接到第一叠加部的第三热机械过渡层273。
图3示出了用于制作图2中所示的电子功率模块20的本发明的方法的实施方式的流程图。
在该方法的第一步骤100中，与陶瓷板24兼容的铜膏的相应层通过丝网印刷沉积在陶瓷绝缘板24的第一面24a和第二面24b上，这些层是薄的，通常呈现在20μm至50μm范围内的厚度，第二面24b对应于图2中的底面，而第一面24a对应于图2中的顶面。在第一面24a上，铜膏沉积有旨在用于电气轨迹的图案，而在第二面24b上，铜膏沉积为实心板，即覆盖绝缘板24的整个底面24b，其中该底面24b用于冷却电子模块20。
借助示例，铜膏可以是与Al2O3制成的陶瓷板兼容的贺利氏(Heraeus)或C7720型的工业膏，或者是与AlN陶瓷兼容的C7403或C7404型的膏。
在变型中，该方法还可以包括使用诸如称为直接写入工艺(喷墨工艺、基于挤出的工艺、基于气溶胶的工艺……)的其它技术从膏或油墨沉积薄的金属层。
在接下来的步骤110中，然后在约700℃的温度下对第一铜膏层25a和第二铜膏层25b进行退火，以除去溶剂和其它有机材料，以便烧结铜颗粒。
退火之后得到的第一铜层25a和第二铜层25b为陶瓷绝缘板24提供良好的粘附性，并且它们分别与热机械过渡层271和274粘结良好，即例如，通过激光或电子束产生的局部加热附聚在相应的铜层25a或25b上。
在该方法的接下来的步骤120中，在铜层25a和25b上形成热机械过渡层271至276。
对于从绝缘板24的底面24b开始制作的电子功率模块20的底面，具有7ppm/℃至17ppm/℃范围内的CTE的材料的粉末床沉积在第二铜层25b上，并且它们然后在例如氩气气氛的惰性气氛下通过利用电源扫描在整个表面上连续凝结，以便获得是平面的表面。
更具体地，在形成热机械过渡层的第一步骤121中，通过在第二铜层25b的整个表面上沉积呈现13ppm/℃的CTE的材料的粉末床，在第二铜层25b上形成第二叠加部27b的第一热机械过渡层274，然后例如借助激光在惰性气氛下通过扫描陶瓷板24的底面24b的整个表面凝结第二叠加部27b的第一热机械过渡层274。
在形成热机械过渡层的第二步骤122中，通过在第一热机械过渡层274的整个表面上沉积呈现10ppm/℃的CTE的材料的粉末床，在第一热机械过渡层274上形成第二叠加部27b的第二热机械过渡层275，然后例如借助激光在惰性气氛下通过扫描陶瓷板24的底面24b的整个表面凝结第二叠加部27b的第二热机械过渡层275。
在形成热机械过渡层的第三步骤123中，通过在第二热机械过渡层275的整个表面上沉积呈现7ppm/℃的CTE的材料的粉末床，在第二热机械过渡层275上形成第二叠加部27b的第三热机械过渡层276，然后例如借助激光在惰性气氛下通过扫描陶瓷板24的底面24b的整个表面凝结第二叠加部27b的第三热机械过渡层276。
对于从绝缘板24的顶面24a开始制成的电子功率模块20的顶面，执行与底面相同的步骤，除了通过电源的扫描不覆盖整个表面，如果第一铜层25a不覆盖整个表面而是在绝缘板24的顶面上形成导电轨迹。
更具体地，在形成热机械过渡层的第四步骤124中，通过仅在由第一铜层25a形成的轨迹上沉积呈现13ppm/℃的CTE的材料的粉末床，在第一铜层25a上形成第一叠加部27a的第一热机械过渡层271，然后例如借助激光在惰性气氛下通过扫描以此方式形成的轨迹来凝结第一叠加部27a的第一热机械过渡层271。
在形成热机械过渡层的第五步骤125中，通过仅在由第一热机械过渡层271和第一铜层25a形成的轨迹上沉积呈现10ppm/℃的CTE的材料的粉末床，在第一热机械过渡层271上形成第一叠加部27a的第二热机械过渡层272，然后例如借助激光在惰性气氛下通过扫描以此方式形成的轨迹来凝结第一叠加部27a的第二热机械过渡层272。
在形成热机械过渡层的第六步骤126中，通过仅在由第二热机械过渡层272、第一热机械过渡层271和第一铜层25a形成的轨迹上沉积呈现7ppm/℃的CTE的材料的粉末床，在第二热机械过渡层272上形成第一叠加部27a的第三热机械过渡层273，然后例如借助激光在惰性气氛下通过扫描以此方式形成的轨迹来凝结第一叠加部27a的第三热机械过渡层273。
第一叠加部27a的最顶末层、即第三热机械过渡层273较佳地呈现尽可能接近半导体部件26的CTE的CTE，即约3ppm/℃至4ppm/℃的CTE，该半导体部件26通常被钎焊在该层上。
如果该最末层273非常粗糙，可以实施抛光步骤以实现必要的粗糙度。
在变型中，该方法还可以包括在最顶末层273上精加工沉积物，其通常在以下类型的电子组件中使用：ENIG(“无电镀镍浸金”)、ENEPIG(“无电镀镍钯浸金”)、EPIG(“无电镀钯浸金包覆”)、ISIG(“浸银和浸金包覆”)等，以在半导体功率部件26的钎焊期间避免氧化并且与通常使用的部件附连技术和工艺兼容。
为了形成热机械过渡层，还能够设想喷射粉末来代替沉积粉末床。
通过在高CTE的材料(Cu)中改变低CTE材料(W、Mo、殷瓦(不涨钢)、科瓦(铁镍钴合金)、金刚石、SiC、碳纤维…)的粉末或纤维的浓度来提供层的CTE的变化。
用于热机械过渡层的粉末材料可以例如从以下列表中选择：W50Cu50、W60Cu40、W70Cu30、W80Cu20、W90Cu10、Mo50Cu50、Mo60Cu40、Mo70Cu30、Mo80Cu20、Mo85Cu15。
热源的功率必须足以熔化混合物中的至少一种材料，以确保颗粒良好地结合到金属基质中。在上述提到的材料中，铜呈现最低的熔化温度，因此需要传递功率一段时间使得能够达到1085℃的Cu的熔化温度。
沉积的每个铜层或每个热机械过渡层的厚度位于20μm至150μm的范围内，并且CTE接近陶瓷的远离与陶瓷绝缘板24的界面的CTE。这使得能够在温度变化期间减小绝缘板24的陶瓷经受的机械应力，并且在不同层之间分布应力，而不会在两个连续金属层之间产生可能导致组件失效的过大的应力。
在制作底面时，该制作方法还包括打印连续层，直到制作出具有有效用于在空气中冷却的各种复杂形状的散热器23，诸如例如翅片、销、网格(“lattices”)等或用于借助液体冷却的通道。
更具体地，在该方法的步骤130中，从第二叠加部的第三热机械过渡层276形成散热器23，使得叠加部包括散热器23，这可能与形成热机械过渡层的第三步骤123重合，其中形成第二叠加部27b的第三热机械过渡层276；
制作电子功率模块20的方法，因此通过消除热界面材料并且使能够制作使用传统技术很难制作的具有复杂形状的散热器23，能够降低模块20的热阻抗。
类似地，对于顶面，沉积第一叠加部27a的第三热机械过渡层273以便在步骤140中通过三维打印制作连接29和壳体22，其可与形成热机械过渡层的第六步骤126重合。
为了完成电子功率模块20中，在步骤150中，然后通过诸如钎焊、粘合剂粘结或烧结的任何常规使用的技术，将半导体功率部件26配装在第一叠加部27a的末层273上，然后例如通过线材利用金属框架钎焊或任何其它互连技术将它们电连接。
最后，在步骤160中，电子模块20被封装，即，填充有硅凝胶、环氧树脂或者如果封闭部是密封的则填充有绝缘液体或气体，并且通过增材制造使用与用于第一叠加部27a的第三热机械过渡层273的材料相同的材料来闭合壳体22。在输出连接29周围并且为了在连接和壳体之间提供对于壳体的电绝缘，能够由玻璃或陶瓷制作绝缘接头。
构成壳体封闭部的部分可以单独制作并在焊接、烧结或其它组装技术之后附连到壳体。

Claims (11)

1.一种通过增材制造制作电子功率模块(20)的方法，所述电子功率模块(20)包括具有电绝缘板(24)的基板(21)，所述电绝缘板(24)呈现相对的第一面(24a)和第二面(24b)，以及直接布置在所述绝缘板(24)的所述第一面(24a)上的第一金属层(25a)和直接布置在所述绝缘板(24)的所述第二面(24b)上的第二金属层(25b)；
所述金属层(25a)的至少一个通过沉积薄的铜层的步骤(100)和对所述金属层(25a、25b)退火的步骤(110)制作，
所述方法还包括在所述第一金属层(25a)和所述第二金属层(25b)中的至少一个上形成至少一个热机械过渡层(271至273、274至276)的步骤(120)，所述至少一个热机械过渡层(271至273、274至276)包括呈现低于所述金属层(25a、25b)的金属的热膨胀系数的热膨胀系数的材料。
2.根据权利要求1所述的方法，其特征在于，所述至少一个热机械过渡层(271至273、274至276)通过沉积材料的粉末床或通过喷射粉末材料来沉积，所述沉积的粉末通过在惰性气氛中利用热电源扫描来凝结。
3.根据权利要求1或权利要求2所述的方法，其特征在于，用于所述热机械过渡层(271至273、274至276)的所述材料的热膨胀系数位于3ppm/℃至17ppm/℃的范围中。
4.根据权利要求1至3中一项所述的方法，其特征在于，所述基板(21)在所述绝缘板(24)的所述第一面(24a)和所述第二面(24b)中的至少一个上包括金属层(25a、25b)和多个热机械过渡层(271至273、274至276)的堆叠部，所述至少一个堆叠部(28a、28b)呈现热膨胀系数梯度。
5.根据权利要求1至4中一项所述的方法，其特征在于，还包括步骤(130)，所述步骤(130)通过增材制造从所述基板(21)的所述第二面的最末热机械过渡层(276)来形成散热器。
6.根据权利要求1至5中一项所述的方法，其特征在于，还包括制作壳体(22)和连接(29)的步骤(140)，所述壳体(22)适用于保护待安装在所述基板(21)的所述第一面上的电子部件(26)，所述连接(29)适用于将所述电子模块(20)电连接到外部电气元件，通过增材制造从所述基板(21)的所述第一面的所述最末热机械过渡层(273)制作所述壳体(22)和所述连接(29)。
7.一种用于电子功率模块(20)的基板(21)，所述基板(21)包括呈现相对的第一面(24a)和第二面(24b)的电绝缘板(24)，以及直接布置在所述绝缘板(24)的所述第一面(24a)上的第一金属层(25a)和直接布置在所述绝缘板(24)的所述第二面(24b)上的第二金属层(25b)；
所述基板的特征在于，所述基板包括在所述第一金属层(25a)和所述第二金属层(25b)中的至少一个上的至少一个热机械过渡层(271至273、274至276)，所述至少一个热机械过渡层(271至273、274至276)包括呈现比所述金属层(25a、25b)的金属的热膨胀系数低的热膨胀系数的材料，以及金属层(25a、25b)和多个热机械过渡层(271至273、274至276)的至少一个堆叠部(28a、28b)，所述至少一个堆叠部(28a、28b)呈现热膨胀系数梯度。
8.根据权利要求7所述的基板(21)，其特征在于，用于所述热机械过渡层(271至273、274至276)的所述材料的热膨胀系数位于3ppm/℃至17ppm/℃的范围中。
9.一种电子功率模块(20)，包括基板和散热器(23)，所述基板呈现第一面和与所述第一面相对的第二面，所述散热器(23)安装在所述基板的所述第二面上，所述基板的所述第一面用于接纳电子部件(26)，所述模块的特征在于，所述基板是根据权利要求7和8中的任一项所述的基板(21)。
10.根据权利要求9所述的电子功率模块(20)，其特征在于，所述散热器(23)包括所述基板(21)的所述第二面的最末热机械过渡层(276)，所述散热器(23)通过增材制造从所述基板(21)的所述第二面的所述最末热机械过渡层(276)制作。
11.根据权利要求9或权利要求10所述的电子功率模块(20)，其特征在于，还包括壳体(22)，所述壳体(22)适于保护安装在所述基板(21)的所述第一面上的所述电子部件(26)，所述壳体(22)通过增材制造从所述基板(21)的所述第一面的所述最末热机械过渡层(273)制作。
CN201880006984.0A 2017-01-18 2018-01-05 通过增材制造制作电子功率模块以及相关基板和模块的方法 Active CN110178215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750381A FR3061989B1 (fr) 2017-01-18 2017-01-18 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
FR1750381 2017-01-18
PCT/FR2018/050024 WO2018134495A1 (fr) 2017-01-18 2018-01-05 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes

Publications (2)

Publication Number Publication Date
CN110178215A true CN110178215A (zh) 2019-08-27
CN110178215B CN110178215B (zh) 2024-02-13

Family

ID=59152973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006984.0A Active CN110178215B (zh) 2017-01-18 2018-01-05 通过增材制造制作电子功率模块以及相关基板和模块的方法

Country Status (9)

Country Link
US (1) US11594475B2 (zh)
EP (1) EP3571716B1 (zh)
JP (1) JP7034177B2 (zh)
CN (1) CN110178215B (zh)
BR (1) BR112019014637B1 (zh)
CA (1) CA3049478A1 (zh)
FR (1) FR3061989B1 (zh)
RU (1) RU2750688C2 (zh)
WO (1) WO2018134495A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164675A (zh) * 2020-10-29 2021-01-01 湖南国芯半导体科技有限公司 一种功率模块的制造方法及功率模块
CN112548105A (zh) * 2020-11-20 2021-03-26 成都航空职业技术学院 一种薄壁不锈钢管激光沉积制造316薄片的方法
CN113488393A (zh) * 2021-05-25 2021-10-08 中国电子科技集团公司第二十九研究所 一种实现硅基功能单元与安装基体可靠粘接的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175659B2 (ja) * 2018-07-25 2022-11-21 株式会社日立製作所 複合金属材料、その製造方法、および複合金属材料を用いた電子装置
FR3084522A1 (fr) * 2018-07-27 2020-01-31 Safran Procede de fabrication d'un module electronique de puissance
FR3095778B1 (fr) 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
FR3095779B1 (fr) 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
FR3108230A1 (fr) 2020-03-13 2021-09-17 Safran Dissipateur thermique pour composant electronique
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
US11564337B2 (en) * 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
DE102020204989B3 (de) * 2020-04-21 2021-09-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger
US11264299B1 (en) 2020-09-03 2022-03-01 Northrop Grumman Systems Corporation Direct write, high conductivity MMIC attach
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
FR3119930B1 (fr) 2021-02-18 2023-02-24 Safran Electrical & Power Module électronique de puissance
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
CN102648665A (zh) * 2009-10-07 2012-08-22 法雷奥伊图德斯电子公司 电子电力模块，和用于制造所述模块的方法
CN103966538A (zh) * 2014-05-04 2014-08-06 丹阳聚辰光电科技有限公司 用于电子封装和热沉材料的钨铜复合材料及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624880A (ja) * 1992-07-03 1994-02-01 Noritake Co Ltd 金属−セラミックス複合体及びその製造方法
JPH1117081A (ja) * 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
CN100364078C (zh) * 2002-04-19 2008-01-23 三菱麻铁里亚尔株式会社 电路基板及其制造方法、以及功率模块
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
EP1531985A4 (en) * 2002-07-15 2008-03-19 Honeywell Int Inc THERMAL CONNECTING AND BORDER AREA SYSTEMS, MANUFACTURING METHOD AND USES THEREOF
JP2004083964A (ja) * 2002-08-26 2004-03-18 Hitachi Ltd 銅系放熱板及びその製造方法
JP2004179507A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置、チップサイズパッケージ、放熱フィンの製造方法およびチップサイズパッケージの製造方法
US7129422B2 (en) 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
US7810552B2 (en) * 2006-12-20 2010-10-12 The Boeing Company Method of making a heat exchanger
JP5315635B2 (ja) * 2007-07-04 2013-10-16 トヨタ自動車株式会社 パワーモジュールの放熱板・セラミック層接合基板の製造方法
US7811862B2 (en) 2008-12-17 2010-10-12 Infineon Technologies Ag Thermally enhanced electronic package
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
DE102011079471A1 (de) * 2011-07-20 2013-01-24 Trumpf Laser Gmbh + Co. Kg Verfahren zur Bildung eines Verbundwerkstoffs und Wärmesenke
FR2984074B1 (fr) * 2011-12-13 2014-11-28 Hispano Suiza Sa Dispositif electronique avec refroidissement par spreader a metal liquide
US9313897B2 (en) 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US9384773B2 (en) * 2013-03-15 2016-07-05 HGST Netherlands, B.V. Annealing treatment for ion-implanted patterned media
WO2014175459A1 (ja) * 2013-04-26 2014-10-30 京セラ株式会社 複合積層体および電子装置
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
US10029422B2 (en) * 2014-10-07 2018-07-24 Voxel Llc Three-dimensional modelling and/or manufacturing apparatus, and related processes
JP6975708B2 (ja) 2015-04-28 2021-12-01 オルメット・サーキッツ・インコーポレイテッド 半導体ダイ接着用途のための高金属負荷量の焼結ペースト
US11229979B2 (en) * 2015-05-05 2022-01-25 Indium Corporation High reliability lead-free solder alloys for harsh environment electronics applications
FR3038534A1 (fr) 2015-07-10 2017-01-13 Commissariat Energie Atomique Assemblage d'un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
CN106920781A (zh) 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
JP6734062B2 (ja) * 2016-01-29 2020-08-05 日本碍子株式会社 セラミックスヒータ，センサ素子及びガスセンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
CN102648665A (zh) * 2009-10-07 2012-08-22 法雷奥伊图德斯电子公司 电子电力模块，和用于制造所述模块的方法
CN103966538A (zh) * 2014-05-04 2014-08-06 丹阳聚辰光电科技有限公司 用于电子封装和热沉材料的钨铜复合材料及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164675A (zh) * 2020-10-29 2021-01-01 湖南国芯半导体科技有限公司 一种功率模块的制造方法及功率模块
CN112548105A (zh) * 2020-11-20 2021-03-26 成都航空职业技术学院 一种薄壁不锈钢管激光沉积制造316薄片的方法
CN113488393A (zh) * 2021-05-25 2021-10-08 中国电子科技集团公司第二十九研究所 一种实现硅基功能单元与安装基体可靠粘接的方法

Also Published As

Publication number Publication date
EP3571716B1 (fr) 2021-09-15
BR112019014637A2 (pt) 2020-02-18
RU2019125714A (ru) 2021-02-19
US11594475B2 (en) 2023-02-28
US20220000965A1 (en) 2022-01-06
FR3061989B1 (fr) 2020-02-14
RU2019125714A3 (zh) 2021-05-04
EP3571716A1 (fr) 2019-11-27
BR112019014637B1 (pt) 2024-01-30
CN110178215B (zh) 2024-02-13
CA3049478A1 (fr) 2018-07-26
JP7034177B2 (ja) 2022-03-11
FR3061989A1 (fr) 2018-07-20
RU2750688C2 (ru) 2021-07-01
JP2020505788A (ja) 2020-02-20
WO2018134495A1 (fr) 2018-07-26

Similar Documents

Publication Publication Date Title
CN110178215A (zh) 通过增材制造制作电子功率模块以及相关基板和模块的方法
US5111277A (en) Surface mount device with high thermal conductivity
JPH0261539B2 (zh)
US5188985A (en) Surface mount device with high thermal conductivity
CN110034090B (zh) 一种纳米金属膜辅助基板及其制备方法
US11147851B2 (en) Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
CN107887279A (zh) 用于制造金属‑陶瓷衬底的方法以及金属‑陶瓷衬底
JP4227610B2 (ja) 放熱基体の製造方法
JPH09234826A (ja) 金属−セラミックス複合基板及びその製造法
JPH09315876A (ja) 金属−セラミックス複合基板及びその製造法
US20220230891A1 (en) Method for manufacturing an electronic power module
CN108831837A (zh) 高导热性相变温控复合封装基板的制备方法
JP4637647B2 (ja) 電子部品収納用パッケージおよび電子装置
CN115606322A (zh) 陶瓷电路基板的制造方法
US20210044084A1 (en) Substrate for mounting a light-emitting element and light-emitting device
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP3383892B2 (ja) 半導体実装構造体の製造方法
Botter et al. Design of Wire Bondless Double-Sided Cooled Power Module Using Ceramic Heat Sink and Multilayer Silver Sintering
JPS63229843A (ja) 複合セラミツクス基板
JPH06196585A (ja) 回路基板
JPS6286833A (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JP2013247158A (ja) セラミックス回路基板
JPS60136390A (ja) セラミツクモジユ−ル
JPH10163361A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant