CN115606322A - 陶瓷电路基板的制造方法 - Google Patents
陶瓷电路基板的制造方法 Download PDFInfo
- Publication number
- CN115606322A CN115606322A CN202180035176.9A CN202180035176A CN115606322A CN 115606322 A CN115606322 A CN 115606322A CN 202180035176 A CN202180035176 A CN 202180035176A CN 115606322 A CN115606322 A CN 115606322A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- warpage
- warpage preventing
- preventing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种陶瓷电路基板,更详细地,涉及一种用作功率半导体基板的陶瓷电路基板。本发明提供一种陶瓷电路基板的制造方法,通过在陶瓷基板上印刷铜浆料层来形成铜图案,所述制造方法包括以下步骤:准备具有第一面和与第一面平行的第二面的陶瓷基板,以及在所述陶瓷基板的第一面上形成多个铜层,所述形成多个铜层的步骤包括:在所述陶瓷基板的第一面上印刷粘合浆料后进行干燥以形成粘合浆料层,并对所述干燥的粘合浆料层进行压制后烧结形成第一铜层,以及在所述第一铜层上印刷叠层浆料后进行干燥以形成叠层浆料层,并对干燥的所述叠层浆料层进行压制后烧结形成第二铜层。根据本发明的陶瓷电路基板的制造方法具有能够在陶瓷基板上形成立体图案以与安装在基板上的各种形态的半导体元件对应的优点。
Description
技术领域
本发明涉及一种陶瓷电路基板的制造方法,更详细地,涉及一种用作功率半导体基板的陶瓷电路基板。
背景技术
广泛应用于移动设备、家用电器和车辆等的功率半导体(Power Semiconductor)起到转换、处理和控制功率的作用。
用于供给电力的功率元件等需要高电流和高电压的功率半导体器件由于其发热量非常大,因此将以Al2O3、AlN、ZTA(Zirconia Toughened Alumina)、Si3N4等陶瓷材料制成的基板作为用于安装功率半导体器件的基板而使用。Al2O3、AlN、ZTA、Si3N4等陶瓷具有高绝缘性和机械强度以及较高的散热性能,适合用作高功率半导体的基板。此外,陶瓷电路基板需要具有陶瓷基板上形成的导电图案。作为导电图案,主要使用Al或Cu图案。
制造陶瓷电路基板的现有技术有DBC(Direct Bonded Copper)、AMB(ActiveMetal Brazing Copper)、DPC(Direct Plating Copper),最普遍的方法是DBC技术。
DBC技术是通过高温氧化工艺将铜箔(Copper Foil)粘合到陶瓷的一面或两面后,对铜箔进行图案化而制造陶瓷电路基板的方法。为了粘合基板和铜箔,利用铜-氧(copper-oxygen)工序液相(eutectic)。粘合是在铜的熔点1083℃以下的温度下,包含约30ppm氧的氮气气氛中进行的。DBC方法为了将粘合的铜箔形成为一定的图案而需进行蚀刻工序。经蚀刻后,将Ni、Ag和Au镀覆在Cu图案的表面上。DBC技术具有良好的机械强度和粘合力的优点。然而,由于铜箔的最小厚度有限,可通过蚀刻形成的图案受到限制,并且在没有生成氧化铜的粘合表面上存在气孔,因此存在热循环稳定性下降的缺点。
AMB技术是通过将活性金属合金夹设到陶瓷和铜箔界面之间,以此粘合陶瓷和铜箔,所述活性金属合金为通过在亲氧且高熔点的金属(Ti、Zr、Hf等)中添加Cu、Ag等,使熔点降低的金属合金。如同DBC,粘合后的Cu图案通过对铜箔进行蚀刻而形成。
DPC技术是利用薄膜工艺、蚀刻工艺及镀覆工艺来制造陶瓷电路基板的方法。用Ti、TiW等沉积晶种(Seed)层后,涂布光刻胶(PR,Photo Resist),进行图案化后,通过Cu镀覆形成Cu层。Cu层的厚度被限制在约150μm以内。
这种现有的制作陶瓷电路基板的技术由于通过蚀刻工序来形成图案,因此存在图案形态受限的局限性。特别是,为了对应各种类型的半导体器件,图案之间需具有厚度差,或者需在图案上形成第二图案和第三图案,但是现有技术很难达到上述目的。
由于现有的陶瓷电路基板中图案之间难以形成厚度差,因此通过在图案中的一部分上配置间隔件的方法来形成高度差。然而,由于导电间隔件的导热率低,因此需要进行额外的工艺以将间隔物安装到图案上方。
[现有技术文献]
(专利文献1)韩国授权专利第0477866号
(专利文献2)韩国公开专利第2014-0127228号
(专利文献3)韩国授权专利第1393760号
(专利文献4)韩国公开专利第2014-0095083号
发明内容
【技术问题】
本发明是为了改善上述问题而提出的,其目的在于,提供一种陶瓷电路基板的制造方法,该陶瓷电路基板的制造方法能够在陶瓷基板上形成立体图案,以能够对应于安装在基板上的各种形态的半导体元件。
此外,本发明的目的在于,提供一种能够提高热循环的耐久性的陶瓷电路基板的制造方法。
此外,本发明的目的在于,提供一种能够提高铜图案的导电率和导热率的陶瓷电路基板的制造方法。
此外,本发明的目的在于,提供一种陶瓷电路基板的制造方法,该陶瓷电路基板的制造方法能够使与陶瓷基板相接触的一侧的图案宽度与图案上部的图案宽度之差最小化的同时,提高图案的表面粗糙度。
此外,本发明的目的在于,提供一种陶瓷电路基板的制造方法,其在形成铜图案的过程中使陶瓷基板的翘曲最小化。
【技术方案】
为了实现上述目的,本发明提供一种陶瓷电路基板的制造方法,通过在陶瓷基板上印刷铜浆料层来形成铜图案,所述制造方法包括以下步骤:准备具有第一面和与第一面平行的第二面的陶瓷基板,以及在所述陶瓷基板的第一面上形成多个铜层,所述形成多个铜层的步骤包括:在所述陶瓷基板的第一面上印刷粘合浆料后进行干燥以形成粘合浆料层,并对所述干燥的粘合浆料层进行压制后烧结形成第一铜层,以及在所述第一铜层上印刷叠层浆料后进行干燥以形成叠层浆料层,并对干燥的所述叠层浆料层进行压制后烧结形成第二铜层。
此外,提供一种陶瓷电路基板的制造方法,所述形成多个铜层的步骤进一步包括:在所述第二铜层上印刷表层浆料后,进行干燥及烧结,以形成第三铜层的步骤,所述表层浆料不包含玻璃料且包含5至60重量%的氧化铜(Cu2O)粒子和平均粒径为1至5μm的微细铜粒子且收缩率为10%至15%。
此外,提供一种陶瓷电路基板的制造方法,进一步包括在所述陶瓷基板的第二面上形成多个翘曲防止层的步骤,在形成所述多个翘曲防止层的步骤中,调节所述多个翘曲防止层的厚度,使得所述铜层的体积之和与所述翘曲防止层的体积之和的比率在0.9至1.1的范围内。
此外,提供一种陶瓷电路基板的制造方法,形成所述多个翘曲防止层的步骤包括:在所述第二面上印刷粘合浆料后,进行干燥及烧结,以形成第一翘曲防止层的步骤,以及在所述第一翘曲防止层上印刷叠层浆料后,进行干燥及烧结,以形成第二翘曲防止层的步骤,调节所述第一翘曲防止层的厚度和所述第二翘曲防止层的厚度,使得所述第一铜层和所述第二铜层的体积之和与所述第一翘曲防止层和所述第二翘曲防止层的体积之和的比率在0.9至1.1的范围内。
此外,提供一种陶瓷电路基板的制造方法,调节所述第一翘曲防止层的厚度,使得所述第一铜层的体积与所述第一翘曲防止层的体积之比率在0.9至1.1的范围内,调节所述第二翘曲防止层的厚度,使得所述第二铜层的体积与所述第二翘曲防止层的体积之比率在0.9至1.1的范围内。
此外,提供一种陶瓷电路基板的制造方法,进一步包括以下步骤:在所述第二面上印刷粘合浆料后,进行干燥及烧结,以形成第一翘曲防止层,在所述第一翘曲防止层上印刷叠层浆料后,进行干燥及烧结,以形成第二翘曲防止层,以及在所述第二翘曲防止层上印刷表层浆料后,进行干燥及烧结,以形成第三翘曲防止层,调节所述第一翘曲防止层的厚度、所述第二翘曲防止层的厚度和所述第三翘曲防止层的厚度,使得所述第一铜层、所述第二铜层和所述第三铜层的体积之和与所述第一翘曲防止层、所述第二翘曲防止层和所述第三翘曲防止层的体积之和的比率在0.9至1.1的范围内。
此外,提供一种陶瓷电路基板的制造方法,调节所述第一翘曲防止层的厚度,使得所述第一铜层与所述第一翘曲防止层的体积比率在0.9至1.1的范围内,调节所述第二翘曲防止层的厚度,使得所述第二铜层与所述第二翘曲防止层的体积比率在0.9至1.1的范围内,调节所述第三翘曲防止层的厚度,使得所述第三铜层与所述第三翘曲防止层的体积比率在0.9至1.1的范围内。
此外,提供一种陶瓷电路基板的制造方法,进一步包括以下步骤:在所述第三铜层上印刷叠层浆料后,进行干燥及烧结,以形成第四铜层,以及在所述第四铜层上印刷表层浆料后,进行干燥及烧结,以形成第五铜层。
此外,提供一种陶瓷电路基板的制造方法,所述粘合浆料包含玻璃料(GlassFrit)、无机物粒子、氧化铜粒子及铜粒子,且收缩率小于或者等于3%。
此外,提供一种陶瓷电路基板的制造方法,所述叠层浆料不包含玻璃料,包含无机物粒子和铜粒子且收缩率为3%至9%。
此外,提供一种陶瓷电路基板的制造方法,所述无机粒子包括选自Al2O3、CaO和ZrO2粉末中的至少一种。
【有益效果】
根据本发明的陶瓷电路基板的制造方法具有能够在陶瓷基板上形成立体图案以与安装在基板上的各种形态的半导体元件对应的优点。
此外,根据本发明的陶瓷电路基板具有更高的热循环的耐久性的优点。此外,根据本发明的陶瓷电路基板,铜图案的导电率和导热率得到提高。
此外,根据本发明一些实施例的陶瓷电路基板的制造方法具有能够使与陶瓷基板相接触侧的图案宽度与图案上部的图案的宽度之差最小化的同时,可提高图案表面粗糙度的优点。
此外,根据本发明一些实施例的陶瓷电路基板的制造方法还具有在形成铜图案层的过程中能够使陶瓷基板的翘曲最小化的优点。
附图说明
图1是根据本发明一实施例的陶瓷电路基板的概念图。
图2是根据本发明一实施例的陶瓷电路基板制造方法的流程图。
图3是形成第一铜层的步骤的流程图。
图4是根据本发明另一实施例的陶瓷电路基板的概念图。
图5至图8是根据本发明又一实施例的陶瓷电路基板的概念图。
具体实施方式
下面,参照附图对本发明的实施例进行详细说明。但是,本发明并不局限于以下所公开的实施例,能够以相互同不的多种形态实现,本实施例仅用于更加完整地公开本发明,并为了向本发明所属技术领域的普通技术人员完整地告知发明的范畴而提供。
图1是根据本发明一实施例的陶瓷电路基板的概念图。如图1所示,根据本发明的一实施例的陶瓷电路基板(100)包括陶瓷基板(10)、导电图案(20)和多个翘曲防止层(30),所述陶瓷基板(10)具有第一面(图1中的上面)和与第一面平行的第二面(图1中的下面),所述导电图案(20)包括形成在所述陶瓷基板(10)的第一面上的多个铜层,所述多个翘曲防止层(30)形成在陶瓷基板的第二面上。
陶瓷基板(10)例如可以是由Al2O3、AlN、ZTA、Si3N4等陶瓷材料构成的基板。
导电图案(20)包括依次形成在第一面上的第一铜层(21)、第二铜层(22)和第三铜层(23)。第一铜层(21)包含玻璃成分,第二铜层(22)和第三铜层(23)不包含玻璃成分。
翘曲防止层(30)包括依次形成在第二面上的第一翘曲防止层(31)、第二翘曲防止层(32)和第三翘曲防止层(33)。翘曲防止层(30)在形成导电图案(20)的烧结过程中起到防止陶瓷基板(10)翘曲的作用。
第一铜层(21)和第一翘曲防止层(31)可以由相同的材料构成,第二铜层(22)和第二翘曲防止层(32)可以由相同的材料构成,第三铜层(23)与第三翘曲防止层(33)可以由相同的材料构成。
调节多个翘曲防止层(30)的厚度,使得铜层(21、22、23)的体积之和与翘曲防止层(30)的体积之和的比率在0.9至1.1的范围内。
也可以将彼此对应的层的体积比率控制在0.9至1.1。即,在图1所示的实施例中,第一铜层(21)和第一翘曲防止层(31)的体积比率可以在0.9至1.1的范围内,第二铜层(22)和第二翘曲防止层(32)的体积比率以及第三铜层(23)和第三翘曲防止层(33)的体积比率也可以在0.9至1.1的范围内。
图2是根据本发明一实施例的陶瓷电路基板制造方法的流程图。下面参照图2对图1所示的陶瓷电路基板(100)的制造方法进行说明。
如图2所示,根据本发明实施例的陶瓷电路基板(100)的制造方法包括:准备陶瓷基板(10)的步骤(S1),在陶瓷基板(10)的第一面上形成第一铜层(21)的步骤(S2),在陶瓷基板(10)的第二面上形成第一翘曲防止层(31)的步骤(S3),在第一铜层(21)上形成第二铜层(22)的步骤(S4),在第一翘曲防止层(31)上形成第二翘曲防止层(32)的步骤(S5),在第二铜层(22)上形成第三铜层(23)的步骤(S6),以及在所述第二翘曲防止层(32)上形成第三翘曲防止层(33)的步骤(S7)。
首先,对准备陶瓷基板(10)的步骤(S1)进行说明。
如上所述,陶瓷基板(10)可以是由Al2O3、AlN、ZTA(Zirconia ToughenedAlumina)、Si3N4等陶瓷材料构成的基板。陶瓷基板(10)具有第一面和与第一面平行的第二面。
然后,对形成第一铜层(21)的步骤(S2)进行说明。
第一铜层(21)形成在陶瓷基板(10)的第一面上。第一铜层(21)可直接形成在陶瓷基板(10)的第一面上。
图3是形成第一铜层(21)的步骤的流程图。如图3所示,形成第一铜层(21)的步骤包括印刷粘合浆料的步骤(S21)、干燥粘合浆料层的步骤(S22)、压制干燥后的粘合浆料层的步骤(S23)及烧结粘合浆料层的步骤(S24)。
粘合浆料可以通过丝网印刷方法印刷。
粘合浆料包括玻璃料(Glass Frit)、无机粒子、氧化铜粒子、铜粒子、溶剂和粘合剂。玻璃料是有助于铜(Cu)粒子烧结的烧结助剂,并且还起到粘合第一铜层(21)与陶瓷基板(10)的作用。无机粒子包括选自Al2O3、CaO和ZrO2粉末中的至少一种。无机粒子用于降低粘合浆料的收缩率。在本发明中,浆料的收缩率是通过将浆料印刷成圆盘形态后进行干燥及烧结,并比较干燥后和烧结后圆盘直径的方法来测定的。粘合浆料的收缩率优选小于或者等于3%。添加氧化铜(CuO、Cu2O)粒子以补充与陶瓷基板(10)的粘合特性。例如,氧化铝(Al2O3)基板作为陶瓷基板(10)使用时,氧化铜与氧化铝反应形成CuAlO2、CuAl2O4,可提高粘合特性。
印刷后通过干燥粘合浆料层去除溶剂。
然后,压制干燥后的粘合浆料层,以缩减粘合浆料层的高度。在印刷过程中,由于浆料的流速降低,粘合浆料层的边界部分的粘度高于浆料中心部分的粘度。因此,印刷后干燥的粘合浆料层的边界部的厚度大于其中心部的厚度。
然后,对形成有粘合浆料层的陶瓷基板(10)进行热处理以烧结粘合浆料层,从而形成第一铜层(21)。用于烧结粘合浆料层的热处理曲线包括为了除去粘合剂而在氮气气氛中供给少量水蒸气或氧气的焙烧步骤、对铜(Cu)粒子进行液相烧结的步骤和进行冷却的步骤。
对铜(Cu)粒子进行液相烧结的步骤优选在氮气气氛下进行以防止铜(Cu)的氧化。此时,为了使玻璃料容易浸湿(wetting)到铜(Cu)粒子,可以供应少量的氧。焙烧步骤可以在约300℃至500℃下进行,并且液相烧结步骤可以在约700℃至900℃下进行。
整个烧结所需的时间约为50分钟至90分钟,并且烧结可以在连续式热处理炉(例如马弗炉式热处理炉)中进行,或者可以在分批式热处理炉(例如箱式烘箱)中进行。
然后,对形成第一翘曲防止层(31)的步骤(S3)进行说明。
第一翘曲防止层(31)形成在陶瓷基板(10)的第二面上。第一翘曲防止层(31)可以直接形成在陶瓷基板(10)的第二面上。如同第一铜层(21),第一翘曲防止层(31)通过印刷粘合浆料的步骤、干燥粘合浆料层的步骤、压制干燥后的粘合浆料层的步骤以及烧结粘合浆料层的步骤而形成。
第一翘曲防止层(31)可以形成为覆盖陶瓷基板(10)的第二面的整个表面。
第一翘曲防止层(31)与第一铜层(21)一起形成。在陶瓷基板(10)的第一面和第二面上分别印刷粘合浆料之后,将两个表面的粘合浆料层同时进行干燥,并进行压制后同时烧结,从而同时形成第一翘曲防止层(31)和第一铜层(21)。
然后,对形成第二铜层(22)的步骤(S4)进行说明。
第二铜层(22)形成在第一铜层(21)上。第二铜层(22)在印刷叠层浆料后进行干燥、压制及烧结而形成。第二铜层(22)起到增加导电图案(20)的厚度的作用。
叠层浆料包括无机物粒子、铜粒子、溶剂及粘合剂。无机物粒子可包括Al2O3、CaO、ZrO2粒子中选择的至少一个粒子。无机粒子用于降低粘合浆料的收缩率。与粘合浆料不同,叠层浆料不包含玻璃料。叠层浆料的收缩率大于粘贴浆料的收缩率。叠层浆料的收缩率优选为3%至9%。
印刷可以通过丝网印刷方法进行。印刷后,通过对层压浆料层进行干燥来去除溶剂。然后,通过压缩干燥后的叠层浆料层来减小粘合浆料层的高度差。接着,对形成有与第一铜层(21)一起压制而成的叠层浆料层的陶瓷基板(10)进行热处理,以烧结叠层浆料层,从而形成第二铜层(22)。如同粘合浆料层的热处理,热处理可以在含有少量氧的氮气气氛下进行。
在需要形成300μm以上厚度的导电图案的情况下,形成第二铜层(22)的步骤可进行多次,或者只对印刷、干燥、压制过程进行多次。
然后,对形成第二翘曲防止层(32)的步骤(S5)进行说明。
第二翘曲防止层(32)形成在第一翘曲防止层(31)上。如同第二铜层(22),第二翘曲防止层(32)通过印刷叠层浆料的步骤、干燥叠层浆料层的步骤、压制干燥后的叠层浆料层的步骤以及烧结叠层浆料层的步骤而形成。
第二翘曲防止层(32)与第二铜层(22)一起形成。
然后,对形成第三铜层(23)的步骤(S6)进行说明。
第三铜层(23)形成在第二铜层(22)上。第三铜层(23)通过印刷表层浆料后进行干燥、压制和烧结而形成。第三铜层(23)起到提供便于进行镀金的致密的表面的作用。
表层浆料不包含玻璃料,但包含氧化铜(Cu2O)粒子、铜粒子、溶剂和粘合剂。铜粒子包含平均粒径为1-5μm的微细铜粒子。表层浆料中包含5至60重量%的微细铜粒子。微细铜粒子起到提高第三铜层(23)的密度的作用。氧化铜(Cu2O)粒子可以在烧结过程中形成处理液相。表层浆料的收缩率优选为10%至15%。
印刷可以通过丝网印刷方法进行。印刷后,通过对表层浆料层进行干燥来去除溶剂。然后,通过压制干燥后的表层浆料层来减小表层浆料层的高度差。接着,对形成有第一铜层(21)、第二铜层(22)及形成有被压制的表层浆料层的陶瓷基板(10)进行热处理,以烧结表层浆料层,从而形成第三铜层(23)。如同粘合浆料层的热处理,热处理可以在含有少量氧的氮气气氛下进行。
然后,对形成第三翘曲防止层(33)的步骤(S7)进行说明。
第三翘曲防止层(33)形成在第二翘曲防止层(32)上。如同第三铜层(23),第三翘曲防止层(33)通过印刷表层浆料的步骤、干燥表层浆料层的步骤、压制干燥后的表层浆料层的步骤以及烧结表层浆料层的步骤而形成。
第三翘曲防止层(33)与第三铜层(23)一起形成。
在上述形成翘曲防止层(31、32、33)的步骤中,调节第一翘曲防止层的厚度、第二翘曲防止层的厚度和第三翘曲防止层的厚度,使得第一铜层、第二铜层和第三铜层的体积之和与第一翘曲防止层、第二翘曲防止层和第三翘曲防止层的体积之和的比率在0.9至1.1的范围内。
此时,可以通过调节使彼此对应的层的体积比率为0.9至1.1。即,可通过调节第一翘曲防止层(31)的厚度使得第一铜层(21)与第一翘曲防止层(31)的体积比率在0.9至1.1的范围内,可通过调节第二翘曲防止层(32)的厚度使得第二铜层(22)与第二翘曲防止层(32)的体积比率在0.9至1.1的范围内,并且可通过调节第三翘曲防止层(33)的厚度使得第三铜层(23)与第三翘曲防止层(33)的体积比率在0.9至1.1的范围内。
图4是根据本发明另一实施例的陶瓷电路基板的概念图。
本实施例的陶瓷电路基板(200)与图1所示的实施例的不同之处在于,部分导电图案(120)的厚度大于其他图案(20)的厚度。本实施例的优点在于,无需额外的间隔件便可安装具有高度差的半导体器件。
在较厚的图案(120)中,第三铜层(23)上形成有第四铜层(122)和第五铜层(123)。第四铜层(122)可以通过在第三铜层(23)上印刷叠层浆料后,进行干燥、压制和烧结而形成,并且第五铜层(123)可以通过在第四铜层(122)上印刷表层浆料后,进行干燥、压制和烧结而形成。第四铜层(122)与第二铜层(22)的材料可以相同。第五铜层(123)与第三铜层(23)的材料可以相同。
另外,与图1所示的实施例的不同之处在于,第三翘曲防止层(33)上形成有第四翘曲防止层(132)和第五翘曲防止层(133)。第四翘曲防止层(132)与第二铜层(22)的材料可以相同,并且第五翘曲防止层(133)与第三铜层(23)的材料可以相同。
调节多个翘曲防止层(130)的厚度,使得铜层(20、120)的体积之和与翘曲防止层(130)的体积之和的比率在0.9至1.1的范围内。
第四翘曲防止层(132)与第四铜层(122)一起形成。第五翘曲防止层(133)与第五铜层(123)一起形成。
图5是根据本发明又一实施例的陶瓷电路基板的概念图。
图5所示的实施例与图1所示的实施例的不同之处在于,不具有第三铜层。对于不需要较厚的导电图案的陶瓷电路基板(300)而言,可以省略第三铜层。本实施例的陶瓷电路基板(300)可以通过省略印刷表层浆料的过程的方法来制得。
图6是根据本发明另一实施例的陶瓷电路基板的概念图。
图6所示的实施例与图4所示的实施例的不同之处在于,不具有第四翘曲防止层(132)和第五翘曲防止层(133)。此外,图6所示的实施例与图4所示的实施例的不同之处在于,第二翘曲防止层(232)和第三翘曲防止层(233)的厚度略大于图4所示的实施例的第二翘曲防止层(32)和第三翘曲防止层(33)的厚度。
图6所示的实施例中不形成如图4所示的第四翘曲防止层(132)和第五翘曲防止层(133),而是将第二翘曲防止层(232)和第三翘曲防止层(233)的厚度增至第四翘曲防止层(132)和第五翘曲防止层(133)的厚度,使得铜层(20、120)的体积之和与翘曲防止层(230)的体积之和的比率在0.9至1.1的范围内。
图7和图8是根据本发明又一实施例的陶瓷电路基板的概念图。图7所示的实施例与图4所示的实施例的不同之处在于,并非以陶瓷基板(10)的整个表面上形成第四翘曲防止层(332)和第五翘曲防止层(333)的方式形成图案。
图8所示的实施例与图7所示的实施例的不同之处在于,部分第五铜层(123)上形成有第六铜层(222)和第七铜层(223)。此外,还存在如下不同之处,为了保持铜层(20、120、220)与翘曲防止层(430)之间的体积比率,第四翘曲防止层(432)和第五翘曲防止层(433)的厚度略大于图7所示的实施例的厚度。
以上,对本发明的优选实施例进行了图示和说明,但本发明并不局限于上述特定的优选实施例,在不脱离权利要求书中请求保护的本发明主旨的前提下,本发明所属技术领域的普通技术人员可进行各种变形,这些变形均属于权利要求书中记载的范围。
例如,在上述实施例中,虽然每个铜浆料的印刷及干燥步骤中还伴随进行压制的步骤,但是压制和烧结不必在上述每个步骤中都进行。也可以在层叠几个层之后一次性地进行压制,烧结也可以一次性进行。例如,在印刷和干燥粘合浆料之后,在其上印刷并干燥叠层浆料后进行压制,并在其上印刷和干燥表层浆料后再次进行压制,最后一次性地进行烧结。可根据需要适当地选择在哪个步骤中进行压制、在哪个步骤中进行烧结。
【附图标记的说明】
100、200、300、400、500、600:陶瓷电路基板
10:陶瓷基板
20、120、220:导电图案
30、130、230、330、430:翘曲防止层
21:第一铜层
22:第二铜层
23:第三铜层
31、231:第一翘曲防止层
32、232:第二翘曲防止层
33、233:第三翘曲防止层
122:第四铜层
123:第五铜层
132、332、432:第四翘曲防止层
133、333、433:第五翘曲防止层
Claims (12)
1.一种陶瓷电路基板的制造方法,通过在所述陶瓷电路基板上印刷铜浆料层来形成铜图案,该方法包括以下步骤:
准备具有第一面和与第一面平行的第二面的陶瓷基板,以及在所述陶瓷基板的第一面上形成多个铜层,
所述形成多个铜层的步骤包括:
在所述陶瓷基板的第一面上印刷粘合浆料后进行干燥以形成粘合浆料层,并对所述干燥的粘合浆料层进行压制后烧结形成第一铜层,以及在所述第一铜层上印刷叠层浆料后进行干燥以形成叠层浆料层,并对干燥的所述叠层浆料层进行压制后烧结形成第二铜层。
2.如权利要求1所述的陶瓷电路基板的制造方法,其特征在于,所述形成多个铜层的步骤进一步包括:
在所述第二铜层上印刷表层浆料后,进行干燥及烧结,以形成第三铜层,其中,所述表层浆料不包含玻璃料且包含5至60重量%的氧化铜(Cu2O)粒子和平均粒径为1至5μm的微细铜粒子且收缩率为10%至15%。
3.如权利要求1所述的陶瓷电路基板的制造方法,其特征在于:
进一步包括在所述陶瓷基板的第二面上形成多个翘曲防止层的步骤,
在形成所述多个翘曲防止层的步骤中,调节所述多个翘曲防止层的厚度,使得所述铜层的体积之和与所述翘曲防止层的体积之和的比率在0.9至1.1的范围内。
4.如权利要求3所述的陶瓷电路基板的制造方法,其特征在于,所述形成多个翘曲防止层的步骤包括:
在所述第二面上印刷粘合浆料后,进行干燥及烧结,以形成第一翘曲防止层,以及在所述第一翘曲防止层上印刷叠层浆料后,进行干燥及烧结,以形成第二翘曲防止层,
调节所述第一翘曲防止层的厚度和所述第二翘曲防止层的厚度,使得所述第一铜层和所述第二铜层的体积之和与所述第一翘曲防止层和所述第二翘曲防止层的体积之和的比率在0.9至1.1的范围内。
5.如权利要求4所述的陶瓷电路基板的制造方法,其特征在于:
调节所述第一翘曲防止层的厚度,使得所述第一铜层的体积与所述第一翘曲防止层的体积之比率在0.9至1.1的范围内,
调节所述第二翘曲防止层的厚度,使得所述第二铜层的体积与所述第二翘曲防止层的体积之比率在0.9至1.1的范围内。
6.如权利要求2所述的陶瓷电路基板的制造方法,其特征在于,进一步包括以下步骤:
在所述第二面上印刷粘合浆料后,进行干燥及烧结,以形成第一翘曲防止层,
在所述第一翘曲防止层上印刷叠层浆料后,进行干燥及烧结,以形成第二翘曲防止层,以及在所述第二翘曲防止层上印刷表层浆料后,进行干燥及烧结,以形成第三翘曲防止层,
调节所述第一翘曲防止层的厚度、所述第二翘曲防止层的厚度和所述第三翘曲防止层的厚度,使得所述第一铜层、所述第二铜层和所述第三铜层的体积之和与所述第一翘曲防止层、所述第二翘曲防止层和所述第三翘曲防止层的体积之和的比率在0.9至1.1的范围内。
7.如权利要求6所述的陶瓷电路基板的制造方法,其特征在于:
调节所述第一翘曲防止层的厚度,使得所述第一铜层与所述第一翘曲防止层的体积比率在0.9至1.1的范围内,
调节所述第二翘曲防止层的厚度,使得所述第二铜层与所述第二翘曲防止层的体积比率在0.9至1.1的范围内,
调节所述第三翘曲防止层的厚度,使得所述第三铜层与所述第三翘曲防止层的体积比率在0.9至1.1的范围内。
8.如权利要求2所述的陶瓷电路基板的制造方法,其特征在于,进一步包括以下步骤:
在所述第三铜层上印刷叠层浆料后,进行干燥及烧结,以形成第四铜层,以及在所述第四铜层上印刷表层浆料后,进行干燥及烧结,以形成第五铜层。
9.如权利要求1所述的陶瓷电路基板的制造方法,其特征在于:
所述粘合浆料包含玻璃料(Glass Frit)、无机物粒子、氧化铜粒子及铜粒子,且收缩率小于或者等于3%。
10.如权利要求1所述的陶瓷电路基板的制造方法,其特征在于:
所述叠层浆料不包含玻璃料,包含无机物粒子和铜粒子且收缩率为3%至9%。
11.如权利要求9或者10所述的陶瓷电路基板的制造方法,其特征在于:
所述无机粒子包括选自Al2O3、CaO和ZrO2粉末中的至少一种。
12.一种陶瓷电路基板的制造方法,通过在陶瓷基板上印刷铜浆料层来形成铜图案,该方法包括以下步骤:
准备制具有第一面和与第一面平行的第二面的陶瓷基板,以及在所述陶瓷基板的第一面上形成多个铜层,
所述形成多个铜层的步骤包括:
在所述陶瓷基板的第一面上印刷铜浆料后进行干燥以形成铜浆料层,并对所述铜浆料层压制后进行烧结的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200059585A KR102212836B1 (ko) | 2020-05-19 | 2020-05-19 | 세라믹 회로 기판의 제조방법 |
KR10-2020-0059585 | 2020-05-19 | ||
PCT/KR2021/005346 WO2021235721A1 (ko) | 2020-05-19 | 2021-04-28 | 세라믹 회로 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115606322A true CN115606322A (zh) | 2023-01-13 |
Family
ID=74558905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180035176.9A Pending CN115606322A (zh) | 2020-05-19 | 2021-04-28 | 陶瓷电路基板的制造方法 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102212836B1 (zh) |
CN (1) | CN115606322A (zh) |
WO (1) | WO2021235721A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102212836B1 (ko) * | 2020-05-19 | 2021-02-05 | 주식회사 코멧네트워크 | 세라믹 회로 기판의 제조방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3059117B2 (ja) * | 1996-05-31 | 2000-07-04 | 株式会社東芝 | セラミックス回路基板 |
JP3682552B2 (ja) | 1997-03-12 | 2005-08-10 | 同和鉱業株式会社 | 金属−セラミックス複合基板の製造方法 |
KR101393760B1 (ko) | 2007-04-17 | 2014-05-30 | 엘지이노텍 주식회사 | 세라믹스 기판과 금속 박막의 접합방법 |
KR101025520B1 (ko) * | 2008-11-26 | 2011-04-04 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
KR101075147B1 (ko) * | 2009-08-27 | 2011-10-19 | 한점열 | 금속 인쇄회로기판의 원판 및 그 제조방법 |
KR101089959B1 (ko) * | 2009-09-15 | 2011-12-05 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
WO2013064531A1 (de) | 2011-11-03 | 2013-05-10 | Ceramtec Gmbh | Leiterplatte aus ain mit kupferstrukturen |
US9504144B2 (en) | 2012-02-01 | 2016-11-22 | Mitsubishi Materials Corporation | Power module substrate, power module substrate with heat sink, power module, method of manufacturing power module substrate, and copper member-bonding paste |
KR102212836B1 (ko) * | 2020-05-19 | 2021-02-05 | 주식회사 코멧네트워크 | 세라믹 회로 기판의 제조방법 |
-
2020
- 2020-05-19 KR KR1020200059585A patent/KR102212836B1/ko active IP Right Grant
-
2021
- 2021-04-28 CN CN202180035176.9A patent/CN115606322A/zh active Pending
- 2021-04-28 WO PCT/KR2021/005346 patent/WO2021235721A1/ko active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR102212836B1 (ko) | 2021-02-05 |
WO2021235721A1 (ko) | 2021-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4409209B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
JP4334054B2 (ja) | セラミックス回路基板 | |
JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
JP2002520878A (ja) | 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用 | |
CN115700012A (zh) | 双面冷却型功率模块用陶瓷电路基板、其制造方法及具有其的双面冷却型功率模块 | |
JP5002614B2 (ja) | セラミックス回路基板の製造方法 | |
US6787706B2 (en) | Ceramic circuit board | |
CN115606322A (zh) | 陶瓷电路基板的制造方法 | |
JPH0613726A (ja) | セラミックス回路基板 | |
JP4124497B2 (ja) | 金属−セラミックス複合基板及びその製造法 | |
JPH0568877B2 (zh) | ||
US7110241B2 (en) | Substrate | |
JP2011088756A (ja) | 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板 | |
KR100800509B1 (ko) | 도전성 페이스트 및 다층 세라믹 기판 | |
JP4471470B2 (ja) | 半導体装置 | |
KR102557990B1 (ko) | 냉각 핀을 구비한 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈 | |
JP2000277662A (ja) | セラミックス回路基板 | |
JP2506270B2 (ja) | 高熱伝導性回路基板及び高熱伝導性外囲器 | |
JP3499061B2 (ja) | 多層窒化アルミニウム回路基板 | |
KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
JPH0624880A (ja) | 金属−セラミックス複合体及びその製造方法 | |
JP3121769B2 (ja) | 窒化ケイ素多層基板およびその製造方法 | |
JPH1154865A (ja) | 多層配線基板およびその製造方法 | |
JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |