RU2019125714A - Способ изготовения электронного силового модуля посредством аддитивной технологии, и соответственные подложка и модуль - Google Patents

Способ изготовения электронного силового модуля посредством аддитивной технологии, и соответственные подложка и модуль Download PDF

Info

Publication number
RU2019125714A
RU2019125714A RU2019125714A RU2019125714A RU2019125714A RU 2019125714 A RU2019125714 A RU 2019125714A RU 2019125714 A RU2019125714 A RU 2019125714A RU 2019125714 A RU2019125714 A RU 2019125714A RU 2019125714 A RU2019125714 A RU 2019125714A
Authority
RU
Russia
Prior art keywords
substrate
face
thermomechanical transition
layer
thermal expansion
Prior art date
Application number
RU2019125714A
Other languages
English (en)
Other versions
RU2750688C2 (ru
RU2019125714A3 (ru
Inventor
Раби КАЗАКА
Стефан АЗЗОПАРДИ
Донатьен Энри Эдуар МАРТИНО
Original Assignee
Сафран
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сафран filed Critical Сафран
Publication of RU2019125714A publication Critical patent/RU2019125714A/ru
Publication of RU2019125714A3 publication Critical patent/RU2019125714A3/ru
Application granted granted Critical
Publication of RU2750688C2 publication Critical patent/RU2750688C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Mycology (AREA)
  • Medicinal Chemistry (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Epidemiology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Molecular Biology (AREA)
  • Nutrition Science (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Microbiology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Immunology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Zoology (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Claims (14)

1. Способ изготовления электронного силового модуля посредством аддитивной технологии, причем электронный модуль содержит подложку, имеющую электроизолирующую пластину, имеющую противоположные первую и вторую лицевые поверхности, с первым металлическим слоем, расположенным непосредственно на первой лицевой поверхности изолирующей пластины, и вторым металлическим слоем, расположенным непосредственно на второй лицевой поверхности изолирующей пластины;
при этом по меньшей мере один из металлических слоев создан посредством стадии нанесения тонкого слоя меди и стадии отжига металлического слоя; причем
способ дополнительно содержит стадию формирования по меньшей мере одного термомеханического переходного слоя на по меньшей мере одном из первого и второго металлических слоев, причем указанный по меньшей мере один термомеханический переходный слой содержит материал, имеющий коэффициент термического расширения менее коэффициента термического расширения металла металлического слоя.
2. Способ по п. 1, где указанный по меньшей мере один термомеханический переходный слой нанесен посредством нанесения порошкового слоя материала или посредством напыления порошкового материала, причем нанесенный порошок закрепляют посредством сканирования с применением источника тепла в инертной атмосфере.
3. Способ по п. 1, где коэффициенты термического расширения материалов, применяемых для термомеханических переходных слоев, находятся в интервале от 3 млн-1/°C до 17 млн-1/°C.
4. Способ по п. 1, где подложка содержит, на по меньшей мере одной из первой и второй лицевых поверхностей изолирующей пластины, пакет из металлического слоя и множества термомеханических переходных слоев, при этом указанный по меньшей мере один пакет имеет градиент в его коэффициенте термического расширения.
5. Способ по п. 1, дополнительно содержащий стадию формирования радиатора посредством аддитивной технологии от последнего термомеханического переходного слоя второй лицевой поверхности подложки.
6. Способ по п. 1, дополнительно содержащий стадию изготовления корпуса, подходящего для защиты электронных компонентов, которые должны быть установлены на первой лицевой поверхности подложки, и изготовления соединений, подходящих для электрического соединения электронного модуля с внешними электрическими элементами, причем корпус и соединения изготавливают посредством аддитивной технологии от последнего термомеханического переходного слоя первой лицевой поверхности подложки.
7. Подложка для электронного силового модуля, содержащая электроизолирующую пластину, имеющую противоположные первую и вторую лицевые поверхности, с первым металлическим слоем, расположенным непосредственно на первой лицевой поверхности изолирующей пластины, и вторым металлическим слоем, расположенным непосредственно на второй лицевой поверхности изолирующей пластины;
причем подложка содержит, на по меньшей мере одном из первого и второго металлических слоев, по меньшей мере один термомеханический переходный слой, содержащий материал, имеющий коэффициент термического расширения менее коэффициента термического расширения металла металлического слоя, и по меньшей мере один пакет металлического слоя и множества термомеханических переходных слоев, причем указанный по меньшей мере один пакет имеет градиент в его коэффициенте термического расширения.
8. Подложка по п. 7, где коэффициенты термического расширения материалов, применяемых для термомеханических переходных слоев, находятся в интервале от 3 млн-1/°C до 17 млн-1/°C.
9. Электронный силовой модуль, содержащий подложку, имеющую первую лицевую поверхность и вторую лицевую поверхность с противоположной стороны от первой лицевой поверхности, и радиатор, установленный на второй лицевой поверхности подложки, при этом первая лицевая поверхность подложки предназначена для приема электронных компонентов, причем подложка является подложкой по п. 7.
10. Электронный силовой модуль по п. 9, где радиатор содержит последний термомеханический переходный слой второй лицевой поверхности подложки, причем радиатор изготовлен посредством аддитивной технологии из последнего термомеханического переходного слоя второй лицевой поверхности подложки.
11. Электронный силовой модуль по п. 9, дополнительно содержащий корпус, подходящий для защиты электронных компонентов, установленных на первой лицевой поверхности подложки, причем корпус изготовлен посредством аддитивной технологии из последнего термомеханического переходного слоя первой лицевой поверхности подложки.
RU2019125714A 2017-01-18 2018-01-05 Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль RU2750688C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750381A FR3061989B1 (fr) 2017-01-18 2017-01-18 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
FR1750381 2017-01-18
PCT/FR2018/050024 WO2018134495A1 (fr) 2017-01-18 2018-01-05 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes

Publications (3)

Publication Number Publication Date
RU2019125714A true RU2019125714A (ru) 2021-02-19
RU2019125714A3 RU2019125714A3 (ru) 2021-05-04
RU2750688C2 RU2750688C2 (ru) 2021-07-01

Family

ID=59152973

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019125714A RU2750688C2 (ru) 2017-01-18 2018-01-05 Способ изготовления электронного силового модуля посредством аддитивной технологии и соответственные подложка и модуль

Country Status (9)

Country Link
US (1) US11594475B2 (ru)
EP (1) EP3571716B1 (ru)
JP (1) JP7034177B2 (ru)
CN (1) CN110178215B (ru)
BR (1) BR112019014637B1 (ru)
CA (1) CA3049478A1 (ru)
FR (1) FR3061989B1 (ru)
RU (1) RU2750688C2 (ru)
WO (1) WO2018134495A1 (ru)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175659B2 (ja) * 2018-07-25 2022-11-21 株式会社日立製作所 複合金属材料、その製造方法、および複合金属材料を用いた電子装置
FR3084522A1 (fr) * 2018-07-27 2020-01-31 Safran Procede de fabrication d'un module electronique de puissance
FR3095778B1 (fr) 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
FR3095779B1 (fr) 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
FR3108230A1 (fr) 2020-03-13 2021-09-17 Safran Dissipateur thermique pour composant electronique
US11564337B2 (en) * 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
DE102020204989B3 (de) * 2020-04-21 2021-09-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger
US11264299B1 (en) * 2020-09-03 2022-03-01 Northrop Grumman Systems Corporation Direct write, high conductivity MMIC attach
CN112164675B (zh) * 2020-10-29 2023-06-16 湖南国芯半导体科技有限公司 一种功率模块的制造方法及功率模块
CN112548105B (zh) * 2020-11-20 2023-04-07 成都航空职业技术学院 一种薄壁不锈钢管激光沉积制造316薄片的方法
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
FR3119930B1 (fr) 2021-02-18 2023-02-24 Safran Electrical & Power Module électronique de puissance
CN113488393A (zh) * 2021-05-25 2021-10-08 中国电子科技集团公司第二十九研究所 一种实现硅基功能单元与安装基体可靠粘接的方法
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074210A1 (ja) * 1992-07-03 2004-09-02 Masanori Hirano セラミックス－金属複合体およびその製造方法
JPH0624880A (ja) * 1992-07-03 1994-02-01 Noritake Co Ltd 金属−セラミックス複合体及びその製造方法
JPH1117081A (ja) * 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
CN100364078C (zh) * 2002-04-19 2008-01-23 三菱麻铁里亚尔株式会社 电路基板及其制造方法、以及功率模块
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
EP1531985A4 (en) * 2002-07-15 2008-03-19 Honeywell Int Inc THERMAL CONNECTING AND BORDER AREA SYSTEMS, MANUFACTURING METHOD AND USES THEREOF
JP2004083964A (ja) 2002-08-26 2004-03-18 Hitachi Ltd 銅系放熱板及びその製造方法
JP2004179507A (ja) 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置、チップサイズパッケージ、放熱フィンの製造方法およびチップサイズパッケージの製造方法
US7129422B2 (en) 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
US7810552B2 (en) * 2006-12-20 2010-10-12 The Boeing Company Method of making a heat exchanger
JP5315635B2 (ja) * 2007-07-04 2013-10-16 トヨタ自動車株式会社 パワーモジュールの放熱板・セラミック層接合基板の製造方法
US7811862B2 (en) 2008-12-17 2010-10-12 Infineon Technologies Ag Thermally enhanced electronic package
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
FR2951047B1 (fr) * 2009-10-07 2011-12-09 Valeo Etudes Electroniques Module d'electronique de puissance et de procede de fabrication de ce module
DE102011079471B4 (de) 2011-07-20 2024-05-29 Trumpf Laser Gmbh Verfahren zur Bildung eines Kohlenstoff-Metall-Verbundwerkstoffs
FR2984074B1 (fr) * 2011-12-13 2014-11-28 Hispano Suiza Sa Dispositif electronique avec refroidissement par spreader a metal liquide
US9313897B2 (en) 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US9384773B2 (en) * 2013-03-15 2016-07-05 HGST Netherlands, B.V. Annealing treatment for ion-implanted patterned media
EP2991105B1 (en) * 2013-04-26 2020-09-30 Kyocera Corporation Composite laminate and electronic device
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
CN103966538A (zh) * 2014-05-04 2014-08-06 丹阳聚辰光电科技有限公司 用于电子封装和热沉材料的钨铜复合材料及其制备方法
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
US10029422B2 (en) * 2014-10-07 2018-07-24 Voxel Llc Three-dimensional modelling and/or manufacturing apparatus, and related processes
CN107530836B (zh) 2015-04-28 2021-02-26 奥梅特电路股份有限公司 用于半导体管芯附接应用的具有高金属加载量的烧结膏剂
MY186064A (en) * 2015-05-05 2021-06-18 Indium Corp High reliability lead-free solder alloys for harsh environment electronics applications
FR3038534A1 (fr) 2015-07-10 2017-01-13 Commissariat Energie Atomique Assemblage d'un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
CN106920781A (zh) 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
JP6734062B2 (ja) * 2016-01-29 2020-08-05 日本碍子株式会社 セラミックスヒータ，センサ素子及びガスセンサ

Also Published As

Publication number Publication date
BR112019014637B1 (pt) 2024-01-30
JP7034177B2 (ja) 2022-03-11
EP3571716A1 (fr) 2019-11-27
FR3061989B1 (fr) 2020-02-14
US11594475B2 (en) 2023-02-28
CN110178215B (zh) 2024-02-13
JP2020505788A (ja) 2020-02-20
CN110178215A (zh) 2019-08-27
FR3061989A1 (fr) 2018-07-20
US20220000965A1 (en) 2022-01-06
WO2018134495A1 (fr) 2018-07-26
CA3049478A1 (fr) 2018-07-26
EP3571716B1 (fr) 2021-09-15
RU2750688C2 (ru) 2021-07-01
BR112019014637A2 (pt) 2020-02-18
RU2019125714A3 (ru) 2021-05-04

Similar Documents

Publication Publication Date Title
RU2019125714A (ru) Способ изготовения электронного силового модуля посредством аддитивной технологии, и соответственные подложка и модуль
US8391011B2 (en) Cooling device
US9000580B2 (en) Power semiconductor module with pressed baseplate and method for producing a power semiconductor module with pressed baseplate
JP2017017238A5 (ru)
US20130119530A1 (en) Thermally enhanced packaging structure
US11373924B2 (en) Power module having heat dissipation structure
KR20190016323A (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US20200229303A1 (en) Insulated metal substrate and manufacturing method thereof
JP6200759B2 (ja) 半導体装置およびその製造方法
CN105612614A (zh) 半导体装置及半导体装置的制造方法
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
US20210020557A1 (en) Insulating circuit substrate and method for producing insulating circuit substrate
KR101324668B1 (ko) 열전모듈 제조방법 및 이에 의해 제조된 열전모듈
US9883595B2 (en) Substrate structures and methods of manufacture
JP6299578B2 (ja) 半導体装置
JP6380076B2 (ja) 半導体装置
US20120075826A1 (en) pressure support for an electronic circuit
WO2018164160A1 (ja) モジュール
JP6127852B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2021048262A (ja) 半導体装置
JP6984631B2 (ja) 電気装置の製造方法
RU137936U1 (ru) Коммутационная плата
TWI748852B (zh) 電路板結構及其製作方法
JP2018132212A (ja) 熱マネジメント方法
JP6608728B2 (ja) 回路基板および電子装置