JP7034177B2 - 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール - Google Patents

電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール Download PDF

Info

Publication number
JP7034177B2
JP7034177B2 JP2019559403A JP2019559403A JP7034177B2 JP 7034177 B2 JP7034177 B2 JP 7034177B2 JP 2019559403 A JP2019559403 A JP 2019559403A JP 2019559403 A JP2019559403 A JP 2019559403A JP 7034177 B2 JP7034177 B2 JP 7034177B2
Authority
JP
Japan
Prior art keywords
substrate
layer
transition layer
thermomechanical transition
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019559403A
Other languages
English (en)
Other versions
JP2020505788A (ja
Inventor
カザカ，ラビ
アゾパルディ，ステファーヌ
マルティノー，ドナシアン・アンリ・エドゥアール
Original Assignee
サフラン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サフラン filed Critical サフラン
Publication of JP2020505788A publication Critical patent/JP2020505788A/ja
Application granted granted Critical
Publication of JP7034177B2 publication Critical patent/JP7034177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1344—Spraying small metal particles or droplets of molten metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Epidemiology (AREA)
  • Mycology (AREA)
  • Medicinal Chemistry (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Molecular Biology (AREA)
  • Nutrition Science (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Microbiology (AREA)
  • Zoology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Immunology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、基板及び電子パワーモジュールを製作することに関する。
本発明には、熱応力が深刻になり得る航空機産業の分野において特定の用途がある。
電子パワーモジュールは、主ネットワークからの電気（交流１１５ボルト（ＶＡＣ）、２３０ＶＡＣ、直流５４０Ｖ（ＤＣ）等々）を様々な形態（ＡＣ／ＤＣ、ＤＣ／ＡＣ、ＡＣ／ＡＣ、及びＤＣ／ＤＣ）に変換するために、航空機内の推進システムや非推進システムに給電するために必要とされるコンバータに含まれる。
図１は、従来技術で知られている電子パワーモジュール１の例を示す。
電子パワーモジュール１は、２つの金属層２ｂ及び２ｃ間に配置されるセラミック材料で作製された電気絶縁層２ａを備える基板２から構成される。様々な技術、例えば、活性金属ろう付け（ＡＭＢ）、ダイレクトボンド銅（ｄｉｒｅｃｔ ｂｏｎｄｅｄ ｃｏｐｐｅｒ：ＤＢＣ）、又は、実際にダイレクトボンドアルミニウム（ｄｉｒｅｃｔ ｂｏｎｄｅｄ ａｌｕｍｉｎｕｍ：ＤＢＡ）として知られた技術によって、２つの金属層は電気絶縁層２ａに組み立てられる。
基板２の上部金属層２ｂは、電力回路を形成し、その上には、半導体パワー部品３が組み立てられる。図１に示すように、電子パワーモジュール１は、電気的及び／又は機械的な相互接続ジョイント（ｊｏｉｎｔ）４及び１４を含み、それによって、半導体パワー部品３および接続部１１は、パワー回路２ｂに組み立てられる。それらの欠陥の結果として、半導体パワー部品３は、ジュール効果損失の中心部であり、したがって、それらは主たる発熱源を構成する。
半導体パワー部品３は、その後に、配線を用いて電気的に接続部１１と相互接続される。パッケージ１２は、一般にポリマーで作製されており、次いで、接着剤ジョイント１３を用いて、基板２上又は基板２が上に配置される金属ベースプレート５上に接着される。パッケージ１２は、次いで、機械的及び電気的な保護を、パワー部品３及び配線１０に提供するために、ゲルやエポキシなどのカプセル化用化合物１５で充填される。
基板２の底部金属層２ｃは、金属ベースプレート５に装着され、それは、熱流束を広げる役目をし、金属熱放散体６との熱接続を提供する。図１に示されるように、電子パワーモジュール１は、電気的及び／又は機械的な相互接続ジョイント７を含んでおり、基板２の底部金属層２ｃをベースプレート５に固定している。
ベースプレート５は、サーマルグリスやエラストマーフィルムなどのサーマルインターフェースマテリアル、あるいは相変化材料の層８を用いて、それ自体が金属熱放散体６に固定される。サーマルインターフェースマテリアルの層８は、熱流束をより良く放出するために、ベースプレート５と熱放散体６と間の熱接触抵抗を減少させる役目をする。熱放散体６は、その熱抵抗を出来る限り減らすためのフィン９を有し、フィン９は、それらの間を通過する冷却流体、例えば、空気を有する。
そういった電子パワーモジュール１は、とは言っても、幾つかの欠点を呈する。
基板２の電気絶縁層２ａと、サーマルインターフェースマテリアルのモジュール８は、高い熱抵抗、したがって、不十分な熱伝導を呈する層である。したがって、それらは、熱放散体６及び冷却流体に向かう半導体パワー部品３内で生じた熱の放散を制限する。更に、特に、回路が何らかの平面性の不具合を呈する場合に、サーマルインターフェースマテリアルの層８は、均一ではなく、および電力回路上の半導体パワー部品３の位置決めに依存する、熱抵抗を生み出す。半導体パワー部品３と熱放散体６との間の多数の層２ａ、２ｂ、２ｃ、４、５、７、及び８も、この高い熱抵抗に寄与する。電子パワーモジュール１の冷却は、こうして制限され、電子パワーモジュール１は、高温度の用途に対して、即ち、一般に１７５℃を超えると急速に劣化する有機材料（サーマルインターフェースマテリアル、カプセル化用化合物、接着剤ジョイント、及びパッケージ）の存在の結果として、１７５℃、より高いか又はそれに等しい周囲温度に対して、適していない。ワイドバンドギャップ半導体部品（ＳｉＣ、ＧａＮ等々）が、Ｓｉ部品の従来の限界（１７５℃）を超えて動作できること、および、高温で動作する可能性を利用するために、電子パワーモジュールを構成する要素の全てが高温で確実に動作できる必要があることに、注意すべきである。
更に、相互に異なった熱膨張率を有する様々な層２ａ、２ｂ、２ｃ、及び５を組み立てるための解決策は、電子パワーモジュール１を、熱疲労の現象にセンシティブにし、それによって、電子パワーモジュール１の信頼性を制限する。例として、それらの解決策は、基板２の電気絶縁層２ａに及び／又は電気相互接続ジョイント４、７に亀裂をもたらすことがある。
更に、基板２の上部金属層２ｂに実行されるエッチングは、電気絶縁層２ａのまわりの底部金属層２ｃに対する非対称性を生み出す。温度が上昇するとき、例えば、半導体パワー部品３が基板２に組み立てられる間、又は、基板２がベースプレート５に組み立てられる間、又は、電子パワーモジュール１が動作している間、それは、基板２内に熱機械的応力を生み出してその変形をもたらすという効果を有する。この変形は、撓みと呼ばれ、基板２の湾曲に対応する。
そういった基板２の撓みは、サーマルインターフェースマテリアルの層８によって埋められることのできるギャップを作り出す。とは言っても、上で解説されたように、この層８は、半導体パワー部品３及び熱放散体６間の熱放散を制限し、パワー回路上の半導体パワー部品３の位置決めに依存する不均一な熱抵抗を生み出す。したがって、電子パワーモジュール１内の熱放散をさらに低下させずに、サーマルインターフェースマテリアルの層８の厚さを増やすことによって基板２の撓みを補償することはできない。
本発明は、上述した電子パワーモジュールの欠点を緩和しようとするものである。
本発明は、電子パワーモジュールを付加製造によって製作する方法を提供し、電子モジュールは、向かい合った第１及び第２の面を呈する、セラミック板などの絶縁板を有する基板を備え、第１の金属層は、絶縁板の第１の面に直接配置され、第２の金属層は、絶縁板の第２の面に直接配置される。
本発明の概略の特徴によれば、金属層のうちの少なくとも１つは、薄い金属層を堆積させるステップと、一般に約７００℃の温度で金属層をアニール処理するステップとによって作製され、方法は、少なくとも１つの熱機械的遷移層（ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）を第１及び第２の金属層の少なくとも一方に形成するステップを更に含み、前記少なくとも１つの熱機械的遷移層は、銅の熱膨張率（ＣＴＥ）より小さいＣＴＥを呈する材料を含む。
金属の薄い層を堆積させるステップは、シルクスクリーンによる堆積や、ダイレクトワイヤリング（ｄｉｒｅｃｔ ｗｉｒｉｎｇ）プロセス、例えば、インクジェットプロセス、押出ベースのプロセス、エーロゾルベースのプロセス、として知られている技術のペーストやインクを用いる薄い金属層の堆積を含むことがある。
本発明の基板の熱機械的遷移層が、金属層のＣＴＥより小さいＣＴＥを呈するという理由で、それは、ダイレクトボンド銅（ＤＢＣ）基板と比較して基板の熱機械的信頼性を増大させる役目をし、また、セラミック基板（ＤＢＣ及びＡＭＢ）で観測されたような、基板の湾曲に関係する課題を限定する役目をする。
基板の新たな層を形成する各ステップに対して付加製造を用いる製作方法は、層が選択的に堆積され溶融される結果として、本方法が、電子パワーモジュールの製作中に何らかの材料損失を回避することを、可能にする。
付加製造（ＡＭ）は、３次元（３Ｄ）印刷としても知られており、連続的な層を付加することによってオブジェクトを作製することを可能にする１つの技術である。パワー源は、薄い層（典型的には、＜１００マイクロメートル（μｍ）厚さ）として堆積されている粉末の適切に定義された場所に、それを凝集する目的のために、エネルギを送達する。連続的な層を堆積させること、及び、それらを選択的に凝集させることは、高密度な材料を、適切に定義された形状で、構築することをこうして可能にする。どの部分を凝集させるかを選択する能力は、オブジェクトが所望の形状を、たとえその形状が複雑でも、直接付与されるのをこうして可能にする。それは材料の損失を制限するようにも働き、これは高価で希少である材料にとって非常に望ましい場合がある。
具体的には、通常の従来技術の基板では、上面及び底面の銅Ｃｕ層は、セラミックの表面を完全にカバーし、ＤＢＣ技術を用いることによって或いはＡＭＢろう付け技術を用いることによって、セラミック上に直接適用される。その後に、エッチングステップは、銅Ｃｕを局所的に上面から除去する役目と、電気的に相互接続されてなくて電気回路を提供する役目をするトラックを作製する役目とをする。
方法の第１の態様では、前記少なくとも１つの熱機械的遷移層は、材料の粉末床を堆積させることによって、又は、粉末材料を噴霧することによって、堆積されることがあり、堆積された粉末は、次いで、不活性雰囲気中、熱パワー源で走査することによって固められる。
典型的には、従来技術の基板では、セラミックの厚さは、３００μｍから１０００μｍの範囲にあり、銅の厚さは、２００μｍから５００μｍの範囲にある。しかしながら、銅の厚さが大きくなればなるほど、高いレベルの熱機械的応力をもたらす熱サイクル中の基板の信頼性が低くなる、ということが示されてきた。
本発明の方法によって使用される付加製造は、薄い、即ち、厚さ１００μｍ未満、より具体的には、２０μｍから５０μｍの範囲にある厚さの銅層を作製及び使用することを可能にし、それによって、より良い信頼性を提供する。加えて、銅以外の材料で作製される複数の熱機械的遷移層を積層編成する（ｌａｙｉｎｇ ｕｐ）ことは、トラックの厚さを増加させる役目をし、また、それゆえ、基板の信頼性を制限せずにそれらのトラックが搬送できる電流を増加させる役目をする。
粉末床の形態で、又は粉末の局所的噴霧により、付加製造プロセス中に堆積された金属粉末を溶融又は焼結するために、付加製造での金属の使用は、例えば、１００ワット（Ｗ）から１キロワット（ｋＷ）の範囲にある必要なパワーを送達するのに適したパワー源を一般に必要とする。パワー源（レーザビーム又は電子ビーム）は、高密度化された、及び固められた層を各経路で得るために、高密度な材料を有することが望ましいゾーンを標的にする。
堆積された層の典型的な厚さは、２０μｍから１５０μｍの範囲にありうる。新たな層は、次いで、パワー源で固めるためにゾーンを走査することによって、積層されて固められる。層を堆積するステップと、次いでそれらを高密度化するステップの連続は、所望の形状を有するオブジェクトを得る役目をする。
方法の第２の態様では、熱機械的遷移層のために使用される材料のＣＴＥは、３パーツ・パー・ミリオン・パー・摂氏度（ｐｐｍ／℃）から１７ｐｐｍ／℃の範囲にある。
熱機械的遷移層は、このように、金属層のＣＴＥと電子パワーモジュールにマウントされる半導体パワー部品のＣＴＥとの間にあるＣＴＥを呈する。
方法の第３の態様では、基板は、絶縁板の第１及び第２の面の少なくとも一方に、金属層及び複数の熱機械的遷移層のスタックを備え、前記少なくとも１つのスタックは、そのＣＴＥにおいて勾配を呈する。
熱サイクル中、銅及び半導体パワー部品間のＣＴＥのこの変化は、セラミックにおける、および、金属と半導体との間の相互接続ジョイントにおける、その両方の機械的応力を最小化する役目をし、相互接続ジョイントが半導体を熱遷移層にマウントするためのろう付けに対応し、また、電子パワーモジュールのためのより良い信頼性を得る役目をする。
方法の第４の態様では、方法は、基板の第２の面の最後の熱機械的遷移層から付加製造によって放熱器を形成するステップを更に含み、基板の第２の面は、第２の銅層を有する。
付加製造を用いて、放熱器を含む熱機械的遷移層を形成することは、電子パワーモジュールの熱抵抗を低下させることと、従来技術で使用されるサーマルインターフェースマテリアルを排除することと、を可能にする。サーマルインターフェースマテリアルは、一般にサーマルグリスである。したがって、サーマルインターフェースを除去することは、特に、その低い熱伝導率と、それが高温で劣化することとに関して、それらと関連する弱点を排除する役目をする。
これは、電子パワーモジュールが、極めて高い温度と高いパワーで、使用されるのを可能にする、という結果も有する。
加えて、付加製造による放熱器の製作は、空気中の効果的な冷却を提供する、および、放熱器を製作するための知られた従来の技術を用いて作製するにはしばしば複雑過ぎる、複雑な形状を有する放熱器を製作することを可能にする。
方法の第５の態様では、方法は、基板の第１の面にマウントされる電子部品を保護するのに適したパッケージを作製し、電子モジュールを外部電気要素に電気的に接続するのに適した接続部を作製するステップを更に含み、パッケージ及び接続部は、基板の第１の面の最後の熱機械的遷移層から付加製造によって形成され、基板の第１の面は、第１の銅層を有する。
基板の最後の熱機械的遷移層から付加製造によってパッケージを作製することは、密封式にシールされたパッケージが、ゲルやエポキシなどの従来から使用されている有機材料で作製される絶縁体とは異なっている絶縁体（任意選択で圧力下の、絶縁ガス、高真空、絶縁液体等々などの）で作製されるのを可能にする。
加えて、３Ｄ印刷によって金属パッケージを製作することは、パッケージを結合するために使用される従来技術の付加的ジョイントに、パッケージに、及び、電子部品をカプセル化するシリコーンゲルに、存在するポリマーを排除することを可能にする。
１７５℃より高い温度で不十分な熱信頼性を呈するポリマーを排除すること、及び、サーマルインターフェースマテリアルを排除することは、電子パワーモジュールが２００℃より高い温度で使用されるのを可能にする。
この温度範囲で動作する電子パワーモジュールは、特に、航空用途に有利であり、その理由は、制御電子装置を、例えば、ブレーキやエンジンなどの発熱源のより近くに動かすことを可能にするからであり、それによって、より集積されたシステムが得られ、したがって、嵩を減らすことが可能である。
可能にされる周囲温度の上昇は、冷却システムの寸法の減少をも可能にし、したがって、パワーコンバータの出力密度の増加を可能にする。
金属パッケージは、電磁シールドを備えた電子パワーモジュールを提供する役目もし、それによって、モジュールの電子部品に対する外部電磁妨害の影響を低減する。
本発明は、電子パワーモジュール用の基板も提供し、基板は、向かい合った第１及び第２の面を呈する絶縁板を備え、第１の金属層は、絶縁板の第１の面に直接配置され、第２の金属層は、絶縁板の第２の面に直接配置される。基板は、第１及び第２の金属層の少なくとも一方において、金属層の金属の熱膨張率より小さい熱膨張率を呈する材料を含む少なくとも１つの熱機械的遷移層を備える。
本発明は、電子パワーモジュールも提供し、第１の面と第１の面に向かい合った第２の面とを呈する基板と、基板の第２の面にマウントされる放熱器とを備え、基板の第１の面は、電子部品を受けるためであり、基板は、上で規定された基板に対応する。
本発明は、非限定の指示の例として与えられた以下の説明を読み、添付の図面を参照することで、より良く理解することができる。
上で説明した従来技術で知られている電子パワーモジュールの一例を示す図である。 本発明の実施形態の電子パワーモジュールの図である。 本発明の実施における電子パワーモジュールを製作する方法のフローチャートである。
図２は、本発明の一実施形態の電子パワーモジュール２０の図である。
電子パワーモジュール２０は、基板２１と、パッケージ２２と、放熱器２３とを備える。
基板２１は、セラミック、例えば、Ａｌ２Ｏ３又はＡｌＮで作られた絶縁板２４を備え、第１の面２４ａと、第１の面２４ａに向かい合った第２の面２４ｂとを呈する。絶縁板２４は、シルクスクリーン印刷によって絶縁板２４の第１の面２４ａと第２の面２４ｂにそれぞれ堆積された第１の銅層２５ａと第２の銅層２５ｂをも有し、それらの銅層は、アニール処理をうけている。第１の銅層２５ａは、電子部品２６に接続するための電気伝導性トラックを形成し、第２の銅層２５ｂは、放熱器２３に熱結合するための熱伝導性トラックを形成する。
基板２１は、熱機械的遷移層の第１の積層編成（ｌａｙ－ｕｐ）２７ａと、熱機械的遷移層の第２の積層編成２７ｂとをも有する。
第１の積層編成２７ａは、第１の銅層２５ａ上に配置される。示される実施形態では、それは、参照符号２７１から２７３が付与された３つの熱機械的遷移層を備え、各熱機械的遷移層２７１から２７３は、銅の熱膨張率（ＣＴＥ）よりも小さいＣＴＥを呈する電気伝導性材料を用いて付加製造によって形成され、銅のＣＴＥは、一般に約１７ｐｐｍ／℃である。
図２に示された実施形態では、第１の積層編成２７ａの第１の熱機械的遷移層２７１は、約１３ｐｐｍ／℃のＣＴＥを呈し、第２の熱機械的遷移層２７２は、約１０ｐｐｍ／℃のＣＴＥを呈し、第３の熱機械的遷移層２７３は、約７ｐｐｍ／℃のＣＴＥを呈する。第１の積層編成２７ａの第１の熱機械的遷移層２７１は、第１の銅層２５ａと、第２の熱機械的遷移層２７２と、の間にあり、第２の熱機械的遷移層２７２は、第１の熱機械的遷移層２７１と、第３の熱機械的遷移層２７３と、の間にある。
第１の銅層２５ａ及び第１の積層編成２７ａは、こうしてＣＴＥ勾配を呈する第１のスタック２８ａを一緒に形成し、ＣＴＥは、セラミックの絶縁面２４の第１の面２４ａからの層の距離が増加するとともに減少する。
第２の積層編成２７ｂは、第２の銅層２５ｂ上に配置される。示される実施形態では、それは、参照符号２７４から２７６付きの３つの熱機械的遷移層を備え、各熱機械的遷移層２７４から２７６は、銅のＣＴＥよりも小さいＣＴＥを呈する熱伝導性材料を用いて付加製造によって形成される。
図２に示された実施形態では、第２の積層編成２７ｂの第１の熱機械的遷移層２７４は、約１３ｐｐｍ／℃のＣＴＥを呈し、第２の熱機械的遷移層２７５は、約１０ｐｐｍ／℃のＣＴＥを呈し、第３の熱機械的遷移層２７６は、約７ｐｐｍ／℃のＣＴＥを呈する。第２の積層編成２７ｂの第１の熱機械的遷移層２７４は、第２の銅層２５ｂと、第２の熱機械的遷移層２７５と、の間にあり、第２の熱機械的遷移層２７５は、第１の熱機械的遷移層２７４と、第３の熱機械的遷移層２７６と、の間にある。
第２の銅層２５ｂ及び第２の積層編成２７ｂは、こうしてＣＴＥ勾配を呈する第２のスタック２８ｂを一緒に形成し、ＣＴＥは、積層編成の、セラミックで作られた絶縁板２４の第２の面２４ｂから離れていく距離に応じて、減少する。
基板２１は、セラミックで作られた絶縁板２４と、第１のスタック２８ａと、第２のスタック２８ｂとを備える。スタック２８ａ及び２８ｂの個々では、ＣＴＥは、スタック内で、図示の実施形態では、７ｐｐｍ／℃を呈するセラミックで作られた絶縁板２４のＣＴＥに近づけるために、又は、３ｐｐｍ／℃から４ｐｐｍ／℃を呈しうる半導体電子部品２６のＣＴＥに近づけるために、銅層２５ａ又は２５ｂの１７ｐｐｍ／℃から、３ｐｐｍ／℃から４ｐｐｍ／℃より大きいか又は等しいＣＴＥまで、変化する。
基板の第１及び第２のスタック２８ａ及び２８ｂによって呈せられるＣＴＥ勾配は、基板の信頼性を改善し、厚いメタル化層を用いて温度に応じて僅かに湾曲する変動を提供する役目をする。
図２に示される実施形態では、電子パワーモジュール２０の放熱器２３は、第２の積層編成２７ｂの第３の熱機械的遷移層２７６で作られる。
こうして、第２のスタック２８ｂは、放熱器を含み、また、付加製造によって全体的に作製され、そのＣＴＥが第２の銅層２５ｂから放熱器２３の方に徐々に減少するようなＣＴＥ勾配を呈する。
同様な様式で、電子パワーモジュール２０のパッケージ２２は、第１の積層編成２７ａの第３の熱機械的遷移層２７３から作製される。パッケージ２２は、第１の積層編成２７ａの第３の熱機械的遷移層２７３にマウントされた電子部品２６を密封式にカプセル化する役目をする。
こうして、第１のスタック２８ａは、パッケージ２２を備え、また、付加製造によって全体的に作製され、ＣＴＥ勾配を呈し、そのＣＴＥが第１の銅層２５ａからパッケージ２２の方に徐々に減少する。
電子パワーモジュール２０は、電子パワーモジュール２０が示されていない外部電気要素に接続されるのを可能にする接続部２９をも有する。接続部２９は、第１の積層編成２７ａの第３の熱機械的遷移層２７３から同じように作製される。
図２で簡略化及び明瞭化のため、パッケージ２２のカバーを形成する部分は、示されていないが、それがパッケージ２２の統合された部分であるか、そうでなければ、別々に作られて後でパッケージに取り付けられる場合があるとすると、付加製造によって同じように作られうる。
図２に示される実施形態では、電子部品２６、特に、半導体部品は、ろう付け３０によって第１の積層編成の第３の熱機械的遷移層２７３に締結及び接続される。
図３は、図２に示された電子パワーモジュール２０を製作するための本発明の方法の実施のフローチャートを示す。
方法の第１のステップ１００では、板２４のセラミックと相溶性（ｃｏｍｐａｔｉｂｌｅ）のある銅ペーストの各層が、シルクスクリーン印刷によって、セラミック絶縁板２４の第１及び第２の面２４ａ及び２４ｂに堆積され、両層は、薄く、典型的には、２０μｍから５０μｍの範囲の厚さを呈し、第２の面２４ｂは、図２の底面に対応し、第１の面２４ａは、図２の上面に対応する。第１の面２４ａ上では、銅ペーストは、電気トラックのために意図されたパターンで堆積され、他方、第２の面２４ｂ上では、銅ペーストは、ソリッド板として、即ち、絶縁板２４の底面２４ｂ全体をカバーするように堆積され、底面２４ｂは、電子モジュール２０を冷却するためである。
例として、銅ペーストは、Ａｌ２Ｏ３製のセラミック板と相溶性のあるヘレウス又はＣ７７２０タイプの工業用ペースト、そうでなければ、ＡｌＮセラミックと相溶性のあるＣ７４０３又はＣ７４０４タイプのペーストであることがある。
変形形態では、方法は、直接描画プロセス（インクジェットプロセス、押出ベースのプロセス、エーロゾルベースのプロセス等々）として知られている技術などの、ペースト又はインクから薄い金属層を堆積させるための他の技術を用いることを含むこともある。
次のステップ１１０では、銅ペースト２５ａ及び２５ｂの第１及び第２の層は、次いで、溶剤及び他の有機材料を除去するために、また、銅粒子を焼結するために、約７００℃の温度でアニールされる。
アニール処理後に得られる第１及び第２の銅層２５ａ及び２５ｂは、絶縁板２４のセラミックとの良好な接着性を提供し、それらは、例えば、電子ビームによってまたはレーザによって生成される局所加熱によって、対応する銅層２５ａ及び２５ｂに凝集されるべきである熱機械的遷移層２７１又は２７４のそれぞれと良好に結合する。
方法の次のステップ１２０では、銅層２５ａ及び２５ｂに熱機械的遷移層２７１から２７６を作製するステップが実行される。
絶縁板２４の底面２４ｂから始めて作製される、電子パワーモジュール２０の底面のために、７ｐｐｍ／℃から１７ｐｐｍ／℃の範囲のＣＴＥを有する材料の粉末床（ｐｏｗｄｅｒ ｂｅｄｓ）が、第２の銅層２５ｂ上に堆積され、それらは、次いで、平らである面を得るように、面全体の上で、不活性雰囲気中、例えば、アルゴン雰囲気中にパワー源で走査することによって連続的に固められる。
より正確には、熱機械的遷移層を形成する第１のステップ１２１では、第２の積層編成２７ｂの第１の熱機械的遷移層２７４が、第２の銅層２５ｂの面全体の上に１３ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積することによって、第２の銅層２５ｂに形成され、次いで、第２の積層編成２７ｂの第１の熱機械的遷移層２７４は、例えば、レーザを用いて、不活性雰囲気中、セラミック板２４の底面２４ｂの面全体を走査することによって固められる。
熱機械的遷移層を形成する第２のステップ１２２では、第２の積層編成２７ｂの第２の熱機械的遷移層２７５が、第１の熱機械的遷移層２７４の面全体の上に１０ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積することによって、第１の熱機械的遷移層２７４に形成され、次いで、第２の積層編成２７ｂの第２の熱機械的遷移層２７５は、例えば、レーザを用いて、不活性雰囲気中、セラミック板２４の底面２４ｂの面全体を走査することによって固められる。
熱機械的遷移層を形成する第３のステップ１２３では、第２の積層編成２７ｂの第３の熱機械的遷移層２７６が、第２の熱機械的遷移層２７５の面全体の上に７ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積させることによって、第２の熱機械的遷移層２７５に形成され、次いで、第２の積層編成２７ｂの第３の熱機械的遷移層２７６は、例えば、レーザを用いて、不活性雰囲気中、セラミック板２４の底面２４ｂの面全体を走査することによって固められる。
第１の銅層２５ａは面全体をカバーしないが、絶縁板２４の上面で電気伝導性トラックを形成することを考慮し、パワー源による走査が面全体をカバーしないこと以外は、絶縁板２４の上面２４ａから始めて作製される、電子パワーモジュール２０の上面のために、底面のためと同じステップが実行される。
より正確には、熱機械的遷移層を形成する第４のステップ１２４では、第１の積層編成２７ａの第１の熱機械的遷移層２７１が、第１の銅層２５ａによって形成されるトラックだけに１３ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積させることによって、第１の銅層２５ａに形成され、次いで、第１の積層編成２７ａの第１の熱機械的遷移層２７１は、例えば、レーザを用いて、不活性雰囲気中、斯くの如く形成されたトラックを走査することによって固められる。
熱機械的遷移層を形成する第５のステップ１２５では、第１の積層編成２７ａの第２の熱機械的遷移層２７２が、第１の熱機械的遷移層２７１と第１の銅層２５ａとによって形成されるトラックだけに、１０ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積させることによって、第１の熱機械的遷移層２７１に形成され、次いで、第１の積層編成２７ａの第２の熱機械的転移層２７２は、例えば、レーザを用いて、不活性雰囲気中、斯くの如く形成されたトラックを走査することによって固められる。
熱機械的遷移層を形成する第６のステップ１２６では、第１の積層編成２７ａの第３の熱機械的遷移層２７３が、第２の熱機械的遷移層２７２と第１の熱機械的遷移層２７１と第１の銅層２５ａとによって形成されるトラックだけに、７ｐｐｍ／℃のＣＴＥを呈する材料の粉末床を堆積させることによって、第２の熱機械的遷移層２７２に形成され、次いで、第１の積層編成２７ａの第３の熱機械的転移層２７３は、例えば、レーザを用いて、不活性雰囲気中、斯くの如く形成されたトラックを走査することによって固められる。
第１の積層編成２７ａの上の最後の層、即ち、第３の熱機械的遷移層２７３は、この層に一般的にろう付けされる半導体部品２６のＣＴＥに出来るだけ近いＣＴＥ、即ち、約３ｐｐｍ／℃から４ｐｐｍ／℃のＣＴＥ、を呈することが好ましい。
この最後の層２７３が極めて粗い場合、研摩するステップが、必要な粗さを達成するために実行されることがある。
変形形態では、方法は、半導体パワー部品２６のろう付け中の酸化を回避するために、また、従来から使用されている技術及び部品取付けプロセスとの互換性を得るために、以下のタイプ：無電解ニッケル浸漬金（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ：ＥＮＩＧ）、無電解ニッケル無電解パラジウム浸漬金（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ｅｌｅｃｔｒｏｌｅｓｓ ｐａｌｌａｄｉｕｍ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ：ＥＮＥＰＩＧ）、無電解パラジウム及び浸漬金めっき（ｅｌｅｃｔｒｏｌｅｓｓ ｐａｌｌａｄｉｕｍ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ ｐｌａｔｉｎｇ：ＥＰＩＧ）、浸漬銀及び浸漬金めっき（ｉｍｍｅｒｓｉｏｎ ｓｉｌｖｅｒ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ ｐｌａｔｉｎｇ：ＩＳＩＧ）等々の、電子組立体で従来から使用されている種類の仕上げ材を上の最後の層２７３に堆積させることを含みうる。
熱機械的遷移層を形成するために、粉末床を堆積させる代わりに粉末を噴霧することが、想定可能である。
層のＣＴＥの変化は、高ＣＴＥ（銅）の材料中の低ＣＴＥ材料（Ｗ、Ｍｏ、アンバー、コバール、ダイヤモンド、ＳｉＣ、炭素繊維等々）の粉末又は繊維の濃度を変えることによって提供される。
熱機械的遷移層のために使用される粉末材料は、例えば、次のリスト：Ｗ５０Ｃｕ５０、Ｗ６０Ｃｕ４０、Ｗ７０Ｃｕ３０、Ｗ８０Ｃｕ２０、Ｗ９０Ｃｕ１０、Ｍｏ５０Ｃｕ５０、Ｍｏ６０Ｃｕ４０、Ｍｏ７０Ｃｕ３０、Ｍｏ８０Ｃｕ２０、Ｍｏ８５Ｃｕ１５から選択されることがある。
発熱源のパワーは、粒子が金属マトリックスに十分に取り込まれることを確実にするために、混合物中の材料のうちの少なくとも１つを溶融するのに十分でなければならない。上で言及した材料の中で、銅は、最低の溶融温度を呈し、したがって、１０８５℃であるＣｕの溶融温度に到達するのを可能にする期間、パワーを送達することが必要である。
堆積された各銅層又は各熱機械的遷移層の厚さは、２０μｍから１５０μｍの範囲内にあり、ＣＴＥは、セラミック絶縁板２４との境界面から遠ざかって行くと、セラミックのそれに近づいてくる。これは、絶縁板２４のセラミックが温度変化中にうける機械的応力を減少させることと、２つの連続的な金属層間に、組立ての失敗をもたらす可能性のある過度の応力を有することなく、様々な層に応力を分散することとを可能にする。
底面を製作する間、製作方法は、放熱器２３が、例えば、空気中で冷却することに効果のあるフィン、ピン、ラティス等々、または液体を用いて冷却するためのチャネルなどの、様々な複雑な形状を備えて製作されるまで、連続層を印刷することを更に含む。
より正確には、方法のステップ１３０では、積層編成が放熱器２３を含むように、放熱器２３が、第２の積層編成の第３の熱機械的遷移層２７６から形成され、これは、第２の積層編成２７ｂの第３の熱機械的遷移層２７６が形成される熱機械的遷移層を形成する第３のステップ１２３と一致し得る。
電子パワーモジュール２０を製作する方法は、こうして、サーマルインターフェースマテリアルを除去することによって、モジュール２０の熱抵抗を減少させることを可能にし、放熱器２３が、従来の技術を用いて作製するのが極めて困難である複雑な形状を有して製作されるのを可能にする。
同じように、上面のために、第１の積層編成２７ａの第３の熱機械的遷移層２７３は、熱機械的遷移層を形成する第６のステップ１２６と一致し得るステップ１４０の３Ｄ印刷によって接続部２９及びパッケージ２２を作製するように堆積される。
電子パワーモジュール２０を仕上げるために、ステップ１５０では、半導体パワー部品２６は、次いで、例えば、ろう付け、接着接合、又は焼結などの従来から使用されている任意の技術によって、第１の積層編成２７ａの最後の層２７３に装着され、次いで、それらは、例えば、配線によって、金属枠ろう付けによって、又は任意の他の相互接続技術によって、電気的に接続される。
最後に、ステップ１６０では、電子モジュール２０は、クロージャが密封の場合に、カプセル化され、即ち、シリコーンゲル、エポキシ、又は絶縁性の液体若しくはガスで充填され、パッケージ２２は、第１の積層編成２７ａの第３の熱機械的遷移層２７３のために使用される材料と同じ材料を用いて、付加製造によって閉じられる。出ている接続部２９のまわりで、接続部とパッケージとの間のパッケージの電気的絶縁性を提供するために、ガラス又はセラミックから絶縁接合部を作製することが可能である。
パッケージのクロージャを構成する部分は、ろう付け、焼結、又は何らかの他の組立技術によって、別個に作製されてその後にパッケージに取付けされることがある。

Claims (11)

  1. 電子パワーモジュール（２０）を付加製造によって製作する方法であって、前記電子パワーモジュール（２０）は、互いに反対側の第１及び第２の面（２４ａ、２４ｂ）を呈する電気絶縁板（２４）を有する基板（２１）を備え、第１の金属層（２５ａ）は、前記電気絶縁板（２４）の前記第１の面（２４ａ）に直接配置され、第２の金属層（２５ｂ）は、前記電気絶縁板（２４）の前記第２の面（２４ｂ）に直接配置され、
    前記金属層のうちの少なくとも１つ（２５ａ）は、薄い銅層を堆積させるステップ（１００）と、前記金属層（２５ａ、２５ｂ）をアニール処理するステップ（１１０）とによって作製され、
    方法は、少なくとも１つの熱機械的遷移層（２７１から２７３、２７４から２７６）を前記第１及び第２の金属層（２５ａ、２５ｂ）の少なくとも一方に形成するステップ（１２０）を更に含み、前記少なくとも１つの熱機械的遷移層（２７１から２７３、２７４から２７６）は、前記金属層（２５ａ、２５ｂ）の金属の熱膨張率より小さい熱膨張率を呈する材料を含む、方法。
  2. 前記少なくとも１つの熱機械的遷移層（２７１から２７３、２７４から２７６）が、材料の粉末床を堆積させることによって、又は、粉末材料を噴霧することによって、堆積され、堆積された前記粉末が、不活性雰囲気中、熱パワー源で走査することによって固められる、請求項１に記載の方法。
  3. 前記熱機械的遷移層（２７１から２７３、２７４から２７６）のために使用される前記材料の熱膨張率が、３ｐｐｍ／℃から１７ｐｐｍ／℃の範囲にある、請求項１又は２に記載の方法。
  4. 前記基板（２１）が、前記電気絶縁板（２４）の前記第１及び第２の面（２４ａ、２４ｂ）の少なくとも一方に、前記金属層（２５ａ、２５ｂ）及び複数の熱機械的遷移層（２７１から２７３、２７４から２７６）のスタック（２８ａ、２８ｂ）を備え、前記少なくとも１つのスタック（２８ａ、２８ｂ）が、その熱膨張率において勾配を呈する、請求項１から３のいずれか一項に記載の方法。
  5. 前記基板（２１）の前記第２の面の最後の前記熱機械的遷移層（２７６）から付加製造によって放熱器を形成するステップ（１３０）を更に含む、請求項１から４のいずれか一項に記載の方法。
  6. 前記基板（２１）の前記第１の面にマウントされる電子部品（２６）を保護するのに適したパッケージ（２２）を作製し、前記電子パワーモジュール（２０）を外部電気要素に電気的に接続するのに適した接続部（２９）を作製するステップ（１４０）を更に含み、前記パッケージ（２２）及び前記接続部（２９）が、前記基板（２１）の前記第１の面の最後の前記熱機械的遷移層（２７３）から付加製造によって形成される、請求項１から５のいずれか一項に記載の方法。
  7. 電子パワーモジュール（２０）用の基板（２１）であって、前記基板（２１）は、互いに反対側の第１及び第２の面（２４ａ、２４ｂ）を呈する電気絶縁板（２４）を備え、第１の金属層（２５ａ）は、前記電気絶縁板（２４）の前記第１の面（２４ａ）に直接配置され、第２の金属層（２５ｂ）は、前記電気絶縁板（２４）の前記第２の面（２４ｂ）に直接配置され、
    前記基板は、前記第１及び第２の金属層（２５ａ、２５ｂ）の少なくとも一方において、前記金属層（２５ａ、２５ｂ）の金属の熱膨張率より小さい熱膨張率を呈する材料を含む少なくとも１つの熱機械的遷移層（２７１から２７３、２７４から２７６）と、前記金属層（２５ａ、２５ｂ）及び複数の熱機械的遷移層（２７１から２７３、２７４から２７６）の少なくとも１つのスタック（２８ａ、２８ｂ）とを備え、前記少なくとも１つのスタック（２８ａ、２８ｂ）が、その熱膨張率において勾配を呈することを特徴とする、基板（２１）。
  8. 前記熱機械的遷移層（２７１から２７３、２７４から２７６）のために使用される前記材料の熱膨張率が、３ｐｐｍ／℃から１７ｐｐｍ／℃の範囲にある、請求項７に記載の基板（２１）。
  9. 電子パワーモジュール（２０）であって、第１の面と第１の面とは反対側の第２の面とを呈する基板と、前記基板の前記第２の面にマウントされる放熱器（２３）とを備え、前記基板の前記第１の面は、電子部品（２６）を受けるためであり、前記電子パワーモジュールは、前記基板が請求項７又は８に記載の基板（２１）であることを特徴とする、電子パワーモジュール（２０）。
  10. 前記放熱器（２３）が、前記基板（２１）の前記第２の面の最後の前記熱機械的遷移層（２７６）を備え、前記放熱器（２３）が、前記基板（２１）の前記第２の面の最後の前記熱機械的遷移層（２７６）から形成されている、請求項９に記載の電子パワーモジュール（２０）。
  11. 前記基板（２１）の前記第１の面にマウントされる前記電子部品（２６）を保護するのに適したパッケージ（２２）を更に備え、前記パッケージ（２２）が、前記基板（２１）の前記第１の面の最後の前記熱機械的遷移層（２７３）から形成されている、請求項９又は請求項１０に記載の電子パワーモジュール（２０）。
JP2019559403A 2017-01-18 2018-01-05 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール Active JP7034177B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750381A FR3061989B1 (fr) 2017-01-18 2017-01-18 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes
FR1750381 2017-01-18
PCT/FR2018/050024 WO2018134495A1 (fr) 2017-01-18 2018-01-05 Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes

Publications (2)

Publication Number Publication Date
JP2020505788A JP2020505788A (ja) 2020-02-20
JP7034177B2 true JP7034177B2 (ja) 2022-03-11

Family

ID=59152973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019559403A Active JP7034177B2 (ja) 2017-01-18 2018-01-05 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール

Country Status (9)

Country Link
US (1) US11594475B2 (ja)
EP (1) EP3571716B1 (ja)
JP (1) JP7034177B2 (ja)
CN (1) CN110178215B (ja)
BR (1) BR112019014637B1 (ja)
CA (1) CA3049478A1 (ja)
FR (1) FR3061989B1 (ja)
RU (1) RU2750688C2 (ja)
WO (1) WO2018134495A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175659B2 (ja) * 2018-07-25 2022-11-21 株式会社日立製作所 複合金属材料、その製造方法、および複合金属材料を用いた電子装置
FR3084522A1 (fr) * 2018-07-27 2020-01-31 Safran Procede de fabrication d'un module electronique de puissance
FR3095779B1 (fr) 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
FR3095778B1 (fr) 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
FR3108230A1 (fr) 2020-03-13 2021-09-17 Safran Dissipateur thermique pour composant electronique
US11564337B2 (en) 2020-03-17 2023-01-24 Qorvo Us, Inc. Thermal structures for heat transfer devices and spatial power-combining devices
US11387791B2 (en) 2020-03-17 2022-07-12 Qorvo Us, Inc. Spatial power-combining devices with reduced size
DE102020204989B3 (de) * 2020-04-21 2021-09-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger
US11264299B1 (en) * 2020-09-03 2022-03-01 Northrop Grumman Systems Corporation Direct write, high conductivity MMIC attach
CN112164675B (zh) * 2020-10-29 2023-06-16 湖南国芯半导体科技有限公司 一种功率模块的制造方法及功率模块
CN112548105B (zh) * 2020-11-20 2023-04-07 成都航空职业技术学院 一种薄壁不锈钢管激光沉积制造316薄片的方法
US11621469B2 (en) 2021-02-01 2023-04-04 Qorvo Us, Inc. Power-combining devices with increased output power
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
FR3119930B1 (fr) 2021-02-18 2023-02-24 Safran Electrical & Power Module électronique de puissance
CN113488393A (zh) * 2021-05-25 2021-10-08 中国电子科技集团公司第二十九研究所 一种实现硅基功能单元与安装基体可靠粘接的方法
US11955687B2 (en) 2022-01-10 2024-04-09 Qorvo Us, Inc. Structural arrangements for spatial power-combining devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004083964A (ja) 2002-08-26 2004-03-18 Hitachi Ltd 銅系放熱板及びその製造方法
JP2004179507A (ja) 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置、チップサイズパッケージ、放熱フィンの製造方法およびチップサイズパッケージの製造方法
CN103814441A (zh) 2011-07-20 2014-05-21 通快激光两合公司 用于形成复合材料的方法和散热器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624880A (ja) * 1992-07-03 1994-02-01 Noritake Co Ltd 金属−セラミックス複合体及びその製造方法
US5561321A (en) * 1992-07-03 1996-10-01 Noritake Co., Ltd. Ceramic-metal composite structure and process of producing same
JPH1117081A (ja) * 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
WO2003090277A1 (en) * 2002-04-19 2003-10-30 Mitsubishi Materials Corporation Circuit board, process for producing the same and power module
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
US20060040112A1 (en) * 2002-07-15 2006-02-23 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
US7129422B2 (en) 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
US7810552B2 (en) * 2006-12-20 2010-10-12 The Boeing Company Method of making a heat exchanger
JP5315635B2 (ja) * 2007-07-04 2013-10-16 トヨタ自動車株式会社 パワーモジュールの放熱板・セラミック層接合基板の製造方法
US7811862B2 (en) 2008-12-17 2010-10-12 Infineon Technologies Ag Thermally enhanced electronic package
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
FR2951047B1 (fr) * 2009-10-07 2011-12-09 Valeo Etudes Electroniques Module d'electronique de puissance et de procede de fabrication de ce module
FR2984074B1 (fr) * 2011-12-13 2014-11-28 Hispano Suiza Sa Dispositif electronique avec refroidissement par spreader a metal liquide
US9313897B2 (en) 2012-09-14 2016-04-12 Infineon Technologies Ag Method for electrophoretically depositing a film on an electronic assembly
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
US9384773B2 (en) * 2013-03-15 2016-07-05 HGST Netherlands, B.V. Annealing treatment for ion-implanted patterned media
US20160152004A1 (en) * 2013-04-26 2016-06-02 Kyocera Corporation Composite laminate and electronic device
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
DE102014203309A1 (de) * 2014-02-25 2015-08-27 Siemens Aktiengesellschaft Elektronikmodul mit zwei elektrisch leitfähigen Strukturierungen
CN103966538A (zh) * 2014-05-04 2014-08-06 丹阳聚辰光电科技有限公司 用于电子封装和热沉材料的钨铜复合材料及其制备方法
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
US10029422B2 (en) * 2014-10-07 2018-07-24 Voxel Llc Three-dimensional modelling and/or manufacturing apparatus, and related processes
CN107530836B (zh) 2015-04-28 2021-02-26 奥梅特电路股份有限公司 用于半导体管芯附接应用的具有高金属加载量的烧结膏剂
KR20220135252A (ko) * 2015-05-05 2022-10-06 인듐 코포레이션 전자장치 적용을 위한 무연 땜납 합금
FR3038534A1 (fr) 2015-07-10 2017-01-13 Commissariat Energie Atomique Assemblage d'un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
CN106920781A (zh) 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法
JP6734062B2 (ja) * 2016-01-29 2020-08-05 日本碍子株式会社 セラミックスヒータ，センサ素子及びガスセンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004083964A (ja) 2002-08-26 2004-03-18 Hitachi Ltd 銅系放熱板及びその製造方法
JP2004179507A (ja) 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置、チップサイズパッケージ、放熱フィンの製造方法およびチップサイズパッケージの製造方法
CN103814441A (zh) 2011-07-20 2014-05-21 通快激光两合公司 用于形成复合材料的方法和散热器
JP2014527121A (ja) 2011-07-20 2014-10-09 トルンプフ レーザー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト 複合材料を形成する方法及びヒートシンク

Also Published As

Publication number Publication date
JP2020505788A (ja) 2020-02-20
EP3571716A1 (fr) 2019-11-27
FR3061989B1 (fr) 2020-02-14
CA3049478A1 (fr) 2018-07-26
US20220000965A1 (en) 2022-01-06
FR3061989A1 (fr) 2018-07-20
BR112019014637B1 (pt) 2024-01-30
US11594475B2 (en) 2023-02-28
CN110178215B (zh) 2024-02-13
BR112019014637A2 (pt) 2020-02-18
CN110178215A (zh) 2019-08-27
RU2019125714A3 (ja) 2021-05-04
WO2018134495A1 (fr) 2018-07-26
RU2019125714A (ru) 2021-02-19
EP3571716B1 (fr) 2021-09-15
RU2750688C2 (ru) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7034177B2 (ja) 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール
JP6096094B2 (ja) 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
US20160181123A1 (en) Method of producing bonded body and method of producing power module substrate
JPWO2007105361A1 (ja) 電子部品モジュール
US11147851B2 (en) Method of fabricating an electronic power module by additive manufacturing, and associated substrate and module
JP2011023475A (ja) 絶縁基板、絶縁回路基板、半導体装置、絶縁基板の製造方法及び絶縁回路基板の製造方法
CN110034090B (zh) 一种纳米金属膜辅助基板及其制备方法
TW201935640A (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
KR102496716B1 (ko) 세라믹 기판 제조 방법
JPWO2015104954A1 (ja) 電子回路装置
RU2490237C2 (ru) Металлизированная керамическая подложка для электронных силовых модулей и способ металлизации керамики
EP3716322A1 (en) Power semiconductor module package and manufacturing method of same
US10083917B1 (en) Power electronics assemblies and vehicles incorporating the same
KR20130099790A (ko) 이종접합 방열 구조체 및 그 제조방법
JP4416362B2 (ja) 半導体素子用放熱性部品及び半導体装置
US20220230891A1 (en) Method for manufacturing an electronic power module
JP2009158715A (ja) 放熱装置及びパワーモジュール
CN212517193U (zh) 一种高导热率碳化硅器件封装结构
CN115606322A (zh) 陶瓷电路基板的制造方法
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
JP5665479B2 (ja) 回路基板および電子装置
KR101526568B1 (ko) 세라믹 기판과 금속막의 접합방법, 발광 다이오드 패키지및 그 제조방법
CN114730752B (zh) 功率电子模块用导电金属框架及相关制造方法
JP2014096432A (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP2023017370A (ja) ヒートシンク及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7034177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150