JP7369508B2 - セラミックス回路基板 - Google Patents
セラミックス回路基板 Download PDFInfo
- Publication number
- JP7369508B2 JP7369508B2 JP2017151892A JP2017151892A JP7369508B2 JP 7369508 B2 JP7369508 B2 JP 7369508B2 JP 2017151892 A JP2017151892 A JP 2017151892A JP 2017151892 A JP2017151892 A JP 2017151892A JP 7369508 B2 JP7369508 B2 JP 7369508B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- circuit board
- ceramic
- ceramic circuit
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Inorganic Insulating Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
HT115=160.07・P/d2
上記式中、Pは付加した最大荷重(mN)を示し、dは三角錐圧子による圧痕の垂線の長さ(μm)を示す。
セラミックス基材として、窒化アルミニウム(AlN)基材(サイズ:50mm×60mm×0.635mmt)を用いた。Al-Cu-Mgクラッド箔をろう材として用い、セラミックス基材の両面に温度630℃にてAl板(厚み0.2mm)を接合し、エッチングによりAl回路を形成した。続いて、溶射法(コールドスプレー法)で厚み0.4mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.2mmのAl回路を積層し、温度500℃でアニール処理を行った。続いて、溶射法(コールドスプレー法)で厚み0.4mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
セラミックス基材として、窒化珪素(Si3N4)基材(サイズ:50mm×60mm×0.32mmt)を用いた。Ag-Cu-TiH2ろう材を用い、セラミックス基材の両面に温度800℃にてCu板(厚み0.1mm)を接合し、エッチングによりCu回路を形成した。続いて、溶射法(コールドスプレー法)で厚み0.9mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Ag-Cu-TiH2ろう材を用い、実施例1と同様のセラミックス基材の両面に温度800℃にてCu板(厚み0.3mm)を接合し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
セラミックス基材として、窒化アルミニウム(AlN)基材(サイズ:50mm×60mm×1.0mmt)を用いた以外は、比較例1と同様の操作を行い、セラミックス回路基板を作製した。
セラミックス基材として、窒化珪素(Si3N4)基材(サイズ:50mm×60mm×0.635mmt)を用いた以外は、比較例1と同様の操作を行い、セラミックス回路基板を作製した。
セラミックス基材として、窒化珪素(Si3N4)基材(サイズ:50mm×60mm×0.32mmt)を用いた以外は、比較例1と同様の操作を行い、セラミックス回路基板を作製した。
Cu板(厚み1.0mm)を用いた以外は、比較例4と同様の操作を行い、セラミックス回路基板を作製した。
Al-Cu-Mgクラッド箔をろう材として用い、実施例1と同様のセラミックス基材の両面に温度630℃にてAl板(厚み0.4mm)を接合し、エッチングによりAl回路を形成した後、無電解Niめっきを施してセラミックス回路基板を作製した。
得られたセラミックス回路基板を、4×20mmのサイズに切り出し、エポキシ樹脂で包埋後、試料の切断面を自動研磨装置にて研磨したものを測定試料とした。
超微小硬度計(株式会社島津製作所製、商品名「DUH-211」)を用いて、負荷速度を70.067mN/秒、試験力を500mN、負荷保持時間を10秒として、負荷-除荷試験を行い、超微小負荷硬さを測定した。結果を表2に示す。
各セラミックス回路基板の金属層の最外層における残留応力は、X線回折法を用いて金属層の中央部のX線回折パターンを測定し、その結果に基づき評価した。応力評価にはsin2ψ法(並傾法、ψ一定法)を用い、銅の331回折線を解析した。具体的には、多目的試料アタッチメントを取り付けたX線回折装置(リガク社製;Ultima IV型)の試料板にセラミックス絶縁基板を貼り付け、以下の測定条件で測定した。
・X線源:CuKα線(多層膜ミラーを使用した平行ビーム光学系)
・X線管の電圧および電流:40kVおよび40mA
・X線入射側スリット:発散スリットは1mm、縦制限スリットは10mm
・X線受光側スリット:散乱スリットおよび受光スリットは開放。平行スリットアナライザーは開口角度0.5°
・垂直発散制限ソーラースリット:X線入射側、受光側ともに開口角度5°
・検出器:シンチレーションカウンター
・測定範囲(2θ):134°~139.5°
・測定ステップ幅:0.02°
・計数時間:測定ステップあたり5秒
・試料面法線と回折面法線のなす角ψ:sin2ψが0、0.1、0.2、0.3、0.4、0.5となるように設定。なお、測定精度を上げる目的で±5°以内で搖動をかけることもある。
Al-SiC(65%)材をサイズが140×190×5mmとなるように加工した後、無電解Niめっきを施したベース板を用い、上記実施例及び比較例で得られたセラミックス回路基板とベース板を、共晶半田にて接合して測定用サンプルとした。
測定用サンプルにおけるベース板の放熱面の形状を3次元輪郭測定装置(株式会社東京精密製、商品名「コンターレコード1600D-22」)を用いて測定することで、長さ10cmに対するベース板の反り変化量を測定した。結果を表2に示す。
Claims (7)
- セラミックス基材と、前記セラミックス基材の両面のそれぞれに設けられ、Al及び/又はCuを含む少なくとも一層の金属層と、を備え、
前記金属層のうちの少なくとも一方が金属回路を形成しており、
前記金属層が第一金属層及び第二金属層を有し、前記セラミックス基材、前記第一金属層及び前記第二金属層がこの順で積層されており、
前記第一金属層が溶射法により形成されており、
前記セラミックス基材の両面のそれぞれに設けられた前記金属層の両方において、前記金属層の最外層である前記第二金属層の超微小負荷硬さが90以上であり、前記最外層である前記第二金属層には40MPa以下の引張応力が残留している、セラミックス回路基板。 - 前記セラミックス基材が、AlN、Si3N4又はAl2O3で形成されている、請求項1に記載のセラミックス回路基板。
- 前記セラミックス基材の厚みが0.2~1.5mmである、請求項1又は2に記載のセラミックス回路基板。
- 前記第一金属層が、Cu、Al、Cu及びMoを含む合金、並びにCu及びWを含む合金からなる群より選ばれる少なくとも1種で形成されている、請求項1~3のいずれか一項に記載のセラミックス回路基板。
- 前記金属層の厚みが0.1~2.0mmである、請求項1~4のいずれか一項に記載のセラミックス回路基板。
- 前記第二金属層がCuを含む、請求項1~5のいずれか一項に記載のセラミックス回路基板。
- 前記第一金属層の端面と前記第二金属層の端面とが面一である、又は、前記第一金属層の端面が前記第二金属層の端面よりも外側にはみ出ている、請求項1~6のいずれか一項に記載のセラミックス回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017151892A JP7369508B2 (ja) | 2017-08-04 | 2017-08-04 | セラミックス回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017151892A JP7369508B2 (ja) | 2017-08-04 | 2017-08-04 | セラミックス回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019033131A JP2019033131A (ja) | 2019-02-28 |
JP7369508B2 true JP7369508B2 (ja) | 2023-10-26 |
Family
ID=65524376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017151892A Active JP7369508B2 (ja) | 2017-08-04 | 2017-08-04 | セラミックス回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7369508B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220415747A1 (en) * | 2019-12-26 | 2022-12-29 | Mitsubishi Electric Corporation | Power module and power conversion device |
JP2022165046A (ja) * | 2021-04-19 | 2022-10-31 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、および、絶縁回路基板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319146A (ja) | 2005-05-13 | 2006-11-24 | Fuji Electric Holdings Co Ltd | 配線基板 |
JP2007096032A (ja) | 2005-09-29 | 2007-04-12 | Toyota Industries Corp | 絶縁基板及び半導体装置並びに絶縁基板の製造方法 |
JP2011029323A (ja) | 2009-07-23 | 2011-02-10 | Mitsubishi Materials Corp | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
JP2013018190A (ja) | 2011-07-11 | 2013-01-31 | Nhk Spring Co Ltd | 積層体及び積層体の製造方法 |
JP2014101248A (ja) | 2012-11-20 | 2014-06-05 | Dowa Metaltech Kk | 金属−セラミックス接合基板およびその製造方法 |
JP2016174165A (ja) | 2011-12-20 | 2016-09-29 | 株式会社東芝 | 半導体装置 |
WO2017082368A1 (ja) | 2015-11-11 | 2017-05-18 | 日本発條株式会社 | 積層体および積層体の製造方法 |
-
2017
- 2017-08-04 JP JP2017151892A patent/JP7369508B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319146A (ja) | 2005-05-13 | 2006-11-24 | Fuji Electric Holdings Co Ltd | 配線基板 |
JP2007096032A (ja) | 2005-09-29 | 2007-04-12 | Toyota Industries Corp | 絶縁基板及び半導体装置並びに絶縁基板の製造方法 |
JP2011029323A (ja) | 2009-07-23 | 2011-02-10 | Mitsubishi Materials Corp | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
JP2013018190A (ja) | 2011-07-11 | 2013-01-31 | Nhk Spring Co Ltd | 積層体及び積層体の製造方法 |
JP2016174165A (ja) | 2011-12-20 | 2016-09-29 | 株式会社東芝 | 半導体装置 |
JP2014101248A (ja) | 2012-11-20 | 2014-06-05 | Dowa Metaltech Kk | 金属−セラミックス接合基板およびその製造方法 |
WO2017082368A1 (ja) | 2015-11-11 | 2017-05-18 | 日本発條株式会社 | 積層体および積層体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019033131A (ja) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3595001B1 (en) | Substrate for power module having heat sink | |
JP6797797B2 (ja) | セラミックス金属回路基板およびそれを用いた半導体装置 | |
JP7144419B2 (ja) | パワーモジュール | |
KR20110015544A (ko) | 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법 | |
JP2003163315A (ja) | モジュール | |
JP7405806B2 (ja) | パワーモジュール | |
US11462456B2 (en) | Power-module substrate with heat-sink | |
JP7369508B2 (ja) | セラミックス回路基板 | |
KR102542686B1 (ko) | 냉각기 부착 발광 모듈 및 냉각기 부착 발광 모듈의 제조 방법 | |
JP2019067801A (ja) | 放熱部品付きパワーモジュール | |
JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
JP5786569B2 (ja) | パワーモジュール用基板の製造方法 | |
JP7211949B2 (ja) | セラミックス回路基板 | |
JPH04192341A (ja) | 半導体装置 | |
JP7299672B2 (ja) | セラミックス回路基板及びその製造方法 | |
JP7299671B2 (ja) | セラミックス回路基板 | |
JPH10247763A (ja) | 回路基板及びその製造方法 | |
JP7027095B2 (ja) | セラミックス回路基板 | |
JP7298988B2 (ja) | セラミックス回路基板及びその製造方法 | |
CN110999544B (zh) | 陶瓷电路基板 | |
JP7063559B2 (ja) | ベース板及びパワーモジュール | |
JP2017188675A (ja) | 放熱基板 | |
JP2002093968A (ja) | モジュール構造体 | |
JP2012109457A (ja) | パワーモジュール用基板の製造方法 | |
JP2002043475A (ja) | 放熱構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230706 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7369508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |