CN112106187A - 玻璃电路基板及其制造方法 - Google Patents

玻璃电路基板及其制造方法 Download PDF

Info

Publication number
CN112106187A
CN112106187A CN201980030398.4A CN201980030398A CN112106187A CN 112106187 A CN112106187 A CN 112106187A CN 201980030398 A CN201980030398 A CN 201980030398A CN 112106187 A CN112106187 A CN 112106187A
Authority
CN
China
Prior art keywords
layer
glass
stress relaxation
glass substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980030398.4A
Other languages
English (en)
Inventor
木岛匡彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN112106187A publication Critical patent/CN112106187A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Abstract

为了提供通过防止玻璃基板的龟裂、破裂并且抑制翘曲从而连接可靠性高的玻璃电路基板以及其制造方法，本发明的玻璃电路基板是如下构造，即，在玻璃基板(100)之上具有应力缓和层(102)、籽晶层(103)、以及由镀铜构成的电解镀层(104)，应力缓和层(102)由通过干式成膜法成膜的绝缘体形成，在室温下相对于玻璃基板具有压缩的残留应力。因此，能够抑制因制造时或者热循环时的玻璃电路基板的加热、冷却导致的镀铜的热膨胀以及收缩所引起的玻璃基板的龟裂、破裂或者翘曲，确保玻璃电路基板的高连接可靠性。

Description

玻璃电路基板及其制造方法
技术领域
本发明涉及玻璃电路基板及其制造方法。
背景技术
随着电子设备的高功能化以及小型化，构成半导体装置的配线基板的高密度化的要求正在变高。其中，通常使用以玻璃环氧树脂为代表的有机材料作为配线基板的基板材料，但是近年来，由于针对玻璃的钻孔技术的进步，例如，能够对300μm厚的玻璃以小于或等于150μm的间距形成小于或等于100μm的小直径通孔。
由于这样的情况，使用了玻璃材料的电子电路基板受到关注(专利文献1)。就将玻璃材料用于芯的电路基板(下面称为玻璃电路基板)而言，由于玻璃的线热膨胀系数(CTE)小至2ppm/K～8ppm/K，与硅芯片的热膨胀相匹配，因此安装可靠性高，并且平坦性优异，因此能够进行高精度的安装。
此外，由于玻璃在平坦性方面优异，因此，制成电子电路基板时的微细配线形成性、高速传输性也优异。并且，正在研究向利用了玻璃的透明性、化学稳定性、高弹性且廉价的特征的电子电路基板的应用，期待半导体装置用内插器、摄像元件用电路基板、通信设备用的LC分波器(双工器)等的产品化。
专利文献1：日本专利第4012375号公报
发明内容
但是，作为玻璃电路基板，由于玻璃基板与金属配线层的热膨胀差，热应力集中于金属层端部或者玻璃端部、特别是通孔(贯通孔)周围，因此容易在玻璃基板产生龟裂、破裂或者玻璃基板的翘曲，其结果，存在配线的连接可靠性降低的问题。
本发明是为了解决上述课题而提出的，其目的在于提供一种对玻璃基板的龟裂、破裂或者翘曲进行抑制，电气可靠性高的玻璃电路基板以及其制造方法。
作为解决上述课题的方法，本发明的玻璃电路基板包含玻璃基板和导体电路层，该玻璃电路基板的特征在于，在所述玻璃基板与所述导体电路层之间具有应力缓和层，所述应力缓和层是绝缘膜，该绝缘膜是无机物，且与所述玻璃基板相接，在室温下相对于所述玻璃基板具有压缩的残留应力。
并且，本发明的玻璃电路基板的制造方法的特征在于，具有如下工序：在玻璃基板的至少一个面，通过干式成膜法形成在室温下相对于所述玻璃基板具有压缩的残留应力的应力缓和层；以及在所述应力缓和层之上依次层叠籽晶层和由镀铜构成的电解镀层而形成导体电路层。
发明的效果
根据本发明，能够提供一种对玻璃基板的龟裂、破裂或者翘曲进行抑制，电气可靠性高的玻璃电路基板以及其制造方法，由此能够实现电子设备、电子电路的高功能化、小型化、高可靠性化。
附图说明
图1A是表示第1实施方式所涉及的玻璃电路基板的制作方法的一个例子的概略侧视图。
图1B是表示在玻璃电路基板产生的残留应力的概略侧视图。
图2是表示玻璃电路基板的制造装置的概略图。
图3是表示第2实施方式所涉及的玻璃电路基板的制作方法的一个例子的概略侧视图。
图4是表示第3实施方式所涉及的玻璃电路基板的制作方法的一个例子的概略侧视图。
图5是表示本发明的玻璃电路基板的应用例的概略侧视图。
图6是表示对比例所涉及的玻璃电路基板的一个例子的概略侧视图。
具体实施方式
下面，基于附图对用于实施本发明的方式进行详细说明。此外，在下面的说明中，对相同要素或者具有相同功能的各部分使用相同标号，省略重复说明。另外，在本说明书中，“上”是指远离玻璃基板的方向，“下”是指接近玻璃基板的方向。并且，“应力缓和层”是指至少在室温下产生压缩应力的层，特别优选在从室温经过加热工序再回到室温期间，始终产生压缩应力的层。
(第1实施方式)
下面，使用图1A、图1B对第1实施方式所涉及的玻璃电路基板进行详细说明。
图1A是表示第1实施方式所涉及的在玻璃基板正上方、在与导体电路层之间形成应力缓和层而形成玻璃电路基板的工序的概略剖面图。
如图1A(a)所示，准备玻璃基板100。玻璃基板100是具有透光性的透明的玻璃材料。玻璃的成分或者玻璃所含有的各成分的配比、以及玻璃的制造方法没有特别限定。例如，作为玻璃，可以列举出无碱玻璃、碱性玻璃、硼硅玻璃、石英玻璃、蓝宝石玻璃、光敏性玻璃等，也可以使用以硅酸盐为主要成分的任意的玻璃材料。并且，也可以使用其他的所谓玻璃材料。但是，在本实施方式所涉及的半导体用途中，优选使用无碱玻璃。另外，玻璃基板100的厚度优选小于或等于1mm，但考虑到玻璃的贯通孔形成工艺的容易性、制造时的处理性，更优选大于或等于0.1mm且小于或等于0.8mm。
作为玻璃基板100的制造方法，可以举出浮标法、下拉法、熔融法、上拉法、压延法等，但也可以使用通过任意方法制作出的玻璃材料，没有特别限定。玻璃的线膨胀系数优选大于或等于-1ppm/K且小于或等于15.0ppm/K。在玻璃的线膨胀系数小于-1ppm/K的情况下，难以对玻璃材料本身进行选定，从而不能廉价地制作。另一方面，在玻璃的线膨胀系数超过15.0ppm/K的情况下，在将硅芯片安装于玻璃电路基板时，与硅芯片的连接可靠性降低。更优选玻璃的线膨胀系数大于或等于0.5ppm/K且小于或等于8.0ppm/K，进一步优选大于或等于1.0ppm/K且小于或等于4.0ppm/K。
如图1A(b)所记载，在玻璃基板100的一个面之上形成应力缓和层102。应力缓和层102作为如下层起作用，即，在室温下相对于玻璃基板100具有压缩的残留应力，使由后面的配线形成工序的加热、冷却引起的电解镀层104与玻璃基板100的伸缩差得以缓和。此外，室温是25℃附近。
就与玻璃基板100正上方相接而设置的应力缓和层102而言，作为干式成膜法，例如可以举出真空蒸镀法、溅射法、离子镀法、MBE法、激光烧蚀法、CVD法，例如能够从氧化铝、二氧化硅、氮化硅、氧氮化硅、氧化钽中选择。
在本实施方式中，从能够使成膜时的各导入气体的比率变化而对应力进行控制的观点出发，通过CVD法形成氮化硅层作为应力缓和层102。氮化硅层的厚度优选大于或等于50nm且小于或等于1μm。在氮化硅层的厚度小于50nm的情况下，作为应力缓和层是不够的。另外，在氮化硅层的厚度超过1μm的情况下，在形成工艺的容易性方面有所欠缺。更优选氮化硅层的厚度大于或等于100nm且小于或等于500nm。另外，本实施方式中的氮化硅层为了在室温下相对于玻璃基板100具有压缩的残留应力，优选在从成膜时的温度至室温期间线膨胀系数比玻璃小。例如，在使用无碱玻璃作为基板的情况下，优选使用线膨胀系数小于3.8ppm/K的氮化硅层。
图2是表示玻璃电路基板10的制造装置200的概略图。制造装置200具有腔室210、供气部220、230、和排气部240。腔室210具有在内部设置基板的台211。供气部220具有气瓶221、将气瓶221与腔室210连接的供气管222、和在供气管222的中途设置的阀223。
供气部230具有气瓶231、将气瓶231与腔室210连接的供气管232、和在供气管232的中途设置的阀233。排气部240具有在与排气泵相连的排气管241的中途设置的阀242。在本实施方式中，使用制造装置200，通过CVD法形成上述的氮化硅层。处理所需的气体通过气瓶221、231适当供给，通过供气部的阀223、233或者排气部的阀242对成膜时的压力进行调整，从而能够对膜应力进行调整。
接着，如图1A(c)所记载，在应力缓和层102的表面形成籽晶层103。籽晶层103在用于半加成法的配线形成中，作为电解镀的供电层起作用。设置于应力缓和层102之上的籽晶层103例如通过溅射法或者CVD法等形成，例如能够应用Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金单体或组合多种而成的物质。另外，也可以通过非电解镀形成籽晶层。
在本实施方式中，考虑到电气特性、制造的容易性以及成本，通过溅射法依次形成与应力缓和层102贴合良好的钛层，接着形成铜层。从有利于通过半加成法形成微细的配线出发，玻璃基板之上的电路形成用的钛与铜层的合计膜厚优选小于或等于1μm。这是因为，在该膜厚比1μm厚的情况下，难以形成间距小于或等于30μm的微细配线。
接着，如图1A(d)所记载，形成光致抗蚀剂图案PR。具体地，记载了光致抗蚀剂图案的形成方法。首先，在籽晶层103之上的整个面形成光致抗蚀层。形成的光致抗蚀剂可以举出负型干膜抗蚀剂、负型液态抗蚀剂、正型液态抗蚀剂，但由于光致抗蚀层的形成简便且廉价，因此优选负型光致抗蚀剂。
作为光致抗蚀层形成方法，例如如果是负型干膜抗蚀剂，则可以举出辊层压法、真空层压法。在是液态负型或者正型抗蚀剂的情况下，能够从狭缝涂布、幕式淋涂、模涂、喷涂、静电涂装、喷墨涂布、凹版涂布、丝网印刷、凹版胶印印刷、旋涂、刮涂中选定。这些抗蚀层的形成方法没有特别限定。
接下来，通过公知的光刻法在光致抗蚀层形成所希望的电路图案。抗蚀剂图形通过在以使后面的形成电解镀层的部分露出的方式进行对位的基础上，进行曝光、显影处理而图案化。光致抗蚀层的厚度也依赖于后续工序的电解镀厚度，优选大于或等于5μm且小于或等于25μm。在抗蚀层的厚度比5μm薄的情况下，不能使成为导体电路层的电解镀层增膜至大于或等于5μm，电路的连接可靠性有可能降低。另外，在抗蚀层的厚度比25μm厚的情况下，难以形成间距小于或等于30μm的微细配线。这样如图1A(d)所示，得到形成有光致抗蚀剂图案PR的玻璃电路基板。
并且，如图1A(e)所记载，通过电解镀法形成电解镀层104。电解镀法可以举出电解镀镍、电解镀铜、电解镀铬、电解镀Pd、电解镀金、电解镀铑、电解镀铱等，从简便、廉价且能得到良好的导电性出发，优选使用电解镀铜。电解镀铜的厚度优选大于或等于3μm且小于或等于30μm。在电解镀铜的厚度小于3μm的情况下，电路有可能会由于后面的蚀刻处理而消失，并且电路的连接可靠性、导电性有可能降低。另一方面，在电解镀铜的厚度超过30μm的情况下，需要形成厚度大于或等于30μm的抗蚀层，耗费制造成本，并且抗蚀剂分辨率降低，因此难以形成间距小于或等于30μm的微细配线。更优选电解镀铜的厚度大于或等于5μm且小于或等于25μm。
接着，如图1A(f)所记载，在通过电解镀形成了配线之后，去除不需要的光致抗蚀剂，使籽晶层103露出。特别是，光致抗蚀剂的去除方法没有限定，例如能够通过碱水溶液进行剥离去除。
接着，如图1A(g)所记载，将电解镀层104周围的籽晶层103去除，将电路电气性地断开，由此形成导体电路层105。导体电路层105由籽晶层103和电解镀层104构成。籽晶层103的去除方法没有特别限定，能够使用通过化学蚀刻依次去除铜层、钛层的方法。蚀刻液的种类根据要去除的金属种类而适当选择，没有特别限定。经过以上工序，得到在玻璃基板100的正上方且在与导体电路层105之间形成应力缓和层102而构成的玻璃电路基板。
<作用效果>
下面，参照图1A、图1B，对使用了上述这种玻璃电路基板的结构和其制造方法的情况下的作用效果进行说明。
如本实施方式的图1A(b)所示，通过干式成膜法在玻璃基板100的正上方形成应力缓和层102，从而与树脂等应力缓和层相比，能够在维持玻璃的平坦性的状态下形成配线。在树脂等应力缓和层的情况下，由于热收缩而产生表面凹凸，有可能损害作为玻璃的特征的平坦性。
另外，如图1A(g)所示，通过在玻璃基板100的正上方设置应力缓和层102，能够在室温下相对于玻璃基板100具有压缩的残留应力，因此，能够吸收通常在室温下具有拉伸应力的导体电路层105的镀铜与玻璃基板100之间的应力。
更具体地，参照图1B，由于导体电路层105的铜层比例高，因此作用于导体电路层105的应力受铜层支配。这里，在从室温经过加热处理再回到室温时，铜层产生收缩，对几乎不变化的玻璃基板100产生拉伸应力，因此，如图1B中箭头所示，在受铜层支配的导体电路层105也残留有拉伸应力TS。另一方面，在从室温经过加热处理再回到室温时，形成应力缓和层102的氮化硅层产生膨胀，如图1B中箭头所示，对几乎不变化的玻璃基板100残留有压缩应力CS。因此，通过对应力缓和层102和导体电路层105进行层叠，能够通过氮化硅层的压缩应力CS抵消导体电路层105的拉伸应力TS，由此能够抑制拉伸应力传递至玻璃基板100。即，通过应力缓和层102，能够减少因制造时或者热循环时的玻璃电路基板的加热、冷却引起的导体电路层105的镀铜的应力变化所导致的玻璃基板100的龟裂、破裂。
另外，应力缓和层102是绝缘体，因此即使残留于玻璃基板100的整个面，对电气特性的影响也小，并且，由于不需要图案化工序，因此能够简化工序。
另外，特别是，如果应力缓和层102是通过CVD法成膜的氮化硅，则仅通过使成膜时的压力变化就能够对室温时的应力进行变更，因此能够容易地相对于玻璃基板100具有压缩的残留应力。
(第2实施方式)
下面，使用图3对第2实施方式所涉及的玻璃电路基板进行说明。
图3是对第2实施方式所涉及的在玻璃基板正上方且在与导体电路层之间形成应力缓和层而构成的玻璃电路基板的一部分进行放大表示的概略剖面图。
以与上述玻璃基板100相同的材料、尺寸形成图3(a)所示的玻璃基板100。接着，如图3(b)所记载，在玻璃基板100的两个面形成应力缓和层102。应力缓和层102以与上述相同的制法、材料以及尺寸形成。
接着，如图3(c)所记载，仅在玻璃基板100的一个面的应力缓和层的表面形成籽晶层103。籽晶层103通过与上述相同的制法、材料以及尺寸形成。接着，如图3(d)所记载，在籽晶层103之上形成光致抗蚀剂图案PR。光致抗蚀剂图案PR以与上述相同的制法、材料以及尺寸形成。
接着，如图3(e)所记载，通过电解镀法形成电解镀层104。电解镀层104以与上述相同的制法、材料以及尺寸形成。接着，如图3(f)所记载，在通过电解镀形成了配线之后，去除不需要的光致抗蚀剂。光致抗蚀剂的去除能够通过公知的基于碱水溶液的去除剥离处理进行。
接着，如图3(g)所记载，将电解镀层104周围的籽晶层103去除。籽晶层103的去除能够使用公知的化学蚀刻液进行。经过以上工序，得到以如下方式构成的玻璃电路基板，即，在玻璃基板100正上方、且在两个面层叠应力缓和层102，并且在玻璃基板100的一个面与导体电路层105之间形成应力缓和层102。
<作用效果>
下面，参照图3说明使用了上述玻璃电路基板的结构以及其制造方法的情况下的作用效果。此外，由于与第1实施方式的作用效果相同的效果如上所述，因此仅对不同的效果进行说明。
如本实施方式的图3(b)所示，通过在玻璃基板100的两个面设置应力缓和层102，在玻璃基板的两个面均等地具有压缩的残留应力，因此，能够降低玻璃基板的翘曲，高精度地进行后续的工序。
(第3实施方式)
下面，使用图4至图5对第3实施方式所涉及的玻璃电路基板进行说明。
图4是对第3实施方式所涉及的在玻璃基板正上方且在与导体电路层之间形成应力缓和层而构成的玻璃电路基板的一部分进行放大表示的概略剖面图。图5是表示本实施方式的玻璃电路基板的应用例的图。
图4(a)所示的玻璃基板100以与上述玻璃基板100相同的材料、尺寸形成。
接着，如图4(b)所记载，在玻璃基板100形成贯通孔101。贯通孔101的剖面形状、直径没有特别限定。例如，贯通孔可以是中央部的直径小于顶部直径和底部直径的形状，也可以是底部直径小于顶部直径的形状等。并且，贯通孔也可以是中央部的直径大于顶部直径和底部直径的形状。
作为贯通孔的形成方法，有激光加工、放电加工，在使用光敏性抗蚀剂材料的情况下，可以举出喷砂加工、干蚀刻、基于氢氟酸等的化学蚀刻加工。并且，即使使用光敏性玻璃也能够制成玻璃芯。由于激光加工、放电加工简便且生产率良好，因此为优选。能够在激光加工中使用的激光能够从CO2激光、UV激光、皮秒激光、飞秒激光等中选择。
接着，如图4(c)所记载，在形成了贯通孔101的玻璃基板100的表面形成应力缓和层102。应力缓和层102以与上述相同的制法、材料以及尺寸形成。另外，虽然图中没有记载，但也可以在贯通孔101内部形成应力缓和层102。
接着，如图4(d)所记载，在应力缓和层102的表面形成钛层以及铜层作为籽晶层的一部分。
在应力缓和层102的表面形成了钛层以及铜层之后，形成非电解镀层，作为籽晶层103。在仅是钛层以及铜层的情况下，不能在贯通孔101内部全部形成金属覆膜，贯通孔101的连接可靠性会降低。根据本实施方式，通过非电解镀层而在贯通孔101内部增强金属层，能够提高贯通孔101的连接可靠性。
非电解镀层可以举出非电解镀铜、非电解镀镍，但由于与玻璃、钛层或者铜层的贴合性好，因此进行非电解镀镍。在镍镀层厚的情况下，不仅难以形成微细的配线，而且由于膜应力增加会导致贴合性降低。因此，非电解镀镍的厚度优选小于或等于1μm。另外，更优选非电解镀镍的厚度小于或等于0.5μm，进一步优选小于或等于0.3μm。另外，也可以在非电解镀镍覆膜含有作为源自还原剂的共析物的磷、非电解镀镍液中所含的硫、铅、铋等。
接着，如图4(e)所记载，形成光致抗蚀剂图案PR。光致抗蚀剂图案PR以与上述相同的制法、材料以及尺寸形成。接着，如图4(f)所记载，通过电解镀法形成电解镀层104。电解镀层104以与上述相同的制法、材料以及尺寸形成。
接着，如图4(g)所记载，在通过电解镀形成了配线之后，去除不需要的光致抗蚀剂。光致抗蚀剂的去除能够通过公知的碱水溶液进行去除剥离处理。接着，如图4(h)所记载，将电解镀层104周围的籽晶层103去除。籽晶层103的去除能够使用公知的化学蚀刻液。经过以上工序，得到在形成有贯通孔101的玻璃基板100的两个面正上方且分别在与导体电路层105之间形成应力缓和层102而构成的玻璃电路基板，由此，进一步抑制了玻璃基板100的翘曲。
接着，使用图5说明本发明所涉及的玻璃电路基板以及电子部件的应用例。如图5所记载，也可以在玻璃正上方形成了配线电路之后，使用公知的半加成法或者减去法反复形成绝缘树脂层110、通路孔111、层叠导体电路层112，由此形成多层配线。也能够将在玻璃基板形成导体电路层、在导体电路层之上形成绝缘树脂层、在绝缘树脂层形成通路孔的工序重复需要的次数。并且，可以在形成外部连接端子113之后形成焊球114，也可以进一步搭载半导体芯片115、芯片部件116。
下面，对多层配线的形成方法进行说明。多层配线的形成方法能够使用公知方法。
作为能够用作多层配线层的绝缘树脂的例子，有环氧树脂、聚酰亚胺、马来酰亚胺树脂、聚对苯二甲酸乙二醇酯、聚苯醚、液晶聚合物以及它们的复合材料、或者光敏性聚酰亚胺树脂、光敏性聚苯并恶唑、光敏性丙烯酸-环氧树脂。绝缘树脂层110的形成方法没有特别限定，如果是片状，则能够使用真空层压、真空冲压、辊层压法。如果是液态，则能够从狭缝涂布、幕式淋涂、模涂、喷涂、静电涂装、喷墨涂布、凹版涂布、丝网印刷、凹版胶印印刷、旋涂、刮涂中选定。
绝缘树脂层的厚度优选大于或等于5μm且小于或等于50μm。在绝缘树脂层的厚度超过50μm的情况下，由于难以实现能够在绝缘树脂层形成的通路孔111的小径化，因此不利于配线的高密度化。另外，在绝缘树脂层的厚度小于5μm的情况下，难以确保层间绝缘性。
如果是非光敏性绝缘树脂，则能够使用激光加工来形成多层配线中的通路孔111。激光可以举出CO2激光、UV激光、皮秒激光、飞秒激光等，但由于UV激光、CO2激光简便，因此为优选。如果是光敏性绝缘树脂，则能够通过光刻法形成。优选在形成通路孔之后通过适当地进行基于高锰酸溶液的去污来进行树脂表面的粗糙化，对通路孔111内进行清洁，提高与层叠导体电路层112的贴合性。或者也可以进行通过等离子体处理对树脂表面以及通路孔内部进行清洁的方法。
层叠导体电路层112的形成方法能够使用公知的方法。即，在形成通路孔之后的树脂之上的整个面，形成薄膜金属层作为1μm左右的籽晶层。作为籽晶层的形成方法，有公知的非电解镀铜、非电解镀镍，或者能够通过溅射法形成薄膜金属层。如果是非电解镀，则优选籽晶层是非电解镀铜层。如果是非电解镀铜，则催化剂的Pd层也可以位于树脂-铜界面。
在通过溅射法形成籽晶层的情况下，能够使用Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金单体或者组合多种而成的物质。更优选是钛层/铜层的溅射层，由于贴合性良好且之后的蚀刻去除变得简便，因此为优选。
在树脂之上形成了金属层之后的配线形成方法如果是公知的半加成法，则能够通过基于光刻法的抗蚀剂图案形成、电解镀、抗蚀剂剥离、籽晶层去除而形成电路。如果是减去法，则能够在籽晶层之上整个面通过电解镀、抗蚀剂图案形成、蚀刻、抗蚀剂剥离的工序而形成电路层。从导电性、成本的观点出发，电解镀优选是电解镀铜。
图5的绝缘树脂层110如果是最外层，则也可以使用阻焊剂，没有特别限定。另外，也可以对外部连接端子113进行表面处理，通过进行表面处理，提高与焊球114的接合性。表面处理能够对锡、锡合金的镀覆膜、非电解Ni-P/非电解Pd-P/Au的镀覆膜、或者非电解Ni-P/Au的镀覆膜等进行成膜。或者，也可以实施预焊处理或者OSP(Organic SolderabilityPreservative)等有机覆膜处理。
焊球114能够通过丝网印刷法、焊球转移搭载法、电解镀法等形成。焊球的组成能够使用锡、银、铜、铋、铅、锌、铟、锑等中的一种或者混合多种而成的物质，这些金属材料的混合比没有限制。也可以设置导线键合用的焊盘来取代焊料。
<作用效果>
下面，参照图5说明上述玻璃电路基板的结构和使用了该制造方法的情况下的作用效果。此外，与第1实施方式以及第2实施方式的作用效果相同的效果如上所述，仅对不同的效果进行说明。
如本实施方式的图5所示，能够适用于在玻璃基板100的两个面形成有导体电路层105以及多层配线的玻璃电路基板10。
接着，将基于上述实施方式制造出的玻璃电路基板10与通常的玻璃电路基板进行对比。
(对比例)
作为对比例，尝试了制作图6所记载的不存在应力缓和层102的玻璃电路基板。作为制造方法，除了图4(c)所记载的应力缓和层102之外，与上述的第3实施方式所记载的方法相同。
在本对比例的情况下，观察到由于在玻璃电路基板的制造时或者热循环时的玻璃电路基板的加热、冷却导致的导体电路层105的镀铜的热膨胀以及收缩所引起的玻璃基板的龟裂、破裂的产生。特别在图6所记载的点划线A所示的贯通孔101周围或者点划线B所示的导体电路层105的端部，龟裂、破裂的产生显著。作为其结果，由于玻璃电路基板的配线的短路或者开路故障的产生，连接可靠性有可能降低。与此相对，在设置了应力缓和层102的实施例(参照图4(h))中，没有观察到因玻璃电路基板的制造时或者热循环时的玻璃电路基板的加热、冷却导致的导体电路层105的镀铜的热膨胀以及收缩引起的玻璃电路基板的龟裂、破裂的产生。
上述实施方式是一个例子，当然，其他具体的细节构造等能够适当地变更。
根据本发明，通过在玻璃基板与由镀铜构成的导体电路层之间插入通过干式成膜法得到的绝缘性应力缓和层，能够在室温下相对于玻璃基板具有压缩的残留应力，因此能够吸收通常在室温下具有拉伸应力的导体电路层的镀铜与玻璃基板之间的应力。由此，能够减少因制造时或者热循环时的玻璃电路基板的加热、冷却导致的导体电路层的镀铜的热膨胀以及收缩所引起的玻璃基板的龟裂、破裂或者玻璃基板的翘曲，能够确保电路的连接可靠性以及外部连接端子的连接可靠性。
另外，根据本发明，能够以高连接可靠性对玻璃电路基板进行制造。本发明的玻璃电路基板能够用于半导体封装基板、内插器、光学元件用基板的制造或者电子部件的制造。
标号的说明
10…玻璃电路基板，100…玻璃基板，101…贯通孔(通孔)，102…应力缓和层，103…籽晶层，104…电解镀层，105…导体电路层，110…绝缘树脂层(阻焊层)，111…通路孔，112…层叠导体电路层，113…外部连接端子，114…焊球，115…半导体芯片，116…芯片部件，200…制造装置，210…腔室，211…台，220…供气部，221…气瓶，222…供气管，223…阀，230…供气部，231…气瓶，232…供气管，233…阀，240…排气部，241…排气管，242…阀。

Claims (12)

1.一种玻璃电路基板，其包含玻璃基板和导体电路层，该玻璃电路基板的特征在于，
在所述玻璃基板与所述导体电路层之间具有应力缓和层，
所述应力缓和层是绝缘膜，该绝缘膜是无机物，且与所述玻璃基板接触，在室温下相对于所述玻璃基板具有压缩的残留应力。
2.根据权利要求1所述的玻璃电路基板，其特征在于，
在所述玻璃基板的一个面具有所述应力缓和层，在所述玻璃基板的另一个面具有所述应力缓和层和所述导体电路层，
所述应力缓和层形成于所述玻璃基板的另一个面与所述导体电路层之间。
3.根据权利要求1所述的玻璃电路基板，其特征在于，
在所述玻璃基板的两个面分别具有所述应力缓和层和所述导体电路层，
所述应力缓和层均形成于所述玻璃基板的面与所述导体电路层之间。
4.根据权利要求1至3中任一项所述的玻璃电路基板，其特征在于，
所述玻璃基板具有多个贯通孔。
5.根据权利要求1至4中任一项所述的玻璃电路基板，其特征在于，
所述无机物是氮化硅。
6.根据权利要求1至5中任一项所述的玻璃电路基板，其特征在于，
所述导体电路层由镀铜层和籽晶层构成。
7.一种玻璃电路基板的制造方法，其特征在于，具有以下工序：
在玻璃基板的至少一个面，通过干式成膜法形成在室温下相对于所述玻璃基板具有压缩的残留应力的应力缓和层；以及
在所述应力缓和层之上依次层叠籽晶层和由镀铜构成的电解镀层而形成导体电路层。
8.根据权利要求7所述的玻璃电路基板的制造方法，其特征在于，
在所述玻璃基板的两个面分别形成所述应力缓和层，
在任意一个所述应力缓和层之上形成所述导体电路层。
9.根据权利要求7所述的玻璃电路基板的制造方法，其特征在于，
在所述玻璃基板的两个面分别形成所述应力缓和层，
在各应力缓和层之上分别形成所述导体电路层。
10.根据权利要求7至9中任一项所述的玻璃电路基板的制造方法，其特征在于，
将在所述玻璃基板形成所述导体电路层、在所述导体电路层之上形成绝缘树脂层、在所述绝缘树脂层形成通路孔的工序重复需要的次数。
11.根据权利要求7至10中任一项所述的玻璃电路基板的制造方法，其特征在于，
在所述玻璃基板形成多个贯通孔。
12.根据权利要求7至11中任一项所述的玻璃电路基板的制造方法，其特征在于，
所述应力缓和层是通过CVD法形成的氮化硅层。
CN201980030398.4A 2018-05-25 2019-05-23 玻璃电路基板及其制造方法 Pending CN112106187A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-100723 2018-05-25
JP2018100723A JP2019204921A (ja) 2018-05-25 2018-05-25 ガラス回路基板およびその製造方法
PCT/JP2019/020434 WO2019225695A1 (ja) 2018-05-25 2019-05-23 ガラス回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN112106187A true CN112106187A (zh) 2020-12-18

Family

ID=68617048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030398.4A Pending CN112106187A (zh) 2018-05-25 2019-05-23 玻璃电路基板及其制造方法

Country Status (5)

Country Link
US (1) US11516911B2 (zh)
EP (1) EP3806140A4 (zh)
JP (1) JP2019204921A (zh)
CN (1) CN112106187A (zh)
WO (1) WO2019225695A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314474A (zh) * 2021-05-27 2021-08-27 广东工业大学 一种嵌入式扇出型封装结构及其加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112063985B (zh) * 2020-09-02 2022-06-24 山东司莱美克新材料科技有限公司 玻璃基材真空磁控溅射镀铜方法
TW202308087A (zh) * 2021-08-06 2023-02-16 群創光電股份有限公司 封裝元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
JP2015082598A (ja) * 2013-10-23 2015-04-27 富士電機株式会社 半導体基板、及び、半導体基板の製造方法
JP2015198094A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
JP2016034030A (ja) * 2015-09-29 2016-03-10 大日本印刷株式会社 貫通電極基板および貫通電極基板の製造方法
WO2017159613A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795628B2 (ja) * 1997-05-16 2006-07-12 シチズン時計株式会社 半導体チップを搭載する配線基板の製造方法
JP4012375B2 (ja) 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP4369684B2 (ja) * 2003-05-26 2009-11-25 大日本印刷株式会社 多層配線基板およびその製造方法
JP4192035B2 (ja) * 2003-05-27 2008-12-03 大日本印刷株式会社 配線基板の製造方法
US7763965B2 (en) * 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP2014093365A (ja) * 2012-11-01 2014-05-19 Toyota Industries Corp 半導体装置
JP2015198093A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
US20160111380A1 (en) * 2014-10-21 2016-04-21 Georgia Tech Research Corporation New structure of microelectronic packages with edge protection by coating
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP2016111244A (ja) * 2014-12-09 2016-06-20 日本特殊陶業株式会社 配線基板及びその製造方法
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096032A (ja) * 2005-09-29 2007-04-12 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP2015082598A (ja) * 2013-10-23 2015-04-27 富士電機株式会社 半導体基板、及び、半導体基板の製造方法
JP2015198094A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
JP2016034030A (ja) * 2015-09-29 2016-03-10 大日本印刷株式会社 貫通電極基板および貫通電極基板の製造方法
WO2017159613A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314474A (zh) * 2021-05-27 2021-08-27 广东工业大学 一种嵌入式扇出型封装结构及其加工方法

Also Published As

Publication number Publication date
US20210076491A1 (en) 2021-03-11
US11516911B2 (en) 2022-11-29
WO2019225695A1 (ja) 2019-11-28
JP2019204921A (ja) 2019-11-28
EP3806140A4 (en) 2021-08-04
EP3806140A1 (en) 2021-04-14

Similar Documents

Publication Publication Date Title
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
WO2018101468A1 (ja) 電子部品及び電子部品製造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
CN110036699B (zh) 芯基板、多层配线基板、半导体封装体、半导体组件、覆铜基板、及芯基板的制造方法
US11516911B2 (en) Glass circuit board and stress relief layer
KR101654820B1 (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US9232644B2 (en) Wiring substrate
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
US8409461B2 (en) Method of manufacturing printed wiring board with component mounting pin
JP6946745B2 (ja) ガラス回路基板及びその製造方法
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
US20180192510A1 (en) Wiring substrate and method for manufacturing the same
JP2010283319A (ja) 多層セラミック基板及びその製造方法
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP2022012491A (ja) 配線基板及び配線基板の製造方法
JP2021190473A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination