JP2016034030A - 貫通電極基板および貫通電極基板の製造方法 - Google Patents
貫通電極基板および貫通電極基板の製造方法 Download PDFInfo
- Publication number
- JP2016034030A JP2016034030A JP2015190980A JP2015190980A JP2016034030A JP 2016034030 A JP2016034030 A JP 2016034030A JP 2015190980 A JP2015190980 A JP 2015190980A JP 2015190980 A JP2015190980 A JP 2015190980A JP 2016034030 A JP2016034030 A JP 2016034030A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- substrate
- layer
- hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Abstract
【解決手段】本発明の貫通電極基板の製造方法は、第1面と、第1面の反対側の第2面とを有し、第1面と第2面とを貫通する貫通孔が形成された基板を準備し、第1面および貫通孔の側壁の第1面側の一部に第1導電性密着層を形成し、第2面および貫通孔の側壁の第2面側の一部に第2導電性密着層を形成し、第1導電性密着層と第2導電性密着層とに接し、かつ、第1導電性密着層と第2導電性密着層から露出した貫通孔の側壁に接して配置されるシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。
【選択図】図2
Description
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図13において、図1のA−B線に沿った断面の模式図を示している。図1は、基板100の第1面101側から見た図である。まず、貫通電極基板1の構成について、図1および図13を用いて説明する。
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板100の第1面101と、第1面101の反対側の第2面102と、を貫通する貫通孔90を形成する工程(ステップS201)、第1面101側から第1導電性密着層10を形成する工程(ステップS202)、第2面102側から第2導電性密着層20を形成する工程(ステップS203)、第1導電性密着層10と、第2導電性密着層20に接し、かつ、第1導電性密着層10と第2導電性密着層20から露出した貫通孔90の側壁に接して配置されるシード層30を形成する工程(ステップS204)、シード層30上に導電層60を形成する工程(ステップS205)、第1導電性密着層、第2導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程(ステップS206)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
まず始めに、図2に示すステップS201について図3、4を用いて説明する。図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板100には、第1面101と第2面102とを貫通する貫通孔90が形成される。
ここで、図7、図8に示したシード層30の形成方法について、詳細に説明する。シード層30を形成する工程では、アスペクト比が5を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
第1実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に第1導電性密着層10または第2導電性密着層20がそれぞれ一層だけ挟まれた構造であった。第2実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に複数の層が挟まれた構造について説明する。
第3実施形態においては、第1または第2実施形態における貫通電極基板1を用いて製造される半導体装置について説明する。
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.5Pa
・電力=3kW
・成膜温度=室温
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.3Pa
・電力=5kW
・成膜温度=室温
・蒸着源−基板間距離=100mm
・真空到達圧=5×10-4Pa
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度=8°
10、11、15:第1導電性密着層
20、22、25、29:第2導電性密着層
30、31、32、35:シード層
40、41、42、45:第3導電性密着層
50、51、52、55:第4導電性密着層
60、61、62、65:導電層
70、71、72、85:絶縁層
79:端部
80、81、82:層間絶縁層
85:絶縁性充填部材
88:第2の感光性樹脂層
89:第1の感光性樹脂層
90:貫通孔
100:基板
101:第1面
102:第2面
110、111、112:開口部
121、122:配線層
130:垂線
132:基板の垂線と蒸着方向とのなす角度
140:回転支持柱
141:ホルダ
150:真空チャンバ
200:電子銃
201:電子ビーム
210:坩堝
212:蒸着源
214:蒸着材料
222:ゲートバルブ
300、310、320、330、340、350、360:貫通電極基板
400:LSI基板
410、420:半導体チップ
500、511、512、521、522、531:接続端子
600、610、620、630、640、650:バンプ
700:ワイヤ
1000:半導体装置
Claims (17)
- 第1面と第2面とを貫通する貫通孔を有する基板と、
前記貫通孔の側壁に沿って配置された貫通電極と、
を有し、
前記貫通孔は、前記第1面及び前記第2面から前記基板の内部に向かって連続的に径が小さくなることを特徴とする貫通電極基板。 - 前記基板は、ガラス基板又は石英基板であることを特徴とする請求項1に記載の貫通電極基板。
- 前記貫通孔における前記貫通電極の内側には、前記第1面側から前記第2面側につながる空洞が設けられていることを特徴とする請求項1に記載の貫通電極基板。
- 前記貫通孔における前記貫通電極の内側において、前記第1面側から前記第2面側まで連続して配置された絶縁性材料をさらに有することを特徴とする請求項1に記載の貫通電極基板。
- 前記貫通電極は、第1導電層、第2導電層、第3導電層、及び第4導電層を有し、
前記第1導電層は、前記貫通孔の側壁の前記第1面側の一部に配置され、
前記第2導電層は、前記貫通孔の側壁の前記第2面側の一部に配置され、
前記第3導電層は、前記第1導電層、前記第2導電層、並びに前記第1導電層及び前記第2導電層から露出された前記貫通孔の側壁に接して配置され、
前記第4導電層は、前記第3導電層上に配置されることを特徴とする請求項2乃至4のいずれか一に記載の貫通電極基板。 - 前記第1導電層及び前記第2導電層と前記基板との密着性、並びに前記第1導電層及び前記第2導電層と前記第3導電層との密着性は、前記第3導電層と前記基板との密着性よりも強いことを特徴とする請求項5に記載の貫通電極基板。
- 前記基板と前記貫通電極との間に配置された下地絶縁層をさらに有することを特徴とする請求項5に記載の貫通電極基板。
- 前記第1導電層及び前記第2導電層と前記下地絶縁層との密着性、並びに前記第1導電層及び前記第2導電層と前記第3導電層との密着性は、前記第3導電層と前記下地絶縁層との密着性よりも強いことを特徴とする請求項7に記載の貫通電極基板。
- 前記第1導電層及び前記第2導電層は、アルゴンを含有することを特徴とする請求項5に記載の貫通電極基板。
- 基板の第1面と第2面とを貫通し、前記第1面及び前記第2面から前記基板の内部に向かって連続的に小さくなる形状の貫通孔を形成し、
前記貫通孔の側壁に沿って貫通電極を形成することを特徴とする貫通電極基板の製造方法。 - 前記基板は、ガラス基板又は石英基板であることを特徴とする請求項10に記載の貫通電極基板の製造方法。
- 前記貫通電極は、前記貫通孔における前記貫通電極の内側に前記第1面側から前記第2面側につながる空洞ができるように形成されることを特徴とする請求項10に記載の貫通電極基板の製造方法。
- 前記貫通電極の内側に、前記第1面側から前記第2面側まで連続する絶縁性材料をさらに形成することを特徴とする請求項10に記載の貫通電極基板の製造方法。
- 前記貫通電極は、
前記貫通孔の側壁の前記第1面側の一部に、スパッタリング法によって第1導電層を形成し、
前記貫通孔の側壁の前記第2面側の一部に、スパッタリング法によって第2導電層を形成し、
前記第1導電層、前記第2導電層、並びに前記第1導電層及び前記第2導電層から露出された前記貫通孔の側壁に接するように第3導電層を形成し、
前記第3導電層上に、めっき法によって第4導電層を形成することで形成されることを特徴とする請求項11乃至13のいずれか一に記載の貫通電極基板の製造方法。 - 前記第3導電層は、斜め蒸着法によって形成されることを特徴とする請求項14に記載の貫通電極基板の製造方法。
- 前記斜め蒸着法は、前記基板の前記第1面又は前記第2面に対する垂線が蒸着材料の飛行方向に対して5°以上20°以下傾いた状態で行われることを特徴とする請求項15に記載の貫通電極基板の製造方法。
- 前記基板と前記貫通電極との間に下地絶縁層をさらに形成し、
前記第1導電層及び前記第2導電層は、前記下地絶縁層上に形成されることを特徴とする請求項14に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190980A JP6369436B2 (ja) | 2015-09-29 | 2015-09-29 | 貫通電極基板および貫通電極基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190980A JP6369436B2 (ja) | 2015-09-29 | 2015-09-29 | 貫通電極基板および貫通電極基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013234994A Division JP6201663B2 (ja) | 2013-11-13 | 2013-11-13 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128750A Division JP6669201B2 (ja) | 2018-07-06 | 2018-07-06 | 貫通電極基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016034030A true JP2016034030A (ja) | 2016-03-10 |
JP6369436B2 JP6369436B2 (ja) | 2018-08-08 |
Family
ID=55452779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015190980A Active JP6369436B2 (ja) | 2015-09-29 | 2015-09-29 | 貫通電極基板および貫通電極基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6369436B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019067782A (ja) * | 2017-09-28 | 2019-04-25 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2019204921A (ja) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
WO2020255745A1 (ja) * | 2019-06-19 | 2020-12-24 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 |
JP2022523897A (ja) * | 2019-03-12 | 2022-04-27 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
JP7363972B2 (ja) | 2016-06-03 | 2023-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
US11967542B2 (en) | 2020-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021200406A1 (ja) | 2020-03-31 | 2021-10-07 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JP2001160679A (ja) * | 1999-12-01 | 2001-06-12 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2002305360A (ja) * | 2001-01-30 | 2002-10-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2003198069A (ja) * | 2001-12-26 | 2003-07-11 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
JP2004311919A (ja) * | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
JP2010245528A (ja) * | 2009-03-31 | 2010-10-28 | Ibiden Co Ltd | 金属膜付き基板及びその製造方法 |
JP2013045957A (ja) * | 2011-08-25 | 2013-03-04 | Kyocera Corp | 配線基板および電子装置 |
-
2015
- 2015-09-29 JP JP2015190980A patent/JP6369436B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
JP2001160679A (ja) * | 1999-12-01 | 2001-06-12 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2002305360A (ja) * | 2001-01-30 | 2002-10-18 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2003198069A (ja) * | 2001-12-26 | 2003-07-11 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
JP2004311919A (ja) * | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
JP2010245528A (ja) * | 2009-03-31 | 2010-10-28 | Ibiden Co Ltd | 金属膜付き基板及びその製造方法 |
JP2013045957A (ja) * | 2011-08-25 | 2013-03-04 | Kyocera Corp | 配線基板および電子装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7363972B2 (ja) | 2016-06-03 | 2023-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
JP2019067782A (ja) * | 2017-09-28 | 2019-04-25 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP7102699B2 (ja) | 2017-09-28 | 2022-07-20 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2019204921A (ja) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
CN112106187A (zh) * | 2018-05-25 | 2020-12-18 | 凸版印刷株式会社 | 玻璃电路基板及其制造方法 |
US11516911B2 (en) | 2018-05-25 | 2022-11-29 | Toppan Printing Co., Ltd. | Glass circuit board and stress relief layer |
JP2022523897A (ja) * | 2019-03-12 | 2022-04-27 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
JP7254930B2 (ja) | 2019-03-12 | 2023-04-10 | アブソリックス インコーポレイテッド | パッケージング基板及びこれを含む半導体装置 |
WO2020255745A1 (ja) * | 2019-06-19 | 2020-12-24 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 |
JP2021001732A (ja) * | 2019-06-19 | 2021-01-07 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 |
JP7207192B2 (ja) | 2019-06-19 | 2023-01-18 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法 |
US11967542B2 (en) | 2020-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
Also Published As
Publication number | Publication date |
---|---|
JP6369436B2 (ja) | 2018-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP5753904B2 (ja) | チップの両側からの段階的ビア形成 | |
JP6058664B2 (ja) | 低応力ビア | |
TWI527179B (zh) | 藉由通孔垂直互連三維電子模組之方法 | |
TWI587470B (zh) | 基板、基板之製造方法、半導體裝置及電子機器 | |
TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
WO2012170625A1 (en) | Low-stress tsv design using conductive particles | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP2016213253A (ja) | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 | |
JP6669201B2 (ja) | 貫通電極基板 | |
JP5377657B2 (ja) | 半導体装置の製造方法 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP7327535B2 (ja) | 貫通電極基板 | |
JP7014241B2 (ja) | 貫通電極基板の製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP6341245B2 (ja) | 貫通電極基板の製造方法、貫通電極基板および半導体装置 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2018195825A (ja) | 貫通電極基板および半導体装置 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6369436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |