JP6058664B2 - 低応力ビア - Google Patents

低応力ビア Download PDF

Info

Publication number
JP6058664B2
JP6058664B2 JP2014522989A JP2014522989A JP6058664B2 JP 6058664 B2 JP6058664 B2 JP 6058664B2 JP 2014522989 A JP2014522989 A JP 2014522989A JP 2014522989 A JP2014522989 A JP 2014522989A JP 6058664 B2 JP6058664 B2 JP 6058664B2
Authority
JP
Japan
Prior art keywords
component
metal
substrate
conductive
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014522989A
Other languages
English (en)
Other versions
JP2014526149A5 (ja
JP2014526149A (ja
Inventor
イリヤス モハメド
イリヤス モハメド
ベルガセム ハーバ
ベルガセム ハーバ
キプリアン ウゾ
キプリアン ウゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JP2014526149A publication Critical patent/JP2014526149A/ja
Publication of JP2014526149A5 publication Critical patent/JP2014526149A5/ja
Application granted granted Critical
Publication of JP6058664B2 publication Critical patent/JP6058664B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

（関連出願の相互参照）
本出願は、２０１１年７月２９日に出願された米国特許出願第１３／１９３，８１４号の継続出願であり、同文献の開示は本明細書において参照により援用されている。
本発明は、超小型電子デバイスのパッケージングに関し、特に、半導体デバイスのパッケージングに関する。
超小型電子素子は、通常、ダイ又は半導体チップと呼ばれるシリコン若しくはヒ化ガリウムなどの半導体材料の薄スラブを一般的に含む。半導体チップは一般に、個別のあらかじめパッケージ化されたユニットとして提供される。一部のユニット設計では、半導体チップは、基板又はチップキャリアに実装され、その基板又はチップキャリアも同様に、プリント回路基板などの回路パネル上に実装される。
半導体チップの第１面（例えば、前面）内には、能動回路が製造される。この能動回路への電気的接続を促進するために、そのチップには、同じ面上にボンドパッドが設けられる。ボンドパッドは、典型的には、ダイの縁部の周囲に、又は多くのメモリ素子に関してはダイの中心に、規則的な配列で定置される。ボンドパッドは一般的には、厚さ約０．５μｍの、銅又はアルミニウムなどの導電性金属から作られる。ボンドパッドは、単一層又は複数層の金属を含み得る。ボンドパッドのサイズは、デバイスのタイプによって異なるものとなるが、典型的には、１辺が数十〜数百ミクロンの寸法となる。
ボンドパッドと、半導体チップの第１面とは反対側の第２面（例えば、裏面）とを接続するために、シリコン貫通ビア（ＴＳＶ）が使用される。従来のビアは、半導体チップを貫通する穴、及びその穴を貫通して第１面から第２面まで延在する導電材料を含む。ボンドパッドが、ビアに電気的に接続されることにより、ボンドパッドと半導体チップの第２面上の導電要素との通信を、可能にすることができる。
従来のＴＳＶの穴は、能動回路を収容するために使用可能な第１面の部分を、低減する場合がある。能動回路のために使用することができる、第１面上の利用可能空間の、そのような低減は、各半導体チップを製造するために必要とされるシリコンの量を増大させる可能性があり、このことにより、各チップのコストが増大する恐れがある。
従来のビアは、ビア内側の非最適な応力分布、及び半導体チップと、例えば、そのチップが接合される構造体との、熱膨張係数（ＣＴＥ）の不整合のために、信頼性に課題を有する場合がある。例えば、半導体チップ内部の導電ビアが、比較的薄く、硬い誘電材料によって絶縁される場合、著しい応力が、ビア内部に存在し得る。更には、半導体チップが、ポリマー基板の導電要素に結合される場合、そのチップと、より高いＣＴＥの基板の構造体との間の電気的接続は、ＣＴＥの不整合による応力を受けることとなる。
いずれのチップの物理的配置構成においても、サイズは重要な考慮事項である。よりコンパクトなチップの物理的配置構成に対する需要は、携帯用電子デバイスの急速な進歩と共に、更に高まってきている。単なる例として、通常「スマートフォン」と称されるデバイスは、高解像度ディスプレイ及び関連する画像処理チップと共に、高性能のデータ処理装置、メモリ、並びに全地球測位システム受信器、電子カメラ、及びローカルエリアネットワーク接続などの付属デバイスを、携帯電話の機能に統合する。そのようなデバイスは、完全なインターネット接続性、フル解像度のビデオなどの娯楽、ナビゲーション、エレクトロニックバンキングなどの能力を全て、ポケットサイズのデバイス内に提供することができる。複合型携帯デバイスは、小さい空間内に多数のチップを詰め込むことを必要とする。更には、一部のチップは、通常「Ｉ／Ｏ」と称される、多くの入出力接続を有する。これらのＩ／Ｏは、他のチップのＩ／Ｏと相互接続されなければならない。この相互接続は、信号伝搬遅延を最小限に抑えるために、短いものとするべきであり、かつ低インピーダンスを有するべきである。この相互接続を形成する構成要素は、そのアセンブリのサイズを著しく増大させるものとするべきではない。同様の必要性は、例えば、インターネット検索エンジンで使用されるようなデータサーバ内でのように、他の用途でも生じる。例えば、複合型チップ間に、短い、低インピーダンスの多数の相互接続子を提供する構造体により、検索エンジンの帯域幅を増大させ、その電力消費を低減することができる。
半導体のビア形成及び相互接続の点で達成されている、これらの進歩にもかかわらず、半導体チップのサイズを最小化しつつ、電気的相互接続の信頼性を高めるための改善が、依然として必要とされている。本発明のこれらの属性は、以降で説明されるような超小型電子パッケージの構築によって、達成することができる。
本発明の一態様によれば、構成要素は、前面及び前面から隔った裏面を有する基板と、裏面から前面に向かって延在する開口部と、開口部内部に延在する導電ビアと、を含み得る。基板は、１０ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）を有し得る。開口部は、前面及び裏面の間の内面を画定することができる。導電ビアは、内面の上方に重なる第１金属層、及び第１金属層の上方に重なり、第１金属層と電気的に結合された第２金属領域を含み得る。第２金属領域は、第１金属層のＣＴＥよりも大きいＣＴＥを有し得る。導電ビアは、導電ビアの直径にわたって、第２金属領域のＣＴＥの８０％未満である実効ＣＴＥを有し得る。
本発明の別の態様によれば、構成要素は、前面及び前面から隔った裏面を有する基板であって、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になる、基板と、材料を貫いて裏面から前面に向かって延在する開口部と、開口部内部に延在する導電ビアと、を含み得る。開口部は、前面及び裏面の間の内面を画定することができる。導電ビアは、内面の上方に重なる第１金属層、及び第１金属層の上方に重なり、第１金属層と電気的に結合された第２金属領域を含み得る。第１金属層は、導電ビアの直径の少なくとも１０％の厚さを有することができ、第２金属領域のヤング率よりも少なくとも５０％大きいヤング率を有することができる。
特定の実施形態では、基板は、開口部と前面又は裏面のうちの少なくとも一方との間の移行面を有し得る。移行面の半径は開口部の半径の５％よりも大きくなり得る。例示的な実施形態では、基板は、半導体材料、セラミック、及びガラスからなる群から選択される材料であり得る。一実施形態では、構成要素が前面において複数の導電要素も含み得る。複数の導電要素のうちの少なくとも一部は、導電ビアの各々と電気的に接続させることができる。基板は、複数の導電要素のうちの少なくとも一部と電気的に接続された複数の能動半導体デバイスを統合することができる。特定の実施形態では、第１金属層及び第２金属領域のそれぞれは、裏面と、複数の導電要素のうちの１つの導電要素の底面との間に延在し得る。
例示的な実施形態では、構成要素は、開口部の内面をコーティングする絶縁誘電体層も含み得る。誘電体層は、少なくとも開口部内部で基板から導電ビアを分離し、絶縁することができる。一実施形態では、構成要素は、第２金属領域の内面をコーティングする絶縁誘電体層も含み得る。特定の実施形態では、第２金属領域は、基板の前面に平行な横方向において導電ビアの直径の最大で８０％を占有し得る。例示的な実施形態では、第１金属層は、開口部の内面の輪郭に適合する表面を有し得る。特定の実施形態では、第１金属層は、アルファ−タンタル、タングステン、ニッケル、モリブデン、チタン、タングステン含有合金、チタン含有合金、チタン及びタングステン含有合金、ニッケル含有合金、モリブデン含有合金、コバルト含有合金、チタン含有導電性化合物からなる群から選択される金属であり得る。
一実施形態では、第２金属領域は、銅及びアルミニウムからなる群から選択される金属であり得る。例示的な実施形態では、第１金属層は、平均粒径が５０ナノメートル未満である粒構造を有し得る。特定の実施形態では、第１金属層は、２００ＧＰａよりも大きいヤング率を有し得る。一実施形態では、構成要素は、外部要素との相互接続のために裏面において露出した導電コンタクトも含み得る。導電コンタクトは、第１金属層及び第２金属領域と電気的に接続することができる。例示的な実施形態では、導電コンタクトは、第１及び第２金属層の、裏面の上方に重なる部分を含み得る。
特定の実施形態では、導電ビアは、第１金属層と絶縁誘電体層との間に延在する障壁金属層も含み得る。障壁金属層は、第１金属層及び第２金属領域の金属とは異なる金属であり得る。一実施形態では、第１金属層は、第２金属領域の軸方向対向面の上方に重なる部分を含み得る。例示的な実施形態では、第１金属層が第２金属領域を完全に取り囲むことができる。一実施形態では、第２金属領域は多孔性金属で作られてもよく、その内部に空隙を含み得る。特定の実施形態では、第２金属領域の上面が誘電体層でコーティングされ得る。例示的な実施形態では、第２金属領域は発泡体又は繊維材料内部の開放気泡内部に延在し得る。
本発明の更に別の態様によれば、構成要素は、前面及び前面から隔った裏面を有する基板であって、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になる、基板と、材料を貫いて裏面から前面に向かって延在する開口部と、開口部内部に延在する導電ビアと、を含み得る。開口部は、前面及び裏面の間の内面を画定することができる。導電ビアは、内面の上方に重なり、内部に閉じ込められた複数の空洞部を有する金属領域を含み得る。
例示的な実施形態では、導電ビアは金属領域と内面との間に障壁金属層も含み得る。障壁金属層は、金属領域の金属とは異なる金属であり得る。一実施形態では、金属領域は第１金属領域であることができ、障壁金属層は第１障壁金属層であることができる。導電ビアは、第１障壁金属層の上方に重なる第２金属層、及び第２金属領域と第２金属層との間の第３障壁金属層も含み得る。特定の実施形態では、閉じ込められた空洞部は、１ミクロンよりも大きい平均直径を有し得る。例示的な実施形態では、構成要素は、外部要素との相互接続のために裏面において露出した導電コンタクトも含み得る。導電コンタクトは金属領域と電気的に接続することができる。一実施形態では、構成要素は、開口部の内面をコーティングする絶縁誘電体層も含み得る。誘電体層は、少なくとも開口部内部で基板から導電ビアを分離し、絶縁することができる。
本発明の更に別の態様によれば、構成要素は、前面及び前面から隔った裏面を有する基板であって、その内部に、前面に隣接し、前面から第１距離だけ基板内へ延在する複数の能動半導体デバイスを統合する、基板を含み得る。基板は、１０ｐｐｍ／℃未満のＣＴＥ、及び前面において露出した複数の導電パッドを有し得る。構成要素は、基板を貫いて裏面から、少なくとも、複数の導電パッドのうちの１つの導電パッドの底面まで延在する開口部も含み得る。開口部は、開口部内部に延在し、複数の導電パッドのうちの１つの導電パッドと電気的に接続された導電ビアを更に含み得る。導電ビアは、１４ｐｐｍ／℃よりも大きいＣＴＥを有する金属である金属領域を含み得る。導電ビアは、前面から第２距離延在する凹部を有し得る。第２距離は第１距離以上であり得る。凹部は、導電ビアの直径よりも小さい最大直径を有し得る。
一実施形態では、凹部は、基板の前面に平行な横方向において、横方向で開口部の直径の少なくとも５０％である最大直径を有し得る。特定の実施形態では、第２距離は０．２〜１０ミクロンであり得る。例示的な実施形態では、凹部の露出面は、導電ビアの金属とは異なる材料である障壁層でコーティングされ得る。一実施形態では、障壁層は、コバルト−リン合金、ニッケル−リン合金、及びニッケル−タングステン合金からなる群から選択される金属であり得る。
本発明の更なる態様は、本発明の上述の態様による構造体、本発明の上述の態様による複合チップ、又はその両方を他の電子デバイスと併せて統合するシステムを提供する。例えば、システムは単一のハウジング内に配されてよく、ハウジングは携帯型のハウジングであってよい。本発明のこの態様の好ましい実施形態に係るシステムは、同等の従来のシステムよりもコンパクトになり得る。
本発明の別の態様によれば、構成要素の製造方法は、基板の裏面から、裏面から隔った基板の前面に向かって延在する開口部を形成する工程を含み得る。開口部は、前面及び裏面の間の内面を画定することができる。基板は、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になることができる。本方法は、導電ビアを形成する工程であって、開口部の内面の上方に重なる第１金属層を形成する工程、及び第１金属層の上方に重なり、第１金属層と電気的に結合された第２金属領域を形成する工程を含む、工程も含み得る。第２金属領域は、第１金属層のＣＴＥよりも大きいＣＴＥを有し得る。導電ビアは、導電ビアの直径にわたって、第２金属領域のＣＴＥの８０％未満である実効ＣＴＥを有し得る。
本発明の更に別の態様によれば、構成要素の製造方法は、基板の裏面から、裏面から隔った基板の前面に向かって延在する開口部を形成する工程を含み得る。開口部は、前面及び裏面の間の内面を画定することができる。基板は、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になることができる。本方法は、導電ビアを形成する工程であって、開口部の内面の上方に重なる第１金属層を形成する工程、及び第１金属層の上方に重なり、第１金属層と電気的に結合された第２金属領域を形成する工程を含む、工程も含み得る。第１金属層は、導電ビアの直径の少なくとも１０％の厚さを有することができ、第２金属領域のヤング率よりも少なくとも５０％大きいヤング率を有することができる。
特定の実施形態では、開口部を形成する工程は、初期内面を作り出す第１異方性エッチングプロセス、及び初期内面を、内面になるように平滑化する第２プロセスを実行する工程を含み得る。第１異方性エッチングプロセス及び第２プロセスは、開口部と前面又は裏面のうちの少なくとも一方との間の移行面を作り出すことができる。移行面の半径は開口部の半径の５％よりも大きくなり得る。一実施形態では、基板が前面において複数の導電要素も含み得る。複数の導電要素のうちの少なくとも１つは導電ビアと電気的に接続することができる。基板は、複数の導電要素のうちの少なくとも一部と電気的に接続された複数の能動半導体デバイスを統合することができる。例示的な実施形態では、第１金属層は、複数の導電要素のうちの１つの導電要素の底面と接触するように形成され得る。
一実施形態では、本方法は、導電ビアを形成する前に、開口部の内面をコーティングする絶縁誘電体層を堆積させる工程も含み得る。誘電体層は、少なくとも開口部内部で基板から第１金属層及び第２金属領域を分離し、絶縁することができる。特定の実施形態では、第２金属領域は、基板の前面に平行な横方向において開口部の直径の最大で８０％を占有し得る。例示的な実施形態では、第１金属層は、開口部の内面の輪郭に適合する表面を有し得る。一実施形態では、本方法は、外部要素との相互接続のために裏面において露出した導電コンタクトを形成する工程も含み得る。導電コンタクトは、第１金属層及び第２金属領域と電気的に接続することができる。特定の実施形態では、本方法は、第１金属層を形成する前に、絶縁誘電体層の上方に重なる障壁金属層を形成する工程も含み得る。障壁金属層は、第１金属層及び第２金属領域の金属とは異なる金属であり得る。第１金属層は、障壁金属層の上方に重なるように形成され得る。
例示的な実施形態では、第１金属層は、第２金属領域の軸方向対向面の上方に重なる部分を含み得る。一実施形態では、第１金属層は第２金属領域を完全に取り囲むことができる。特定の実施形態では、第２金属領域は多孔性金属で作られることができ、その内部に空隙を含み得る。例示的な実施形態では、第２金属領域は樹枝状めっきによって形成され得る。一実施形態では、本方法は、第２金属領域の上面の上方に重なる誘電体層を堆積させる工程も含み得る。特定の実施形態では、本方法は、第２金属領域を形成する前に、第１金属層の上方に重なる発泡又は繊維材料を堆積させる工程も含み得る。第２金属領域は発泡又は繊維材料内部の開放気泡内部に形成され得る。例示的な実施形態では、本方法は、第２金属領域を形成した後に、発泡又は繊維材料を除去する工程も含み得る。
本発明の更に別の態様によれば、構成要素の製造方法は、基板の裏面から、裏面から隔った基板の前面に向かって延在する開口部を形成する工程であって、開口部は前面及び裏面の間の内面を画定する、工程と、内面の上方に重なる金属領域を形成する工程を含む、開口部内部に導電ビアを形成する工程と、を含み得る。基板は、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になることができる。金属領域は、その内部に閉じ込められた空洞部を有し得る。
特定の実施形態では、導電ビアを形成する工程は、金属領域を形成する前に、内面の上方に重なる障壁金属層を形成する工程も含み得る。金属領域は、障壁金属層の上方に重なるように形成され得る。障壁金属層は、金属領域の金属とは異なる金属であり得る。一実施形態では、金属領域は第１金属領域であることができ、障壁金属層は第１障壁金属層であることができる。導電ビアを形成する工程は、第１障壁金属層を形成した後に、第１障壁金属層の上方に重なる第２金属層を形成する工程、及び第２金属層の上方に重なる第３障壁金属層を形成する工程を含み得る。第２金属領域は、第３障壁金属層の上方に重なるように形成され得る。例示的な実施形態では、本方法は、外部要素との相互接続のために裏面において露出した導電コンタクトを形成する工程も含み得る。導電コンタクトは、第１金属層及び第２金属領域と電気的に接続することができる。特定の実施形態では、本方法は、金属領域を形成する前に、開口部の内面をコーティングする絶縁誘電体層を形成する工程も含み得る。誘電体層は、少なくとも開口部内部で基板から導電ビアを分離し、絶縁することができる。
本発明の別の態様によれば、構成要素の製造方法は、基板の裏面から、少なくとも、裏面と反対側の基板の前面において露出した複数の導電パッドのうちの１つの導電パッドの底面まで延在する開口部を形成する工程と、開口部内部に延在し、複数の導電パッドのうちの１つの導電パッドと電気的に接続された導電ビアを形成する工程と、前面から第２距離延在する凹部を形成する工程と、を含み得る。基板はその内部に、前面に隣接し、前面から第１距離だけ基板内へ延在する複数の能動半導体デバイスを統合することができる。基板は、１０ｐｐｍ／℃未満のＣＴＥを有する材料から本質的になることができる。導電ビアは、１４ｐｐｍ／℃よりも大きいＣＴＥを有する金属である金属領域を含み得る。第２距離は第１距離以上であり得る。凹部は、導電ビアの直径よりも小さい最大直径を有し得る。
一実施形態では、凹部は、基板の前面に平行な横方向において、横方向の開口部の直径の少なくとも５０％である最大直径を有し得る。特定の実施形態では、第２距離が０．２〜１０ミクロンであり得る。例示的な実施形態では、本方法は、凹部の露出面をコーティングする障壁層を形成する工程も含み得る。障壁層は、導電ビアの金属とは異なる金属であり得る。
本発明の実施形態に係るビア構造を示す側断面図である。 丸みを付けた移行面を有する、図１Ａに示される開口部の代替実施形態を示す側断面図である。 図１Ａに示す実施形態に係る製造の段階を示す断面図である。 図１Ａに示す実施形態に係る製造の段階を示す断面図である。 図１Ａに示す実施形態に係る製造の段階を示す断面図である。 導電パッドを含む図１Ａのビア構造の変形例を示す側断面図である。 別の実施形態に係るビア構造を示す側断面図である。 図２Ａに示す実施形態に係る製造の段階を示す断面図である。 図２Ａに示す実施形態に係る製造の段階を示す断面図である。 導電パッドを含む図２Ａのビア構造の変形例を示す側断面図である。 更に別の実施形態に係るビア構造を示す側断面図である。 図３Ａに示す実施形態に係る製造の段階を示す断面図である。 図３Ａに示す実施形態に係る製造の段階を示す断面図である。 導電パッドを含む図３Ａのビア構造の変形例を示す側断面図である。 本発明の更に別の実施形態に係るビア構造を示す側断面図である。 追加の金属層を有する、図４Ａに示されるビア構造の代替実施形態を示す側断面図である。 図４Ａに示す実施形態に係る製造の段階を示す断面図である。 図４Ａに示す実施形態に係る製造の段階を示す断面図である。 図４Ａに示す実施形態に係る製造の段階を示す断面図である。 導電パッドを含む図４Ａのビア構造の変形例を示す側断面図である。 本発明の更に別の実施形態に係るビア構造を示す側断面図である。 図５Ａに示す実施形態に係る製造の段階を示す断面図である。 図５Ａに示す実施形態に係る製造の段階を示す断面図である。 図５Ａに示す実施形態に係る製造の段階を示す断面図である。 導電パッドを含む図５Ａのビア構造の変形例を示す側断面図である。 本発明の更に別の実施形態に係るビア構造を示す側断面図である。 導電パッドを含む図６Ａのビア構造の変形例を示す側断面図である。 本発明の一実施形態に係るシステムの概略図である。
図１Ａに示すように、構成要素１０は、裏面又は第１表面２１と、裏面から隔った前面又は第２表面２２と、前面と裏面との間で各々の開口部３０内を貫通して延在する複数の導電ビア又はシリコン貫通ビア４０とを有する、基板２０を含み得る。
一部の実施形態では、基板２０は、半導体チップ、ウェーハ、又は同様のものとすることができる。基板２０は、好ましくは、１０×１０-6／℃（又はｐｐｍ／℃）未満の熱膨張係数（「ＣＴＥ」）を有する。特定の実施形態では、基板２０は、７ｐｐｍ／℃未満のＣＴＥを有し得る。基板２０は、本質的に、シリコンなどの無機材料からなるものとすることができる。前面２２と裏面２１との間の、基板２０の厚さは、典型的には２００μｍ未満であり、また著しく小さく、例えば１３０μｍ、７０μｍ、又は更に小さいものにすることができる。特定の実施形態では、基板２０は、半導体材料、セラミック、及びガラスからなる群から選択される材料で作られたものとすることができる。
図１Ａでは、裏面２１に平行な方向は、本明細書では「水平」又は「横」方向と称され、その一方で、裏面に垂直な方向は、本明細書では上向き又は下向きの方向と称され、また、本明細書では「鉛直」方向とも称される。本明細書において言及される方向は、言及されている構造体の座標系におけるものである。それ故、これらの方向は、標準又は重力座標系に対して任意の配向で存在してよい。一方の形状部（feature）が、「表面の上方に」別の形状部よりも大きい高さに配されているとの表現は、その一方の形状部が、同じ直交方向において、他方の形状部よりも表面から遠い距離にあることを意味する。逆に、一方の形状部が、「表面の上方に」別の形状部よりも小さい高さに配されているとの表現は、その一方の形状部が、同じ直交方向において、他方の形状部よりも表面から近い距離にあることを意味する。
本開示で使用する際、導電要素が、基板の表面に「露出した」という記述は、その導電要素が、基板の表面に垂直な方向で、基板の外側から基板の表面に向けて移動する、理論的な点との接触のために、利用可能であることを示す。それゆえ、基板の表面に露出した端子又は他の導電要素は、そのような表面から突出する場合もあり、そのような表面と同一平面となる場合もあり、又はそのような表面に対して陥没し、基板内の穴若しくは陥凹部を介して露出する場合もある。
基板２０は、前面２２及び裏面２１の上方に重なる絶縁誘電体層２３を更に含み得る。このような誘電体層は、基板２０から導電要素を電気的に絶縁することができる。この誘電体層は基板２０の「不活性化層」と称することができる。誘電体層は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。誘電体層は、電着コンフォーマルコーティング、又は他の誘電材料、例えば、写真画像形成ポリマー材料、例えば、はんだマスク材料を含んでよい。
本明細書で説明される実施形態では、前面２２又は裏面２１の上方に重なる誘電体層は、基板２０の厚さよりも実質的に薄い厚さを有し得るため、誘電体層のＣＴＥが基板材料のＣＴＥよりも実質的に高い場合であっても、基板は、その基板の材料のＣＴＥとほぼ等しい実効ＣＴＥを有し得る。一実施例では、基板２０は、１０ｐｐｍ／℃未満の実効ＣＴＥを有し得る。
基板２０は、裏面２１から前面２２に向かって基板の厚さＴを部分的に又は完全に貫通して延在する複数の開口部３０を含み得る。図示の実施形態では、それぞれの開口部３０は、前面２２及び裏面２１の間に基板２０を完全に貫通して延在する。開口部３０は、例えば、ｍ×ｎアレイ（ｍ及びｎはそれぞれ１より大きい）を含む、任意の平面図幾何構成で配置することができる。
それぞれの開口部３０は、裏面２１から、裏面によって規定される水平面に対して０〜９０度の角度で基板２０を通って延在する、内面３１を含む。一例では、開口部３０のうちの１つ以上の内面３１は裏面２１と前面２２との間に延在することができる。内面３１は、一定の傾斜、又は変化する傾斜を有し得る。例えば、裏面２１によって規定される水平面に対する、内面３１の角度又は傾斜は、内面が前面２２に向けて更に貫入するにつれて、規模が減少する（すなわち、より小さい正、又はより小さい負の、角度若しくは傾斜となる）場合がある。特定の実施形態では、それぞれの開口部３０は、裏面２１から前面２２に向かう方向に先細り状にすることができる。一部の実施例では、それぞれの開口部３０は、例えば特に、円錐台形状、円柱、立方体、又は角柱を含めた、任意の３次元形状を有し得る。
一実施形態では、それぞれの開口部３０は、内面３１が裏面２２に移行する際（図１Ｂに示される通り）、又は内面が前面２１に移行する際（不図示）に、大曲率半径を有する移行面３２を有することができる。大曲率半径を有するこのような移行面３２は、丸みを付けた移行面が位置する基板２０の表面における応力が減少した導電ビア４０を提供することができる。大半径を有する移行面３２を有する基板２０を含むこうした実施形態では、誘電体層６０及び２３が、図１Ｂに示されるように、移行面の輪郭に適合することができ、層４３及び第１金属層４１が移行面の輪郭に適合することができる。基板２０が開口部３０及び前面又は裏面２１、２２のうちの少なくとも１つとの間に移行面３２を有する特定の実施形態では、移行面の半径が開口部の半径の５％よりも大きくなり得る。
特定の諸実施形態では、例えば、２０１０年７月２３日に出願された米国特許出願第１２／８４２，７１７号及び第１２／８４２，６５１号に記載されているように、開口部３０、及び本明細書に記載されている全ての他の開口部は種々の形状を有し得る。これらの文献は本明細書において参照により援用されている。このような開口部は、上記の出願に記載されている通りの例示的なプロセスを用いて形成することができる。
複数の開口部３０は、開口部３０の各々の内部に延在する複数の導電ビア４０を含むことができ、それぞれの導電ビアは前面２２及び裏面２１の間に延在する。特定の実施形態では、第１導電ビア及び第２導電ビア４０は、対応する第１の電位及び第２の電位に接続可能とすることができる。
それぞれの導電ビア４０は、各々の開口部３０の内面３１の上方に重なる第１金属層４１、及び第１金属層の上方に重なり、第１金属層と電気的に結合された第２金属領域４２を含むことができる。導電ビア４０は、第１金属層４１と絶縁誘電体層６０との間に延在する障壁金属層、接着層、及び／又はシード層とすることができる層４３を更に含むことができる。第１金属層４１、第２金属領域４２、及び層４３は、開口部３０内部において前面２２及び裏面２１の間に延在することができる。
一例では、第１金属層４１は、開口部３０の内面３１の輪郭に適合する表面を有することができる。例示的な実施形態では、第１金属層４１は、基板２０の前面２２に平行な横方向Ｌにおいて導電ビア４０の直径Ｄの少なくとも１０％の厚さＴ１を有し得る。特定の実施例では、第２金属領域４２は、横方向Ｌにおいて導電ビア４０の直径Ｄの最大で８０％を占有する厚さＴ２を有し得る。
第２金属領域４２は、銅、アルミニウム、又は銅含有合金等の、比較的高いＣＴＥを有する金属とすることができ、一方、第１金属層４１は、第２金属領域のＣＴＥよりも低いＣＴＥを有する金属とすることができる。第１金属層４１における使用に適し得る比較的低いＣＴＥを有する金属の例としては、アルファ−タンタル、タングステン、ニッケル、モリブデン、チタン、タングステン含有合金、チタン含有合金、チタン及びタングステン含有合金、ニッケル含有合金、並びにモリブデン含有合金、コバルト含有合金、並びにチタン含有導電性化合物を挙げることができる。一例では、第１金属層４１は、平均粒径が５０ナノメートル未満である粒構造を有し得る。
層４３は、第１金属層４１及び第２金属領域４２から基板２０の材料内への金属の拡散を阻止又は低減することができる、障壁金属層、接着層、及び／又はシード層とすることができる。層４３は、導電ビア４０の金属部分（すなわち、第１金属層４１及び第２金属領域４２）と絶縁層６０との間の物質の輸送を回避する障壁層として機能することができる。層４３は接着層の役割も同様に果たしてよい、又はその役割を代替的に果たしてよい。層４３は典型的には１００ナノメートル未満の厚さを有するが、特定の構造における厚さは１００ナノメートル以上になり得る。層４３は、第１金属層４１及び第２金属領域４２の金属とは異なる金属を含み得る。層４３における使用に適したものとなり得る金属の例としては、ニッケル、ニッケル含有合金、窒化チタン、窒化タンタル、及び窒化タンタルケイ素を挙げることができる。
第２金属領域４２のＣＴＥよりも低いＣＴＥを有する第１金属層４１を含むことにより、導電ビア４０は、導電ビアの直径Ｄにわたって、第２金属領域のＣＴＥよりも低い実効ＣＴＥを有することができる。特定の実施例では、導電ビア４０の直径Ｄにわたって実効ＣＴＥは、第２金属領域４２のＣＴＥの８０％未満になり得る。
例示的な実施形態では、第１金属層４１は、第２金属領域４２のヤング率よりも少なくとも５０％大きいヤング率を有し得る。一例では、第１金属層４１は、２００ＧＰａよりも大きいヤング率を有し得る。
構成要素１０は、各々の導電ビア４０と電気的に接続され、外部要素との相互接続のために基板２０の裏面及び前面２１、２２のどちらか又は両方において露出した１つ以上の導電コンタクト５０を更に含み得る。各々の導電コンタクト５０は、裏面２１の上方に重なる、第１金属層４１、第２金属領域４２、及び層４３のうちの１つ以上の部分を含み得る。特定の実施例では（例えば、図２Ａに示されるように）、導電コンタクト５０は、第１金属層４１、第２金属領域４２、又は層４３のうちの１つのみの部分を含み得る。図１Ａに示されるように、それぞれの導電コンタクト５０は、第２金属領域４２の露出面とし得る接触面５１を含み得る。一実施形態では、それぞれの導電コンタクト５０は、１つ以上の導電ビア４０の第１金属層４１及び第２金属領域４２と電気接続させることができる。
構成要素１０は、特定の開口部３０の内面３１の上方に重なり、前面２２及び裏面２１の間に延在する絶縁誘電体層６０も含むことができ、それにより、対応する導電ビア４０は絶縁誘電体層の内部に延在する。このような絶縁誘電体層６０は、少なくとも開口部３０の内部において、導電ビア４０を基板２０の材料から分離し、電気的に絶縁することができる。基板が誘電体材料（例えば、ガラス又はセラミック）から実質的になる特定の実施形態では、誘電体層６０及び／又は２３、あるいは本明細書に記載されている他の全ての誘電体層、は省かれてよい。絶縁誘電体層６０及び絶縁誘電体層２３は単一の絶縁誘電体層として一体形成することができるか、又はそれらは個別の絶縁誘電体層として別々に形成することができる。
一実施例では、このような絶縁誘電体層６０は、開口部３０内部に露出した内面３１を、コンフォーマルコーティングすることができる。絶縁誘電材料６０は、無機誘電材料若しくは有機誘電材料又はその双方を含み得る。特定の実施形態では、絶縁誘電材料６０は、柔軟な誘電材料を含み得ることにより、絶縁誘電材料は、十分に低い弾性係数及び十分な厚さを有し、そのため、その係数及び厚さの積は、柔軟性をもたらす。
例示的な実施形態（不図示）では、第２金属領域４２が中央開口部を画定することができ、そのため、第２金属領域が、第１金属層４１と向かい合う外面と反対側の中央開口部を取り囲む内面を画定する。このような実施形態では、絶縁誘電体層（不図示）が第２金属領域４２の内面をコーティングすることができる。
導電ビア４０のそれぞれ（又は本明細書で説明される他の導電要素のいずれか）と、基板２０の外部の構成要素との接続は、導体塊又は導電性結合材料を介したものとすることができる。そのような導体塊は、比較的低い融点を有する易融金属、例えば、はんだ、スズ、又は複数の金属を含む共晶混合物を含み得る。あるいは、そのような導体塊としては、濡れ性の金属、例えば、はんだ又は別の易融金属よりも高い融点を有する、銅又は他の貴金属若しくは非貴金属を挙げることができる。そのような濡れ性の金属は、対応する形状部、例えば、相互接続要素の易融金属形状部と、接合させることができる。特定の実施形態では、そのような導体塊としては、媒質中に分散された導電材料、例えば、導電ペースト、例えば、金属充填ペースト、はんだ充填ペースト、又は等方導電性接着剤、若しくは異方導電性接着剤を挙げることができる。
ここで、図１Ｃ〜１Ｄを参照して、構成要素１０（図１Ａ）の製造方法を説明する。図１Ｃを参照すると、裏面２１から前面２２まで延在する複数の開口部３０を形成するために、基板２０の前面又は裏面から材料を除去することができる。
開口部３０は、例えば、前面又は裏面２２、２１の残余部分を保護することが所望される場所に、マスク層を形成した後、基板２０を選択的にエッチングすることによって、形成することができる。例えば、写真画像形成層、例えばフォトレジスト層を、裏面２１の諸部分のみの上方に重なるように堆積させ、パターン形成することができ、その後、時限エッチングプロセスを遂行することにより、開口部３０を形成することができる。
裏面２１から前面２２に向かって下方へ延在する、それぞれの開口部３０の内面３１は傾斜していてよい。すなわち、第１表面に対して垂直角度（直角）異なる角度で延在してよい。傾斜した内面３１を有する開口部３０の形成には、とりわけ、ウェットエッチングプロセス、例えば、等方性エッチングプロセス、及び先細状の刃を用いた、のこ引きを用いることができる。傾斜した内面３１を有する開口部３０の形成には、とりわけ、レーザダイシング、メカニカルミリングを用いることもできる。
代替的に、傾斜している代わりに、（図１Ａに示される通り）それぞれの開口部３０の内面３１は、第１表面に対して実質的に直角に、裏面２１から下方へ鉛直又は実質的に鉛直方向に延在してよい。本質的に鉛直な内面３１を有する開口部３０の形成には、とりわけ、異方性エッチングプロセス、レーザダイシング、レーザドリル加工、機械的除去プロセス、例えばのこ引き、ミリング加工、超音波加工、を用いることができる。
内面３１が裏面２２（図１Ｂに示される通り）又は前面２１に移行する際に大曲率半径を有する移行面３２をそれぞれの開口部３０が有する実施形態では、例えば、まず、高速ＤＲＩＥエッチング又は反応性イオンエッチング等の異方性エッチングプロセスを用いて、比較的粗い初期内面を有する初期開口部を作り出し、次に、化学エッチング又は電気研磨を用いて、移行面における曲率半径を増大させ、初期内面に沿って延在する粗さ又はスカロップを除去することによって、それぞれの開口部を形成することができる。
不活性化層（例えば、誘電体層２３）の、基板２０の前面及び／又は裏面２２、２１の上方に重なる部分も開口部３０の形成の間に除去することができ、このような部分は、基板２０のエッチングの間に、又は別個のエッチング工程として、エッチングして貫通させることができる。このような不活性化層２５の部分の除去には、エッチング、レーザドリル加工、メカニカルミリング、又は他の適切な技術を用いることができる。
開口部３０の形成後、開口部３０の内面３１の上方に重なる又はコーティングする絶縁誘電体層６０を堆積させることができ、それにより、導電ビア４０は、それらを開口部内部に堆積させると、絶縁誘電体層の内部に延在することになる。上述したように、誘電体層２３及び６０は単一のプロセスで堆積させることができる。
特定の実施形態では、基板の裏面２１の、このような誘電体層６０を形成しないように所望される開口部を有する部分に、マスクを施すことができる。開口部３０のうちの、このような非コーティング開口部は、基板２０の材料に直接接触する部分を有する導電ビア４０で、後に充填することができる。このような導電ビア４０は接地電位と電気的に結合させることができる。基板が誘電体材料（例えば、ガラス又はセラミック）から実質的になる特定の実施形態では、誘電体層６０及び／又は２３、あるいは本明細書に記載されている他の全ての誘電体層、は部分的又は完全に省かれてよい。
開口部３０の内面３１の上方に重なるこのような絶縁誘電体層６０の形成には、様々な方法を用いることができ、こうした方法を以下で説明する。特定の実施例では、化学気相成長法（ＣＶＤ）又は原子層堆積法（ＡＬＤ）を使用して、開口部３１の内面３０の上方に重なる薄い絶縁誘電体層を堆積させることができる。一実施例では、そのような絶縁誘電体層を堆積させるための低温プロセス中に、オルトケイ酸テトラエチル（ＴＥＯＳ）を使用することができる。例示的実施形態では、二酸化ケイ素、ホウリンケイ酸ガラス（ＢＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、又はリンケイ酸ガラス（ＰＳＧ）の層を、開口部３０の内面３１の上方に重なるように堆積させることができ、このようなガラスは、ドープされているもの又はドープされていないものにすることができる。
一実施例では、基板２０の前面２２又は裏面２１に流動性誘電材料を施すことができ、次いで、その流動性材料は、「スピンコーティング」操作の間に、開口部３０の内面３１全体にわたって、より均一に分散させることができ、その後に、加熱を含み得る乾燥サイクルが続く。別の実施例では、前面２２又は裏面２１に熱可塑性の誘電材料のフィルムを施すことができ、その後、そのアセンブリを加熱するか、又は真空環境中で、すなわち、周囲気圧よりも低い圧力下の環境中に定置して、加熱する。
更に別の実施例では、基板２０を含むアセンブリを、誘電体析出浴液槽中に浸漬させることにより、コンフォーマルな誘電体コーティングすなわち絶縁誘電材料６０を形成することができる。本明細書で使用する際、「コンフォーマルコーティング」とは、絶縁誘電材料６０が開口部３０の内面３１の輪郭に適合する場合などの、コーティングされている表面の輪郭に適合する、特定の材料のコーティングである。例えば、電気泳動堆積又は電解析出を含めた、電気化学堆積法を用いて、このコンフォーマルな誘電材料６０を形成することができる。
一実施例では、電気泳動堆積技術を用いて、コンフォーマルな誘電体コーティングを形成することができ、それにより、コンフォーマルな誘電体コーティングは、アセンブリの、露出した導電性表面及び半導体性表面上にのみ堆積する。堆積の間は、半導体デバイスのウェーハを、所望の電位に保持し、電極を浴液槽中に浸漬させて、その浴液槽を、異なる所望の電位に保持する。次いでこのアセンブリを、十分な時間、適切な条件下の浴液槽中に保持することにより、導電性又は半導体性の基板の露出表面上に、電着したコンフォーマルな誘電材料６０を形成することができ、それらの露出表面としては、開口部３０の内面３１に沿ったものが挙げられるが、これに限定されない。電気泳動堆積は、この堆積によってコーティングされる表面と浴液槽との間に、十分に強い電界が維持されている限りにおいて、生じる。この電気泳動的に堆積されるコーティングは、その堆積のパラメータ、例えば、電圧、濃度などによって制御される、特定の厚さに到達した後に、堆積が停止するという点で、自己制限的である。
電気泳動堆積は、基板２０の導電性及び／又は半導体性の外部表面上に、連続的かつ均一な厚さのコンフォーマルコーティングを形成する。加えて、この電気泳動コーティングは、基板２０の前面２２又は裏面２１の上方に重なる残りの不活性化層上には形成されないように、堆積させることができるが、これは、その不活性化層のその誘電（非導電）特性によるものである。換言すれば、電気泳動堆積の特性は、誘電材料の層上には、通常は形成されず、また誘電材料の層が、十分な厚さを有する場合であれば、その誘電特性を考慮すると、導電体の上方に重なる誘電体層上には形成されないというものである。典型的には、電気泳動堆積は、約１０ミクロン超〜数十ミクロンの厚さを有する誘電体層上には、生じることがない。コンフォーマルな誘電材料６０は、陰極エポキシ析出前駆体から形成することができる。あるいは、ポリウレタン又はアクリル析出前駆体を使用することも可能である。様々な電気泳動コーティング前駆体組成物及び供給元を、以下の表１に記載する。
Figure 0006058664
別の実施例では、誘電材料６０は、電解で形成することができる。このプロセスは、電気泳動堆積法と同様であるが、ただし、堆積層の厚さは、その層が形成される導電性表面又は半導体性表面に対する近接性によって、制限されるものではない。このように、電解で堆積される誘電体層は、要件に基づいて選択される厚さまで形成することができ、処理時間が、その達成される厚さの因子である。
次に図１Ｄを参照すると、基板２０の前面２２及び裏面２１の上方に重なるマスク層２４を形成することができる。マスク層２４は、前面２２及び裏面２１の、導電コンタクト５０（図１Ｅ）を形成するように所望される開口部３０を取り囲む領域において、間隙を有することができる。例えば、写真画像形成層（例えばフォトレジスト層）を堆積させてパターニングし、前面２２及び裏面２１の諸部分を被覆することができる。
図１Ｅに示されるように、絶縁誘電体層６０を堆積させた後、絶縁誘電体層及び各々の開口部３０の内面３１の上方に重なる層４３を形成することができる。次に、層４３の上方に重なる第１金属層４１を形成することができる。その後、第１金属層４１及び層４３の上方に重なる第２金属領域４２を形成することができる。第２金属領域４２は第１金属層４１及び層４３と電気的に結合させることができる。図１Ａを参照して上述したように、導電コンタクト５０は、前面及び／又は裏面２２、２１の上方に重なる、第１金属層４１、第２金属領域４２、及び層４３のうちの１つ以上の部分として形成することができる。一例では、それぞれの導電コンタクト５０は、第１金属層４１、第２金属領域４２、及び層４３のうちの１つ以上とは切り離し、それらと電気的に接続させて形成することができる。
第１金属層４１、第２金属領域４２、層４３、及び導電コンタクト５０のうちのいずれかを形成するために、例示的な方法は、絶縁誘電体層６０の露出面上への一次金属層のスパッタリング、めっき、又は機械的堆積のうちの１つ以上によって、金属層を堆積させることを伴う。機械的堆積は、加熱した金属粒子流を、コーティングされる表面上へと、高速で方向付けることを伴い得る。この工程は、例えば、絶縁誘電体層６０へのブランケット堆積によって実行することができる。
第１金属層４１、第２金属領域４２、層４３、及び導電コンタクト５０を形成するには、本質的に、導電要素の形成に利用可能な任意の技術を用いることができるが、２０１０年７月２３日に出願された共有の米国特許出願第１２／８４２，６６９号により詳細に記載されている通りの特定の技術を利用することができる。同文献は本明細書において参照により援用されている。それらの技術は、例えば、レーザを使用して、又はミリング加工若しくはサンドブラスト加工などの機械的プロセスを用いて、選択的に表面を処理することにより、導電要素が形成される経路に沿って、表面のそれらの部分を、その表面の他の部分とは異なるように処理することを含み得る。例えば、レーザ又は機械的プロセスを用いて、特定の経路のみに沿って、表面から、犠牲層などの材料を剥離又は除去することにより、その経路に沿って延在する溝を形成することができる。次いで、その溝内に、触媒などの材料を堆積させることができ、１つ以上の金属層を、その溝内に堆積させることができる。
図１Ａを再び参照すると、第１金属層４１、第２金属領域４２、層４３、及び導電コンタクト５０の形成後、マスク層２４を除去することができる。
図１Ｆは、代替的な構成を有する図１Ａの構成要素１０の変形例を示す。図１Ｆに示される構成要素１０ａは上述の構成要素１０と同じであるが、ただし、構成要素１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。
一例では、構成要素１０ａは、基板２０の前面２２において、導電パッド２５の形態の複数の導電要素を含み得る。導電パッド２５のうちの少なくとも一部は、導電ビア４０ａの各々と電気的に接続させることができる。特定の実施形態では、能動半導体領域１９内の複数の能動半導体デバイスは、導電パッド２５のうちの少なくとも一部と電気的に接続させることができる。
能動半導体領域１９内に配設される能動半導体デバイスは、典型的には、基板２０の１層以上の誘電体層の内部又は上方に延在して組み込まれた配線を通じて導電的にアクセス可能である。一部の実施形態（不図示）では、導電パッド２５は、基板２０の前面２２に直接露出しない場合がある。その代わりに、導電パッド２５は、基板２０の前面２２に露出した端子へと延びるトレースに、電気的に接続することができる。導電パッド２５、及び本明細書で開示されるいずれの他の導電構造体も、例えば、銅、アルミニウム、又は金を含めた、任意の導電性金属から作ることができる。導電パッド２５及び本明細書で開示されるいずれの導電パッドも、円形、楕円形、三角形、正方形、矩形、又は任意の他の形状を含めた、任意の平面図形状を有し得る。
図１Ｆに示される実施形態では、導電ビア４０ａは、裏面２１から、基板２０の前面２２にある導電パッド２５のうちの対応するものまで延在する開口部３０ａ内部に形成することができる。層４３ａは、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができる。第１金属層４１ａは、層４３ａ及び導電パッド２５の上方に重なるように形成することができる。第２金属領域４２ａは、誘電体層６０及び第１金属層４１ａ及び層４３ａで満たされていない開口部３０ａの残りの容積内部に延在するように形成することができる。別の要素との相互接続のために、導電ビア４０ａと電気的に接続された単一の導電コンタクト５０を裏面２１において露出させることができる。
特定の実施形態（不図示）では、第１金属層４１ａ、第２金属領域４２ａ、及び層４３ａのうちの１つ以上は、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができ、それにより、第１金属層４１ａ、第２金属領域４２ａ、及び層４３ａのうちの１つ以上は、導電パッドの底面と接触するように形成することができる。
一実施形態（不図示）では、導電ビア４０ａの一部は、導電パッド２５のうちの対応するものを貫いてその底面２６から上面２７まで延在することができる。このような実施例では、開口部３０ａは、各々の導電パッド２５を貫いて延在するように形成することができる。
図２Ａは、代替的な構成を有する図１Ａの構成要素１０の変形例を示す。図２Ａに示される構成要素２１０は上述の構成要素１０と同じであるが、ただし、構成要素２１０が、第２金属領域２４２を完全に取り囲む第１金属層２４１を有する導電ビア２４０を含み、導電コンタクト２５０が第１金属層２４１の部分である点が異なる。導電ビア２４０内には、第１金属層２４１と絶縁誘電体層６０との間に延在する、図１Ａに示される層４３等の障壁金属層（不図示）を含めることができる。
ここで、図２Ｂ及び２Ｃを参照して、構成要素２１０（図２Ａ）の製造方法を説明する。図２Ｂを参照すると、図１Ｃを参照して上述したものと同様のプロセスを用いて、開口部３０並びに誘電体層２３及び６０を形成することができる。次に、図１Ｅを参照して上述したものと同様のプロセスを用いて、各々の開口部３０内部に、誘電体層６０の上方に重なるように、それぞれの第１金属層２４１を形成することができる。
図２Ｃを参照すると、図１Ｅを参照して上述したものと同様のプロセスを用いて、各々の開口部３０内部に、第１金属層２４１の上方に重なるように、それぞれの第２金属領域２４２を形成することができる。
次に、図２Ａを再び参照すると、図１Ｅを参照して上述したものと同様のプロセスを用いて、基板２０の前面２２及び裏面２１において導電コンタクト２５０を形成することができる。
図２Ｄは、代替的な構成を有する図２Ａの構成要素２１０の変形例を示す。図２Ｄに示される構成要素２１０ａは上述の構成要素２１０と同じであるが、ただし、構成要素２１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。
導電ビア２４０ａは、裏面２１から、基板２０の前面２２における導電パッド２５のうちの対応するものまで延在する開口部３０ａ内部に形成することができる。第１金属層２４１ａは、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができる。第２金属領域２４２ａは、誘電体層６０及び第１金属層２４１ａで満たされていない開口部３０ａの残りの容積内部に延在するように形成することができる。
別の要素との相互接続のために、導電ビア２４０ａと電気的に接続された単一の導電コンタクト２５０を裏面２１において露出させることができる。導電コンタクト２５０は第１金属層２４１ａの部分とすることができ、そのため、第１金属層は第２金属領域２４２ａを完全に取り囲む。
特定の実施形態（不図示）では、第１金属層は第２金属領域を完全には取り囲まなくてもよく、そのため、第１金属層及び第２金属領域は、導電パッドの底面と接触するように形成される。このような実施形態では、図２Ａに示される第２金属領域２４２の軸方向対向面２４９の上方に重なる第１金属層２４１の部分２５５と同様に、第１金属層は、第２金属領域の軸方向対向面の上方に重なる部分を含み得る。
図３Ａは、代替的な構成を有する図２Ａの構成要素２１０の変形例を示す。図３Ａに示される構成要素３１０は上述の構成要素２１０と同じであるが、ただし、構成要素３１０が、導電ビア３４０であって、多孔性金属で作られた第２金属領域３４２を有し、その内部に散在し、空気で満たすことができる空隙３４４を有する導電ビア３４０を含み、第２金属領域の軸方向対向領域３４９がそれぞれ、その内部に堆積させた境界材料３７５を含み得る点が異なる。一例では、第２金属領域３４２は樹枝状金属構造体を有し得る。
それぞれの境界材料３７５は、例えば、第２金属領域３４２内部に散在し、開口部３０内部の各々の導電コンタクト３５０から深さＤ１又はＤ２まで延在する、はんだ又はポリマー媒体を含み得る。一例では、１つ以上の軸方向対向領域３４９、又は第２金属領域３４２の上面を、誘電体層でコーティングすることができる。
例示的実施形態では、このような空隙３４４は、基板２０内部に、及び／又は前面２２及び裏面２１における導電コンタクト３５０に対して、その空隙が存在しないとした場合ほどの応力を発生させることなく、導電相互接続子３４０に追加的な膨張の余地を提供することができる。このような空隙は、特に、基板２０の材料のＣＴＥと第２金属領域３４２の材料のＣＴＥとの間に比較的大きな不整合が存在する場合に、こうした実施形態における構成要素３１０の性能を向上させることができる。
ここで、図３Ｂ及び３Ｃを参照して、構成要素３１０（図３Ａ）の製造方法を説明する。図３Ｂを参照すると、図１Ｃを参照して上述したものと同様のプロセスを用いて、開口部３０並びに誘電体層２３及び６０を形成することができる。次に、図１Ｅを参照して上述したものと同様のプロセスを用いて、各々の開口部３０内部に、誘電体層６０の上方に重なるように、それぞれの第１金属層３４１を形成することができる。特定の実施形態では、第１金属層３４１は、図１Ａに示される層４３等の障壁金属層とすることができる。
図３Ｃを参照すると、それぞれの第２金属領域３４２は、例えば、めっきプロセスの最中にめっき電流を変化させることによる、第１金属層３４１の上方に重なる各々の開口部３０内部の樹枝状めっきによって、形成することができる。第２金属領域３４２の形成中、めっき電流は、所与のめっき化学反応によって金属コーティングを形成するための限界電流密度以上とすることができ、それにより、樹枝状成長が起きる。めっき電流のこうした変化が樹枝状成長を制御することができ、それにより、内部に散在した空隙３４４を有し、同じ金属の、空隙のない領域よりも低いヤング率を有する第２金属領域３４２を作り出す。
次に、図３Ａを再び参照すると、境界材料３７５は、図１Ａに示される誘電体層２３及び６０の堆積に関して上述したのと同様のプロセスを用いて、第２金属領域３４２の軸方向対向領域３４９内部に堆積させることができる。次に、図１Ｅを参照して上述したものと同様のプロセスを用いて、基板２０の前面２２及び裏面２１において導電コンタクト３５０を形成することができる。
図３Ｄは、代替的な構成を有する図３Ａの構成要素３１０の変形例を示す。図３Ｄに示される構成要素３１０ａは上述の構成要素３１０と同じであるが、ただし、構成要素３１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。
導電ビア３４０ａは、裏面２１から、基板２０の前面２２における導電パッド２５のうちの対応するものまで延在する開口部３０ａ内部に形成することができる。第１金属層３４１ａは、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができる。第２金属領域３４２ａは、誘電体層６０及び第１金属層３４１ａで満たされていない開口部３０ａの残りの容積内部に延在するように形成することができる。
別の要素との相互接続のために、導電ビア３４０ａと電気的に接続された単一の導電コンタクト３５０を裏面２１において露出させることができる。導電コンタクト３５０は第１金属層３４１ａの部分とすることができ、そのため、第１金属層は第２金属領域３４２ａを完全に取り囲む。
図４Ａは、代替的な構成を有する図３Ａの構成要素３１０の変形例を示す。図４Ａに示される構成要素４１０は上述の構成要素３１０と同じであるが、ただし、構成要素４１０が、金属領域４４２であって、その内部に散在し、空気で満たすことができる、閉じ込められた空洞部４４４を有する金属領域４４２を有する導電ビア４４０を含み、導電コンタクト４５０を金属領域４４２の諸部分とすることができる点が異なる。特定の実施形態では、導電ビア４４０内部に散在した、閉じ込められた空洞部４４４は、１ミクロンよりも大きい平均直径を有し得る。層４４３は、図１Ａに関して示され、説明された層４３と同様のものとすることができる。例えば、このような層４４３は障壁金属層とすることができる。
図４Ｂは、追加の金属層を有する、図４Ａに示される導電ビアの代替実施形態を示す。導電ビア４４０’は、層４４３の上方に重なる第２金属層４４５、及び第２金属層の上方に重なる第３障壁金属層４４６を含むことができる。金属領域４４２は第３障壁金属層４４６の上方に重なることができる。このような導電ビア４４０’は、さもなくば高応力及び高温状態が生じさせる恐れがある、最終的な構成要素４１０における早期のエレクトロマイグレーション故障を回避することができる。
特定の実施例では、層４４３は、ニッケル、ニッケル含有合金、窒化チタン、窒化タンタル、又は窒化タンタルケイ素を含む第１障壁金属層とすることができる。第２金属層４４５は、例えば、銅、アルミニウム、又は銅含有合金等の、金属領域４４２と同じ金属を含み得る。第３障壁金属層４４６は、ニッケル合金、あるいはコバルト−リン又はコバルト−タングステン−リン等のコバルト合金を含む第２障壁金属層とすることができる。一実施形態では、第３障壁金属層４４６は無電解めっきによって堆積させることができる。
ここで、図４Ｃ〜４Ｅを参照して、構成要素４１０（図４Ａ）の製造方法を説明する。図４Ｃを参照すると、図１Ｃを参照して上述したものと同様のプロセスを用いて、開口部３０並びに誘電体層２３及び６０を形成することができる。次に、図１Ｅを参照して上述したものと同様のプロセスを用いて、各々の開口部３０内部に、誘電体層６０の上方に重なるように、それぞれの層４４３を形成することができる。特定の実施形態では、層４４３は、図１Ａに示される層４３等の障壁金属層とすることができる。
図４Ｄ及び４Ｅを参照すると、それぞれの金属領域４４２は、例えば、めっきプロセスの最中にめっき電流を変化させることによる、層４４３の上方に重なる各々の開口部３０内部のめっきによって、形成することができる。図４Ｄにおいて分かるように、金属領域４４２は層４４３に隣接して形成を始めることができ、第１金属層から半径方向内側へ形成を続けることができる。１つの例示的なプロセスでは、めっきは、図４Ｄに示されるように、開口部の内面上にコンフォーマルコーティングを作り出すべく中程度の電流密度を用いて開始することができる。次に、電流密度をより高いレベルに増加させることができ、それにより、図４Ｅに示されるように、ビア開口部を、その端部において、又はその端部間の１つ以上の位置内で、大部分狭窄させるか又は完全に閉鎖する結果をもたらすことができる。
めっき電流をこのように変化させることで、内部に散在した１つ以上の閉じ込められた空洞部４４４を有し、同じ金属の、閉じ込められた空洞部がない領域よりも低いヤング率を有する金属領域４４２を作り出すことができる。金属領域４４２の形成中に電流密度をどのように変化させるかに応じて、空洞部４４４は、図４Ｅに示されるように、互いに不連続となることができるか、又は金属領域内部に延在する単一の連続した空隙（不図示）が生じ得る。
次に、図４Ａを再び参照すると、図１Ｅを参照して上述したものと同様のプロセスを用いて、基板２０の前面２２及び裏面２１において導電コンタクト４５０を形成することができる。特定の実施形態では、導電コンタクト４５０は、単一の形成プロセスの間に金属領域４４２と共に形成することができる。
導電ビア４４０’の作製は、上述した導電ビア４４０の作製と同じであり得るが、ただし、層４４３及び金属領域４４２の形成の間に２層の追加の金属層が形成される点が異なる。より詳細には、層４４３の形成後に、層４４３の上方に重なる第２金属層４４５を形成することができ、その第２金属層４４５の上方に重なる第３障壁金属層４４６を形成することができる。次に、図４Ａ及び４Ｃ〜４Ｅを参照して上述したように、第３障壁金属層４４６の上方に重なる金属領域４４２を形成することができる。一実施形態では、第３障壁金属層４４６は無電解めっきによって堆積させることができる。
図４Ｆは、代替的な構成を有する図４Ａの構成要素４１０の変形例を示す。図４Ｆに示される構成要素４１０ａは上述の構成要素４１０と同じであるが、ただし、構成要素４１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。
導電ビア４４０ａは、裏面２１から、基板２０の前面２２における導電パッド２５のうちの対応するものまで延在する開口部３０ａ内部に形成することができる。層４４３ａは、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができる。金属領域４４２ａは、誘電体層６０及び層４４３ａで満たされていない開口部３０ａの残りの容積内部に延在するように形成することができる。別の要素との相互接続のために、導電ビア４４０ａと電気接続した単一の導電コンタクト４５０を裏面２１において露出させることができる。
図５Ａは、代替的な構成を有する図４Ａの構成要素４１０の変形例を示す。図５Ａに示される構成要素５１０は上述の構成要素４１０と同じであるが、ただし、構成要素５１０が、開口部３０内部に配設される発泡又は繊維材料５４６の開放気泡内部にめっきされる第２金属領域５４２を有する導電ビア５４０を含む点が異なる。
ここで、図５Ｂ〜５Ｄを参照して、構成要素５１０（図５Ａ）の製造方法を説明する。図５Ｂを参照すると、図１Ｃを参照して上述したものと同様のプロセスを用いて、開口部３０並びに誘電体層２３及び６０を形成することができる。次に、図１Ｅを参照して上述したものと同様のプロセスを用いて、各々の開口部３０内部に、誘電体層６０の上方に重なるように、それぞれの第１金属層５４１を形成することができる。特定の実施形態では、第１金属層５４１は、図１Ａに示される層４３等の障壁金属層とすることができる。
図５Ｃを参照すると、開口部３０内部に、第１金属層５４１の上方に重なるように、発泡又は繊維材料５４６を堆積させることができる。次に、図５Ｄに示されるように、例えば、めっきプロセスによって、発泡又は繊維材料５４６の開放気泡内部に第２金属領域５４２を形成することができる。特定の実施形態（不図示）では、次に、発泡又は繊維材料５４６を除去することができる。
次に、図５Ａを再び参照すると、図１Ｅを参照して上述したものと同様のプロセスを用いて、基板２０の前面２２及び裏面２１において導電コンタクト５５０を形成することができる。特定の実施形態では、導電コンタクト５５０は、単一の形成プロセスの間に第２金属領域５４２と共に形成することができる。
図５Ｅは、代替的な構成を有する図５Ａの構成要素５１０の変形例を示す。図５Ｅに示される構成要素５１０ａは上述の構成要素５１０と同じであるが、ただし、構成要素５１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが、典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。
導電ビア５４０ａは、裏面２１から、基板２０の前面２２における導電パッド２５のうちの対応するものまで延在する開口部３０ａ内部に形成することができる。第１金属層５４１ａは、裏面２２と、開口部３０ａ内部に露出した各々の導電パッド２５の底面２６との間に延在する開口部３０ａ内部に形成することができる。発泡又は繊維材料５４６ａは、開口部３０ａの、誘電体層６０及び第１金属層５４１ａで満たされていない残りの容積内部に延在するように形成することができ、第２金属領域５４２ａは、発泡又は繊維材料内部に堆積させることができる。別の要素との相互接続のために、導電ビア５４０ａと電気的に接続された単一の導電コンタクト５５０を裏面２１において露出させることができる。
図６Ａは、代替構成を有する別の実施形態を示す。図１Ａに示される構成要素１０と同様に、構成要素６１０は、裏面又は第１表面２１と、裏面から隔った前面又は第２表面２２と、前面と裏面との間で各々の開口部３０内を貫通して延在する複数の導電ビア又はシリコン貫通ビア６４０とを有する、基板２０を含み得る。基板２０は好ましくは、１０ｐｐｍ／℃未満のＣＴＥを有する。特定の実施形態では、基板２０は、半導体材料、セラミック、及びガラスからなる群から選択される材料で作られたものとすることができる。一例では、導電ビア６４０は、銅等の、１４ｐｐｍ／℃よりも大きいＣＴＥを有する金属である金属領域を含み得る。構成要素１０は、各々の導電ビア６４０と電気的に接続され、外部要素との相互接続のために基板２０の裏面及び前面２１、２２のどちらか又は両方において露出した１つ以上の導電コンタクト６５０を更に含むことができる。一例では（不図示）、図１Ａに示される層４３等の、導電ビア６４０と誘電体層６０との間に延在する障壁金属層を含めることができる。
基板２０は、前面２２及び裏面２１の上方に重なる絶縁誘電体層２３、並びに特定の開口部３０の内面３１の上方に重なり、前面及び裏面の間に延在する絶縁誘電体層６０を更に含むことができ、そのため、対応する導電ビア６４０は絶縁誘電体層６０内部に延在する。基板が誘電体材料（例えば、ガラス又はセラミック）から実質的になる特定の実施形態では、誘電体層６０は省かれてよい。絶縁誘電体層６０及び絶縁誘電体層２３は単一の絶縁誘電体層として一体形成することができるか、又はそれらは個別の絶縁誘電体層として別々に形成することができる。
図６Ａに示される導電ビア６４０は、その一方又は両方の軸方向端部において形成される凹部６４８を有する。それぞれの凹部６４８は、各々の導電コンタクト６５０を貫き、裏面２１の下方に最大距離Ｄ３だけ又は前面２２の下方に最大距離Ｄ４だけ延在することができる。特定の実施例では、最大距離Ｄ３及びＤ４は、約０．２ミクロン〜約１０ミクロンになり得る。それぞれの凹部６４８は、基板２０の前面２２に平行な横方向Ｌにおいて導電ビア６４０の直径Ｄよりも小さい最大直径Ｄ’を有することができる。一例では、それぞれの凹部６４８の最大直径Ｄ’は、横方向において開口部３０の直径の少なくとも５０％になり得る。
図６Ｂは、代替的な構成を有する図６Ａの構成要素６１０の変形例を示す。図６Ｂに示される構成要素６１０ａは上述の構成要素６１０と同じであるが、ただし、構成要素６１０ａが、基板２０の前面２２及び／又はその下方に位置するその能動半導体領域１９内に配設される複数の能動半導体デバイス（例えば、トランジスタ、ダイオード、等）を含み、このような能動半導体デバイスが典型的には、前面２２において露出した導電パッド２５に導電的に接続される点が異なる。能動半導体領域１９内の複数の能動半導体デバイスは、前面から基板２０内へと、前面２２の下方に最大距離Ｄ５だけ延在することができる。
図６Ａに示される導電ビア６４０ａは、その軸方向端部において形成される凹部６４８ａを有する。それぞれの凹部６４８ａは、各々の導電パッド２５を貫き、前面２２の下方に最大距離Ｄ６だけ延在することができる。一実施形態では、最大距離Ｄ６は、約０．２ミクロン〜約１０ミクロンになり得る。特定の実施例では、凹部６４８ａが前面の下方に延在する最大距離Ｄ６は、能動半導体デバイスが前面の下方に延在する距離Ｄ５以上になり得る。それぞれの凹部６４８ａは、基板２０の前面２２に平行な横方向Ｌにおいて導電ビア６４０の直径Ｄよりも小さい最大直径Ｄ’を有することができる。
例示的実施形態では、このような凹部６４８及び６４８ａは、基板２０内部に、かつ／又は前面２２及び裏面２１において導電コンタクト６５０若しくは導電パッド２５に対して、その凹部が存在しないとした場合ほどの応力を発生させることなく、各々の導電相互接続子６４０又は６４０ａが横方向Ｌに膨張するのを許す。このような凹部６４８及び６４８ａは、特に、基板２０の材料のＣＴＥと導電ビア６４０又は６４０ａの材料のＣＴＥとの間に比較的大きな不整合が存在する場合に、こうした実施形態における各々の構成要素６１０又は６１０ａの性能を向上させることができる。
特定の諸実施例では、凹部６４８及び６４８ａの露出面６４９を障壁層又は領域でコーティングすることができる。例えば、このような障壁層又は領域は、ポリマー、はんだ等の導体塊、タングステン等の金属、あるいはコバルト−リン、ニッケル−リン、又はニッケル−タングステン等の金属合金を含み得る。このような障壁層又は領域は、凹部６４８又は６４８ａを部分的又は完全に満たすことができる。特定の実施形態では、このような障壁層又は領域は、導電ビア６４０又は６４０ａの金属とは異なる金属で作られたものとすることができる。このような障壁層又は領域は、好ましくは、導電ビア６４０又は６４０ａの金属と比べて比較的高い弾性率と比較的高いＣＴＥを兼ね備えていないであろう。そのため、障壁層又は領域が凹部６４８又は６４８ａの応力低減効果を著しく減じることはなかろう。
上述した構成要素は、図７に示されるように、多種多様な電子システムの構築において利用され得る。例えば、本発明の更なる実施形態に係るシステム７００が、上述した通りの超小型電子アセンブリ７０６を、他の電子構成要素７０８及び７１０と併せて含む。図示の例では、構成要素７０８は半導体チップであり、一方、構成要素７１０はディスプレイ画面であるが、任意の他の構成要素を用いることができる。当然ながら、図７では、説明を分かりやすくするために、２つの追加構成要素しか示されていないが、システムはこのような構成要素を任意数含んでもよい。超小型電子アセンブリ７０６は、上述した構成要素のいずれであってもよい。更なる変形例では、任意数のそのような超小型電子アセンブリ７０６を使用することができる。
超小型電子アセンブリ７０６並びに構成要素７０８及び構成要素７１０は、概略的に破線で示される、共通のハウジング７０１内に実装することができ、必要に応じて、互いに電気的に相互接続されることにより、所望の回路を形成することができる。図示の例示的システムでは、このシステムは、フレキシブルプリント回路基板などの回路パネル７０２を含み得、この回路パネルは、構成要素を互いに相互接続する、多数の導電体７０４（図７では、そのうちの１つのみを示す）を含み得る。ただし、これは単なる例示に過ぎず、電気接続部を作るのに適した任意の構造体を用いることができる。
ハウジング７０１は、例えば、携帯電話又は携帯情報端末で使用可能なタイプの、携帯用ハウジングとして示され、このハウジングの表面に、画面７１０を露出させることができる。構造体７０６が、撮像チップなどの受光素子を含む場合は、その構造体に光を導くために、レンズ７１１又は他の光学素子も設けられてもよい。先と同様に、図７に示されている単純化したシステムは単なる例示に過ぎず、デスクトップコンピュータ、ルータ及び同様のもの等の、固定構造体と一般に見なされているシステムを含む他のシステムが、上述した構造体を用いて作製することができる。
本明細書で開示される、開口部、孔、及び導電要素は、２０１０年７月２３日に出願された、同時係属の、本発明の同一譲受人に譲渡された米国特許出願第１２／８４２，５８７号、同第１２／８４２，６１２号、同第１２／８４２，６５１号、同第１２／８４２，６６９号、同第１２／８４２，６９２号、及び同第１２／８４２，７１７号で、並びに米国特許出願公開第２００８／０２４６１３６号で、より詳細に開示されるようなプロセスによって形成することができ、それらの開示は、参照により本明細書に援用されている。
本明細書では、特定の実施形態を参照して本発明が説明されているが、これらの実施形態は単に本発明の原理及び適用の単なる例示に過ぎないことを理解されたい。それゆえ、例示的実施形態には数多くの変更がなされてよいこと、及び添付の請求項によって定義される通りの本発明の趣旨及び範囲から逸脱することなく他の構成が考案されてよいことを理解されたい。
様々な従属請求項、及びそれらの請求項に記載される特長は、最初の請求項で提示されるものとは異なる方式で組み合わせることができる点が、理解されるであろう。個々の実施形態に関連して説明される特長は、上述の実施形態の他のものと共有することができる点もまた、理解されるであろう。
本発明は、以下のものに限定されるわけではないが、電子構成要素、及び電子構成要素の製造方法を含む、広範な産業上の利用可能性を享受する。

Claims (19)

  1. 構成要素であって、
    前面及び前記前面から隔った裏面を有する基板であって、１０ｐｐｍ／℃未満の熱膨張係数（ＣＴＥ）を有する、基板と、
    前記裏面から前記前面に向かって延在する開口部であって、前記前面及び裏面の間の内面を画定する、開口部と、
    前記開口部内部に延在する導電ビアであって、前記内面の上方に重なる第１金属層、及び前記第１金属層の上方に重なり、前記第１金属層と電気的に結合された第２金属領域であって、前記第１金属層のＣＴＥよりも大きいＣＴＥを有する、第２金属領域を含む、導電ビアと、
    を含み、
    前記導電ビアは、前軸方向端部及び裏軸方向端部を有し、前記開口部は、前記前軸方向端部及び裏軸方向端部の一方に形成された凹部であり、
    前記基板が、前記開口部と前記前面又は裏面のうちの少なくとも一方との間の移行面を有し、前記移行面の半径は前記開口部の半径の５％よりも大きい、
    構成要素。
  2. 前記第２金属領域は、前記第１金属層と向かい合う外面と、前記第２金属領域内に構成された中央開口部を取り囲む内面と、を有する、請求項１に記載の構成要素。
  3. 前記第２金属領域の内面をコーティングする絶縁誘電体層を更に含む、請求項２に記載の構成要素。
  4. 前記開口部は、前記導電ビアの前記裏軸方向端部に形成された凹部であり、前記凹部は、前記基板の裏面の下方で延びている、請求項１に記載の構成要素。
  5. 前記凹部の露出面が、前記導電ビアの前記金属とは異なる材料である障壁層でコーティングされる、請求項４に記載の構成要素。
  6. 前記凹部の露出面は、前記凹部を少なくとも部分的に充填するポリマーでコーティングされている、請求項４に記載の構成要素。
  7. 前記凹部は、前記基板の前面と平行な横方向において、前記導電ビアの直径よりも小さい最大直径を有する、請求項４に記載の構成要素。
  8. 前記第２金属領域は、前記第１金属層をコンフォーマルコーティングする、請求項１に記載の構成要素。
  9. 前記第２金属領域は、前記基板の前面と裏面との間で前記開口部内で延びている、請求項１に記載の構成要素。
  10. 外部要素との相互接続のために前記裏面において露出した接触面を有する導電コンタクトを更に含み、前記接触面は、前記第２金属領域の露出面である、請求項１に記載の構成要素。
  11. 前記基板は、実質的に半導体材料からなり、前記構成要素は、前記開口部の内面をコーティングする絶縁誘電体層であって、少なくとも前記開口部内部で前記基板から前記導電ビアを分離し、絶縁する絶縁誘電体層を更に含む、請求項１に記載の構成要素。
  12. 前記導電ビアの一部は、前記基板の材料と直接接触している、請求項１に記載の構成要素。
  13. 前記基板は、実質的に誘電体材料からなる、請求項１に記載の構成要素。
  14. 前記前面において複数の導電要素を更に含み、前記複数の導電要素のうちの少なくとも一部は前記導電ビアの各々と電気的に接続され、前記基板が、前記複数の導電要素のうちの少なくとも一部と電気的に接続された複数の能動半導体デバイスを統合する、請求項１に記載の構成要素。
  15. 前記導電要素は、前記基板の前面から離れる方に向いた頂面と、前記前面と向かい合わせの底面とを有し、前記第１金属材料は、前記導電要素の底面と接触して形成されている、請求項１４に記載の構成要素。
  16. 前記第２金属領域は、前記第１金属層によって前記導電要素から分離されている、請求項１５に記載の構成要素。
  17. 前記導電ビアは、前記第１金属層と前記内面の間に第３の金属層を含み、前記第３金属層は、前記第１金属層及び前記第２金属領域とは異なる金属である、請求項１に記載の構成要素。
  18. 請求項１に記載の構成要素と、この構成要素に電気的に接続される１つ以上の他の電子構成要素とを備える、システム。
  19. ハウジングを更に備え、前記構成要素及び前記他の電子構成要素が、前記ハウジングに実装される、請求項１８に記載のシステム。
JP2014522989A 2011-07-29 2012-07-26 低応力ビア Active JP6058664B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/193,814 2011-07-29
US13/193,814 US8816505B2 (en) 2011-07-29 2011-07-29 Low stress vias
PCT/US2012/048288 WO2013019541A2 (en) 2011-07-29 2012-07-26 Low-stress vias

Publications (3)

Publication Number Publication Date
JP2014526149A JP2014526149A (ja) 2014-10-02
JP2014526149A5 JP2014526149A5 (ja) 2015-09-10
JP6058664B2 true JP6058664B2 (ja) 2017-01-11

Family

ID=46634544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522989A Active JP6058664B2 (ja) 2011-07-29 2012-07-26 低応力ビア

Country Status (5)

Country Link
US (4) US8816505B2 (ja)
JP (1) JP6058664B2 (ja)
KR (1) KR101928320B1 (ja)
TW (1) TWI538147B (ja)
WO (1) WO2013019541A2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9258907B2 (en) * 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
KR101975541B1 (ko) * 2012-09-03 2019-05-07 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
EP2973234B1 (en) 2013-03-12 2018-10-24 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Dendritic structures and tags
DE102013204337A1 (de) * 2013-03-13 2014-09-18 Siemens Aktiengesellschaft Trägerbauteil mit einem Halbleiter-Substrat für elektronische Bauelemente und Verfahren zu dessen Herstellung
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US9832887B2 (en) * 2013-08-07 2017-11-28 Invensas Corporation Micro mechanical anchor for 3D architecture
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
EP2908337A1 (en) * 2014-02-12 2015-08-19 ams AG Semiconductor device with a thermally stable bump contact on a TSV and method of producing such a semiconductor device
US10847442B2 (en) * 2014-02-24 2020-11-24 Micron Technology, Inc. Interconnect assemblies with through-silicon vias and stress-relief features
US9596768B2 (en) * 2014-03-04 2017-03-14 Qualcomm Incorporated Substrate with conductive vias
US9299572B2 (en) 2014-03-07 2016-03-29 Invensas Corporation Thermal vias disposed in a substrate without a liner layer
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
US10810731B2 (en) 2014-11-07 2020-10-20 Arizona Board Of Regents On Behalf Of Arizona State University Information coding in dendritic structures and tags
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9812359B2 (en) 2015-06-08 2017-11-07 Globalfoundries Inc. Thru-silicon-via structures
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
JP6808460B2 (ja) * 2016-11-29 2021-01-06 キヤノン株式会社 半導体装置及びその製造方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US9881867B1 (en) * 2017-01-19 2018-01-30 Nanya Technology Corporation Conductive connection structure having stress buffer layer
US10325839B2 (en) 2017-04-06 2019-06-18 International Business Machines Corporation Reduction of stress in via structure
US10204873B2 (en) * 2017-05-08 2019-02-12 Infineon Technologies Americas Corp. Breakable substrate for semiconductor die
WO2018232402A1 (en) 2017-06-16 2018-12-20 Arizona Board Of Regents On Behalf Of Arizona State University Polarized scanning of dendritic identifiers
JP7009111B2 (ja) 2017-08-17 2022-01-25 キヤノン株式会社 半導体装置及びその製造方法
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11598015B2 (en) 2018-04-26 2023-03-07 Arizona Board Of Regents On Behalf Of Arizona State University Fabrication of dendritic structures and tags
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
JP2022521578A (ja) 2019-02-21 2022-04-11 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法
KR20210088227A (ko) * 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판
KR102423664B1 (ko) * 2020-12-31 2022-07-20 엘지디스플레이 주식회사 표시모듈, 및 이를 포함하는 표시장치와 전자기기
KR20240012398A (ko) * 2021-05-25 2024-01-29 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 패키지 및 전자 기기
CN115394789A (zh) * 2022-08-24 2022-11-25 京东方科技集团股份有限公司 显示基板及其制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
US20030011173A1 (en) * 2001-07-16 2003-01-16 Shall Harold D. Folding fishing cart
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6993840B2 (en) * 2002-07-18 2006-02-07 Canon Kabushiki Kaisha Manufacturing method of liquid jet head
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
JP3891292B2 (ja) 2003-05-19 2007-03-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
US20060043534A1 (en) 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7329948B2 (en) * 2004-10-15 2008-02-12 International Business Machines Corporation Microelectronic devices and methods
US7674726B2 (en) * 2004-10-15 2010-03-09 Asm International N.V. Parts for deposition reactors
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
US7741714B2 (en) 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7528006B2 (en) 2005-06-30 2009-05-05 Intel Corporation Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JPWO2007029337A1 (ja) * 2005-09-09 2009-03-12 富士通株式会社 データ損失を低減するアドホック系ネットワーク装置
US7410884B2 (en) * 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7855438B2 (en) 2006-09-19 2010-12-21 Infineon Technologies Ag Deep via construction for a semiconductor device
US20080094455A1 (en) * 2006-10-20 2008-04-24 Samsung Electronics Co., Ltd. Inkjet printhead heater and method of manufacture
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
JP2009094235A (ja) 2007-10-05 2009-04-30 Fujikura Ltd 半導体装置及びその製造方法
US8486823B2 (en) * 2008-03-07 2013-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming through via
US20090297879A1 (en) * 2008-05-12 2009-12-03 Texas Instruments Incorporated Structure and Method for Reliable Solder Joints
WO2009144643A1 (en) 2008-05-30 2009-12-03 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
JP2010003796A (ja) 2008-06-19 2010-01-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010010324A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100997788B1 (ko) 2008-06-30 2010-12-02 주식회사 하이닉스반도체 반도체 패키지
JP5242282B2 (ja) * 2008-07-31 2013-07-24 株式会社東芝 半導体装置とその製造方法
US8344513B2 (en) * 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
KR20110050957A (ko) 2009-11-09 2011-05-17 삼성전자주식회사 반도체 소자의 관통 비아 콘택 및 그 형성 방법
US20110204517A1 (en) 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias

Also Published As

Publication number Publication date
US20140332981A1 (en) 2014-11-13
WO2013019541A3 (en) 2013-04-18
TW201320287A (zh) 2013-05-16
US8816505B2 (en) 2014-08-26
WO2013019541A2 (en) 2013-02-07
US20150325498A1 (en) 2015-11-12
WO2013019541A4 (en) 2013-05-30
US10283449B2 (en) 2019-05-07
KR101928320B1 (ko) 2018-12-12
US20170250132A1 (en) 2017-08-31
US9214425B2 (en) 2015-12-15
US20130026645A1 (en) 2013-01-31
TWI538147B (zh) 2016-06-11
KR20140050693A (ko) 2014-04-29
JP2014526149A (ja) 2014-10-02
US9659858B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
JP6058664B2 (ja) 低応力ビア
JP6067679B2 (ja) 多孔質基板内のビア
JP6143851B2 (ja) 応力が低減されたｔｓｖ及びインタポーザ構造体
JP5941983B2 (ja) 導電性粒子を用いた低応力なシリコン貫通ビアのデザイン
JP2013533638A (ja) 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子
TW201240040A (en) Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US10163757B2 (en) Method and structures for via substrate repair and assembly

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161207

R150 Certificate of patent or registration of utility model

Ref document number: 6058664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250