JP2895855B2 - 電子部品の実装方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はリード端子を有する電子部品の実装方法に
関するものである。

〔従来の技術〕

近年，印刷配線基板に電子部品を実装するのにリフロ
ーはんだ付け方法が多く採用されるようになつた。この
リフロー半田付け方法を第３図と第４図を参照して一般
式に説明する。第３図は印刷配線基板（１）を示す平面
図で、第４図（Ａ）（Ｂ）はそれぞれこの基板（１）に
実装されるフラツトタイプの電子部品を示す平面図であ
る。基板（１）にはパツド部（２）が設けられている。
パツド部（２）は例えば露出した銅層からなる。図示の
左下の二列に配列された短冊形のパツド部の群は第４図
（Ａ）に示された二方向のフラツトタイプの電子部品に
対するものである。図示の基板（１）の右上のパツド部
の群は第４図（Ｂ）に示された四方向のフラツトタイプ
の電子部品に対するものである。第４図（Ａ）および
（Ｂ）に示す如くフラツトタイプの電子部品はその周辺
に多数のリード端子（５）を有する。さて、これらフラ
ツトタイプの電子部品を基板に実装するには、基板
（１）のパツド部（２）にメタルマスクあるいはスクリ
ーンマスク等を用いてソルダ・ベーストを印刷し，これ
に電子部品のリード端子を押し付け、ソルダ・ペースト
の持つ粘着力により仮装着し、その後、赤外線や蒸気等
を用いた加熱工程によつてソルダ・ペーストを溶融し、
その後、凝固させるというものである。第５図（Ａ）〜
（Ｄ）は従来のリフローはんだ付け方法を、ソルダ・ペ
ースト（はんだ）の挙動を主に，順に示す断面説明図
で、（Ａ）はソルダ・ペースト供給後、（Ｂ）は電子部
品搭載後、（Ｃ）はソルダ・ペーストの溶融開始時、
（Ｄ）は接合完了後（最終形状）の状態を表わしてい
る。図中、（３）はソルダ・ペースト、（５）は電子部
品（４）のリード端子、（６）はリード端子（５）の接
続部である。

リード端子を有するリフローはんだ付け方法の主な問
題点は第８図の実装後のパツド部（２）とリード端子
（５）を示す斜視図に記されたブリツジ（７）不良（リ
ード端子間にははんだが渡りシヨートさせること）の発
生ダとオープン不良（リード端子がパツド部に接続され
ず浮いた状態になつていること）の発生である。電子部
品内の電気回路の集積度が増すにつれて電子部品の周辺
から引き出されるリード端子の数増えてリード端子の配
列の間隔が狭くなる。かくして高密度実装が行われるよ
うになると、一般的に言つてはんだの量が多すぎるとブ
リツジ不良が発生し、はんだの量が少なすぎるとオープ
ン不良が発生する。

従来の技術はブリツジ不良を防止するためパツド部か
らソルダ・ペーストがはみ出さないように供給する、あ
るいははんだの量を少なくするということが基本であつ
た。例えば特公昭57−29072号公報に示されたリフロー
はんだ付け方法の特徴はパツド部から溢れないようにパ
ツド部にソルダ・ペーストをスクリーン印刷するという
ことである。

それまで半田メツキによりパツド部全域にわたつてし
かもパツド部周辺において膨れ上がるように存在してい
たはんだの量を、前述の如くソルダ・ペーストをスクリ
ーン印刷することにより減少させ、かくして例えば0.63
5mmの如き狭いリード端子間隔でもブリツジ不良の発生
を見なくなつたと報告している。

しかし、この方法は、極端にはんだ供給量が少ない場
合には、ブリツジ不良は発生しないが接合部の強さが低
下し、信頼性の面から問題となり、信頼性上も問題ない
強度を確保しうるはんだ供給量の場合にはブリツジ不良
が発生する。なぜなら、現状のプロセスではソルダ・ペ
ーストを精度良く供給することは困難で、仮にソルダ・
ペーストをパツド部からはみ出さないように印刷して
も、その後、部品を押しつけた時にソルダ・ペーストが
はみ出したり、加熱中にソルダ・ペーストの粘度が低下
することによりパツド部からはみ出し、ブリツジ不良と
なるのである。

特開昭58−132940号公報では、リード端子を有する電
子部品を基板に実装するのに際して、リード端子の接続
部の長さより狭い幅のソルダ・ペースト層を基板にパツ
ド部の在る区域面にべたいちに一様に被着するというこ
とを特徴とするものである。それまではリード端子の接
続部の長さより広い幅のソルダ・ペースト層を一様に被
着していたのである。つまり、この特開昭58−132940号
公報もはんだの量を少なくしようというものである。

しかし、リード端子の接続部の長さは非常に短いの
で、接続部の長さより狭い幅のソルダ・ペーストを印刷
するこの方法では、リード端子がパツド部に接合してい
ても、はんだの量が少ないためにその接合は不安定で永
年に亘る品質の保証を為しえないのである。

一方、ソルダ・ペーストの厚みを増して多くすると、
融けたはんだは隣接するパツド部にまたがつたままで安
定し、ブリツジ不良を除去しえないのである。

然して、供給はんだの量を調整してパツド部とリード
端子の接続部との接合をしつかりと安定させ永年に亘に
維持するに十分なものとなし、しかもブリツジ不良の発
生を押えるリフローはんだ付け方法の開発が求められて
いたのである。

〔発明が解決しようとする課題〕

つまり、印刷配線基板に電子部品を実装する際に用い
られる従来の大量生産におけるリフローはんだ付け方法
でははんだの量が多くなるとブリツジ不良があり、はん
だの量が少なくなるとオープン不良がありかつ永年に亘
る接合安定性が得られないという問題点があるというこ
とでる。

この発明は、かかる問題点を解消するためになされた
もので、リード端子を有する電子部品を十分なはんだ量
でしつかりと印刷配線基板に実装し、しかも隣接するリ
ード端子間をシヨートさせるプリツジ不良の発生をなく
すリフローはんだ付け方法により、信頼性に富む接合が
得られる電子部品の実装方法を提供することを目的とす
る。

現在のソルダ・ペーストを印刷する技術では、ソルダ
・ペーストのチクソ性（剪断応力が加わっている時に粘
度が低下する性質）のため、高精度に印加量、印刷精度
を管理することは難しく、印刷を繰り返しているうちに
垂れが生じてソルダ・ペーストがパツド部からはみ出
る。

この垂れは大量生産する上で不可避である。更には電
子部品搭載時、および加熱時にも垂れは生じる。そして
現状のプロセスではかかる垂れは不可避である。

ここで、はんだの絶縁量が少なければ、垂れも少な
く、べたいちに一様に被着させる方法でもブリツジ不良
に致らないが逆にオープン不良が見られ、また接合強度
および信頼性が落ちる。オープン不良はリード端子の接
続部の高さに多少のバラツキが有ることにより生じる。
そしてオープン不良は導通検査でプローブピンを当てた
時に前記接続部が押し下げられて導通してOKの判定が出
て発見しにくいのである。これに対してブリツジ不良は
検出しやすい。従つてオープン不良に回避した、かつ接
合強度および信頼性を確保すべくはんだの量を多めにし
た所定量が決まるのである。

この所定量に対してソルダ・ペーストの印刷を行う
が、高精度に印刷量、印刷精度を管理することは難しい
ため、所定量（目標量）より多めに供給されたり、垂れ
てパツドからはみ出し、ブリツジ発生の原因となつてい
る。

これを第７図を参照してさらに詳しく説明する。第７
図（Ａ）（Ｂ）は従来法によるはんだの体積（供給量）
とその充填可能容積の関係を示す説明図で、（Ａ）はリ
ード端子（５）とパツド部（２）との接合前、ソルダ・
ペースト溶融直前の状態を示し、（Ｂ）は接合後、ソル
ダ・ペースト溶融後の状態を示している。ソルダ・ペー
ストの金属成分の全体積（ソルダ・ペースト溶融直前の
体積にほぼ一致）Vaが、充填可能容積Vbより大きい場合
は、すなわち、Vb/Va＜１の場合はパツド間にまたがつ
てシヨートしてブリツジとなる。１＜Vb/Va＜Ａ（Ａは
定数）の場合は、パツドからはみ出したソルダ・ペース
トの量、すなあち垂れの程度によつて、ブリツジとなる
場合とならない場合があり、Vb/Va≧Ａの場合はブリツ
ジとならないのである。ここで、Ａは１より大きい定数
である。

つまり、印刷精度が悪いために、はんだ供給量が増
え、Vb/Va＜１になつたり、あるいは個々のパツド上に
ソルダ・ペーストを印刷する方法でも現状のプロセスで
不可避である垂れが加熱リフロー時点迄に生じて、垂れ
を伴うVb/Va＜Ａの場合となり、ブリツジが発生してい
るのである。

Vbに関しては、大きい値である程ブリツジレス化に対
して有利であるが、通常は接合を確実なものにする為、
リードははんだが濡れ易い材料、あるいは表面処理をし
ているため、はんだは溶融時にパツド上で拡がらずリー
ドの方へ向うためVbは小さい値となつているのである。

さて、問題はいかにして、パツドからはみ出している
はだをパツド内に吸収するかということになる。

〔課題を解決するための手段〕

この発明の電子部品の実装方法は、所定間隔を隔てて
突出する複数のリード端子を有する電子部品を印刷配線
基板の上記リード端子に対応したパツド部にリフローは
んだ付けにより実装するもので、予め上記パッド部の全
領域より小さい所定領域だけにはんだを供給し、供給し
たはんだを溶融させ、溶融させた状態で、上記リード端
子を上記パツド部に載置し、その後冷却して接合するよ
うにしたものである。

〔作用〕

この発明においては、はんだ溶融開始時にはんだが漏
れ易いリード端子がないため、溶融はんだはパツド部上
で拡がり、リード端子がある場合よりもはんだを充填で
きる許容量を大きくできる。しかも、パッド部の全体よ
りも小さい所定領域だけにはんだを供給するようにして
いるので、はんだが多めに供給されたり、垂れが多少生
じたりして、パツド部からはみ出し、パツド間でシヨー
トしているはんだをパツド部上に吸収でき、一旦シヨー
トがきれるとその後電子部品を搭載してもブリツジ不良
は発生せず、安定な状態を維持できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第
１図（Ａ）〜（Ｄ）はこの発明の一実施例の電子部品の
実装方法を工程順に示す要部断面構成図であり、（Ａ）
はソルダ・ペースト供給後、（Ｂ）ははんだ溶融時、
（Ｃ）は電子部品搭載時、（Ｄ）は電子部品接合後（終
端形状）の状態を表わす。

第２図（Ａ）（Ｂ）はそれぞれ第１図（Ａ）（Ｂ）の
状態を基板上面から見た説明図である。

図において、（１）は印刷配線基板、（２）はパツド
部、（３）はソルダ・ペースト、（４）はフラツトタイ
プの電子部品、（５）は電子部品（４）から出されたリ
ード端子、（６）はリード端子（５）の先端部であるは
んだ接続部である。接続部（６）の傾斜角度は３〜４度
である。パツド部（２）は銅である。ソルダ・ペースト
（３）は錫−鉛共晶はんだ（融点183℃）10〜150μｍの
粒子粉末（約90重量パーセント）とフタツクス成分（約
10重量パーセント）および特殊な添加剤等とを練り混ぜ
てなるペースト状のものである。フラツクスは50重量パ
ーセントの固形分と50重量パーセントの溶剤分とからな
る。固形分としてはロジン、活性剤、チクソ剤、および
安定剤である。溶剤分としてはグリコール等である。特
殊な添加剤は印加性、常温での粘性を考慮したものであ
る。この実施例で用いたソルダ・ペーストは常温で10万
〜90万ｃボアズ、183℃で２〜5Cポアズである。リード
端子（５）は42アロイ（鉄−ニッケル合金）であり、こ
れに90Sn−10pb半田メツキ（融点215℃）が施されてい
る。パツド部の幅は0.40mm、パツド部間隔は0.25mmで
る。それで隣接するパツド部ピツチ及びピツチは0.65mm
である。

さて、従来の第５図に示す方法と異なる点はパット部
（２）の全体よりも小さい領域にソルダ・ペースト３を
供給し、電子部品（４）のリード端子（５）が載置され
る以前にはんだを加熱溶融させた後、溶融している状態
でリード端子（５）を載置していることである。

つまり、この実施例ではまず基板（１）にソルダ・ペ
ースト（３）を印刷供給し（第１図Ａ）、ソルダ・ペー
スト（３）を印刷した基板（１）を赤外線炉に入れてソ
ルダ・ペースト（３）を加熱溶融させる（第１図Ｂ）。
次いで電子部品（４）を搭載し（第１図ｃ）、冷却して
電子部品（４）を基板にはんだ付けする（第１図Ｄ）。

さて、このような方法ではんだ付けを行うと、第２図
（Ａ）で示すようにパッド部（２）の全体よりも小さい
所定領域にはんだを供給することにより、第２図（Ａ）
で示すようにパツド部（２）間に連ねてべたいちにはん
だを供給していても、はんだが溶融した時にはんだ
（３）が濡れ易いリード端子（５）がないため、第２図
（Ｂ）に示すようにパツド部（３）上を矢印で示すよう
に拡がつていき、従来の方法よりはんだ（３）の充填可
能容積が大きい値Vb₁になつて、パツド部（２）間にま
たがつている分も含め、全てのはんだ（３）はパツド部
（２）上に吸収される。また電子部品（４）搭載時には
はんだが溶融したままの状態でもリード端子（５）はは
んだ３）が濡れ易いため、はんだはパツド部（２）外に
はみ出す心配もなくリード端子（５）に引き寄せられ、
従来のようにソルダ・ペーストの垂れによるパツド部外
へのはみ出しも生じないのである。また、はんだは一旦
パツド部（２）上で拡がつているため、リード端子
（５）を載置した歳のはんだ充填可能容積は結果的に従
来のVbより大きい値のVb′（Vb′＞Vb）になる。

即ちパツド部間にまたがつてブリツジしていた余分な
はんだをパツド部のはんだ充填可能容積Vb₁が大きいた
め全てパツド部上に吸収し、電子部品搭載時にはパツド
部外にはみ出しているはんだがないため、Vb′/Va≧１
ならブリツジを抑止することができる。

従来ならVb/Va≧Ａ、あるいは垂れの程度が小さい１
≦Vb/Va＜Ａの場合でないとブリツジレスにできず、Va
が多くなつた場合はVbが小さいためブリツジになつてい
たのである。

なお、上記実施例ではソルダ・ペーストをパッド部上
の全体より小さい所定領域に印刷する際に、パッド部と
パッド部間に連ねてべたいちに印刷したが、個々のパッ
ド部上の所定領域に印刷する方法でもよく、祖の場合、
ソルダ・ペーストがパッド部全面を覆っていなければパ
ッド部からはみだしてもかまわない。

また、ソルダ・ペーストの厚みが多少増しても問題は
ない。

なお、上記実施例では加熱源として赤外線を利用した
が、蒸気の凝縮潜熱を利用して加熱するVPS装置を利用
してもよいし、ホツトエアー、あるいはホツトプレート
を当てるようにしてもよい。また、ソルダ・ペーストの
材料に錫−鉛共晶はんだを用いたが、これとは異なる配
合比のはんだであつてもよいし、成分の異なるIn系の低
融点はんだ等でもよい。パツド部（２）も銅に限らず、
例えば表面に共晶はんだをコーテイングしても良い。リ
ード端子（５）も42アロイに90Sn−10pbはんだメツキし
たものでなくても、例えば銅合金等でもよい。

さらに上記実施例では0.65mmピツチリードの部品につ
いて説明したが、0.50,0.40mmピツチ等の一層狭小なピ
ツチを有する部品にも適用できることはいうまでもな
い。

〔発明の効果〕

以上のように、この発明によれば、所定間隔を隔てて
突出する複数のリード端子を有する電子部品を印刷配線
基板の上記リード端子に対応したパツド部にリフローは
んだ付けにより実装する方法において、予め上記パッド
部の全領域より小さい所定領域だけにはんだを供給し、
供給したはんだを溶融させ、溶融させた状態で、上記リ
ード端子を上記パツド部に載置し、その後冷却して接合
するようにしたので、はんだ溶融開始時に、はんだが濡
れやすいリード端子がなく、溶融はんだはリード端子の
方へ向うことなく、パッド部上でひろがり、リード端子
がある場合よりもはんだを充填できる許容量を大きくで
きるため、パット部からはみだしてパッド部間でショー
トしているはんだもパッド部上に吸収でき、オープン不
良、ブリツジ不良を防止でき、信頼性に富む接合が得ら
れるとともに、リード端子はパッド部に搭載されると直
ちに溶融したはんだに濡れ、表面張力（セルフアライン
効果）により僅かな外力ではずれたりせず所定位置に配
置される。高密度集積状態でもはんだ付けによる短絡の
問題なしに素子配置が可能となるという効果がある。

【図面の簡単な説明】

第１図（Ａ）〜（Ｄ）はこの発明の一実施例の電子部品
の実装方法を工程順に示す要部断面構成図、第２図
（Ａ）（Ｂ）はそれぞれ第１図（Ａ）（Ｂ）における説
明図、第３図は印刷配線基板を示す平面図、第４図
（Ａ）（Ｂ）はそれぞれ電子部品を示す平面図、第５図
（Ａ）〜（Ｄ）は従来法を順に示す断面説明図、第６図
はブリツジ不良の一例を示す斜視図、第７図（Ａ）
（Ｂ）は従来法によるはんだ供給量と充填可能容積の関
係を示す説明図である。 図において、（１）は印刷配線基板、（２）はパツド
部、（３）ははんだ、（４）は電子部品、（５）はリー
ド端子である。 なお、図中、同一符号は同一又は相当部分を示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】所定間隔を隔てて突出する複数のリード端
   子を有する電子部品を印刷配線板の上記リード端子に対
   応したパット部にリフローはんだ付けにより実装する方
   法において、予め上記パッド部の全領域より小さい所定
   領域だけにソルダ・ペーストを供給し、供給したソルダ
   ・ペーストを溶融させ、溶融させた状態で、上記リード
   端子を上記パッド部に載置し、その後冷却して接合する
   ようにしたことを特徴とする電子部品の実装方法。