JP2557268B2 - 装置取付け方法 - Google Patents

装置取付け方法

Info

Publication number
JP2557268B2
JP2557268B2 JP1504169A JP50416989A JP2557268B2 JP 2557268 B2 JP2557268 B2 JP 2557268B2 JP 1504169 A JP1504169 A JP 1504169A JP 50416989 A JP50416989 A JP 50416989A JP 2557268 B2 JP2557268 B2 JP 2557268B2
Authority
JP
Japan
Prior art keywords
solder
package element
package
layer
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1504169A
Other languages
English (en)
Other versions
JPH02504572A (ja
Inventor
レグナルト，ジヨン・クリストフアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH02504572A publication Critical patent/JPH02504572A/ja
Application granted granted Critical
Publication of JP2557268B2 publication Critical patent/JP2557268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】 本発明は装置の取付け方法に関するものであり、特に
ヒートシンクに対するレーザのような装置の結合に適用
することができる。
熱安定性および熱発散のために多数の装置がヒートシ
ンクに結合されるが、非常に小さい表面領域（典型的に
数百ミクロン×数十ミクロン）にわたって大量のパワー
を発散する半導体レーザのような装置にとって、通常ヒ
ートシンクに結合されるダイヤモンドのような高い伝導
性の熱発散器に装置を結合する必要がある。結合処理は
満足できる装置寿命にとって重要な工程であり、結合が
良好な熱伝導性を呈する必要がある。結合はまた良好な
機械的安定性を示し、結合処理により実際の装置の変化
が最小でありもしくは変化されないことが重要である。
光通信システムでは25年間にわたってほぼ１ミクロンよ
り小さいことが必要とされる機械的な安定性のために、
多数の軟はんだ付け部分はたわみにさらされるためこれ
らを使用することは不可能である。また熱発熱器に対す
るヒートシンクおよび熱発散器に対する装置の２つのは
んだ付け段階があるため、はんだ付け段階が互いを妨害
しないことを保証する必要がある。
現在の技術的な方法では、第１段階でヒートシンクお
よび熱発散器が互いに結合され、次に第１のはんだ結合
部が再溶融されないように低い融点のはんだを使用して
装置が熱発散器にはんだ付けされる。ヒートシンクおよ
び熱発散器は通常356℃の融点を有する共晶複合物であ
る88重量％の金と12重量％のゲルマニウムの合金で互い
に結合される。素子は通常接着を促進するために金で、
或は銅（ヒートシンク用の一般的な材料である）のはん
だ層中への拡散を阻止するためまずニッケルでめっきし
た後に金でめっきされる。はんだは通常ヒートシンク上
に設けられたプレフォームであり、熱発散器は上部に置
かれ、部品は通常10乃至20秒間はんだが溶融するまで加
熱される。融解段階中はんだはシンクおよび発散器上の
金の層と相互作用し、その結果凝固したはんだ層が共晶
複合物から剥離することは少い。
次に、装置チップは282℃で溶融する80重量％の金と2
0重量％の錫のはんだのプレフォームを使用して同様に
発散器に結合される。発散器およびチップは通常チタン
およびそれに続く金でめっきされ、接着を助けるために
プラチナのバリヤ層が介在することが多い。
このような結合方法に関する問題は面倒で難しい処理
段階を含むことであり、特にはんだプレフォームはその
厚さがほぼ10乃至12ミクロンしかなく、その他の寸法は
隣接する最小の素子よりも僅かに小さいだけなので、溶
融した広がった後は最小の隣接素子と同じ寸法になるこ
とである。
本発明は簡単な結合方法を可能にし、はんだフレフォ
ーム処理を不必要にするものである。
したがって、本発明は第１の観点から第１のパッケー
ジ素子の第１の面に結合された半導体素子および第１の
パッケージ素子の第２の面に結合された第２のパッケー
ジ素子を有する半導体装置を製造する方法を提供するも
のであり、その方法には第１のパッケージ素子の第１の
面にはんだ層を設け、第１のパッケージ素子の第２の面
および第２のパッケージ素子の少なくとも一方にはんだ
層を設け、半導体素子と第２のパッケージ素子との間に
第１のパッケージ素子を挿入し、単一の加熱動作ではん
だ層を溶融し、第１のパッケージ素子に半導体素子およ
び第２のパッケージ素子を結合するために熱を加えるこ
とを含む。
第２の観点から、本発明はそれぞれ実質的に同じ融点
を有する第１および第２のはだ層の第１の層を第１のパ
ッケージ素子の第１の面に設け、その第２のはんだ層を
第１のパッケージ素子の第２の面および第２のパッケー
ジ素子の少なくとも一方に設け、第２のパッケージ素子
に関して第１のパッケージ素子を位置し、第１のパッケ
ージ素子に関して半導体素子を位置し、第２のはんだ層
を溶融するために加熱し、第１のはんだ層を溶融するた
めに加熱し、それによって半導体素子および第２のパッ
ケージ素子が第１のパッケージ素子に結合されるステッ
プを含む第１のパッケージ素子の第１の面に結合された
半導体素子および第１のパッケージ素子の第２の面に結
合された第２のパッケージ素子を有する半導体装置を製
造する方法を提供するものである。
プレフォームの処理を不要にするために、本発明はは
んだによる熱発散器の被覆を提案している。この被覆お
よび良好なはんだ結合を満足できるように達成する際に
種々の問題が生じる。第１に、金と錫の合金がチタン／
プラチナ／金めっきされたダイヤモンドヒートシンク上
に吹付けられた。しかしながら、結合処理期間中はんだ
はめっき金属と相互作用したため、はんだは満足できな
いものになった。プラチナだけで被覆されたダイヤモン
ド熱発散器を使用する類似した方法が試みられたが、金
／錫／プラチナの３元の満足できない混合物が生じた。
ヒートシンクに対する接着を助け、溶融段階期間中には
んだ中にあまり溶出さない適切な材料が研究され、結果
的にヒーシシンクに好ましい被覆としてモリブテンが選
択された。しかしながら、一度ヒートシンクの上面が少
量のプレフォームを使用する必要性を避けるために金／
錫のはんだにより被覆されると、低い融点のはんだ層に
対して高い融点のはんだを使用することができず、した
がって通常のゲルマニウム／金のはんだを使用すること
ができない。これは最初にヒートシンクに熱発散器をは
んだ付けすることによって克服できるが、これはさらに
多数のスパッタリング段階を意味し、また比較的少数の
取付けられた熱発散器だけが単一動作で被覆されること
ができるため、大量生産の観点からは望ましくない。別
の選択可能な方法としては、約250℃の温度を使用して
ヒートシンクに被覆された発散器を熱圧縮結合すること
であるが、この処理は金／錫はんだ面に影響を及ぼす傾
向があるため信頼性の高い再現性が得られない。
本発明は同時に両方の結合を形成することによって確
立され２段階結合処理から逸脱し、それによって異なる
融点のはんだを不要にする。好ましい方法および実施例
において、熱発散器ははんだによる接着および湿潤を助
けるバリヤ層で両側を被覆され、特にモリブデンはこれ
に適し、被覆された熱発散器の両側ははんだにより被覆
され、80重量％の金および20重量％の錫のはんだが好ま
しい。典型的にモリブデン層の厚さは0.25μｍである。
典型的にはんだ層の厚さはそれぞれ約2.5μｍである。
このはんだ被覆熱発散器はヒートシンクと装置チップと
の間に挿入され、その位置に保持されて両方のはんだ層
を溶融するために約15秒間ヒートシンクを介して加熱さ
れる。パッケージヘッダまたは分離したブロックでもよ
いヒートシンクは通常の方法で約１ミクロンの厚さに金
めっきされているため、熱発散器とヒートシンクとの間
のはんだが溶融したとき、はんだはその金のいくらかを
使用して非共晶ペーストとして液化する。ここに残った
応力が装置特性に影響しないため、これはこの位置に許
容されることができる。典型的に0.3ミクロンの金の層
で装置チップ面は通常の方法で金属化され、上部はんだ
層は下部層ほど金を吸収することはできず（利用できる
部分が少ないため）、したがってそれは共晶複合物また
はそれに近いものに凝固し、実質的に応力はないままで
ある。実際に、上部層が溶融されると、直ぐにチップを
その位置に保持し、加熱を停止するために使用されてい
るコレットを除去することができる。
もちろん、使用されるはんだが共晶複合物であること
は重要ではない。好ましい結果は、加熱後にヒートシン
クと熱発散器との間のはんだがヒートシンクと反対側の
熱発散器の面上に設けられたはんだよりも高い融点を有
する場合、共晶複合物のいずれかの側が数重量％の合金
組成を有することにより達成されることができる。はん
だ組成に対する制限はもちろん装置の素子の熱感応性に
依存している。通常、半導体装置は熱感応性の最も高い
素子である。かなりのはんだ部分がはんだ付け処理期間
中に例えば金等の合金成分を吸収することの容易性およ
びその範囲も重要である。したがって、ヒートシンクお
よび半導体装置の金属化した表面の組成および厚さに注
意するべきである。少なくとも70重量％の金を含有する
金と錫のはんだが必要とされ、金の含有に対する上限は
最高許容はんだ付け温度によって決定され、83重量％よ
り少ないことはほぼ確実である。金と錫のはんだが使用
される場合、金の含有量は75乃至82重量％であることが
好ましい。
この方法は熱発散器が被覆される必要があるが、単一
動作で非常に多数の発散器を被覆し、それらを裏返して
他の側を被覆することができる。一度これが行われる
と、後の全ての構成段階は簡単化される。３つの部品お
よび２つの扱いにくいはんだプレフォームを処理し、２
つの分離した加熱段階を実行する代わりに、プレフォー
ムを処理する必要はなく、必要な加熱段階は１つだけで
ある。この方法の特有の利点は、被覆された熱発散器が
ホッパーに収容されそれから分配される大量生産に対し
て容易に自動化されることである。
はんだ溶融段階が非常に速く行われた場合、いくつか
の適用において熱発散器上のバリヤ／湿潤層を省くこと
ができる。

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】第１のパッケージ素子の第１の面に結合さ
    れた半導体素子および第１のパッケージ素子の第２の面
    に結合された第２のパッケージ素子を有する半導体装置
    の製造方法において、 第１のパッケージ素子の第１の面にはんだ層を設け、第
    １のパッケージ素子の第２の面および第２のパッケージ
    素子の少なくとも一方にはんだ層を設け、半導体素子と
    第２のパッケージ素子との間に第１のパッケージ素子を
    挿入し、単一の加熱動作ではんだ層を溶融し、第１のパ
    ッケージ素子に半導体素子および第２のパッケージ素子
    を結合するために熱を加えることを含む方法。
  2. 【請求項２】はんだは金および錫のはんだである請求項
    １記載の方法。
  3. 【請求項３】半導体素子並びに第１および第２のパッケ
    ージ素子の少なくとも一方の隣接面は金の層を含んでい
    る請求項１または２のいずれか１項記載の方法。
  4. 【請求項４】第１のパッケージ素子の第１の面に結合さ
    れた半導体素子および第１のパッケージ素子の第２の面
    に結合された第２のパッケージ素子を有する半導体装置
    の製造方法において、 それぞれ実質的に同じ融点を有する第１および第２のは
    んだ層の第１の層を第１のパッケージ素子の第１の面に
    設け、第２のはんだ層を第１のパッケージ素子の第２の
    面および第２のパッケージ素子の少なくとも一方に設
    け、 第２のパッケージ素子に関して第１のパッケージ素子を
    位置し、 第１のパッケージ素子に関して半導体素子を位置し、 第２のはんだ層を溶融するために加熱し、 第１のはんだ層を溶融するために加熱し、それによって
    半導体素子および第２のパッケージ素子が第１のパッケ
    ージ素子に結合される製造方法。
  5. 【請求項５】第１および第２のはんだ層は、単一の加熱
    動作で第１のパッケージ素子に半導体素子および第２の
    パッケージ素子を結合するために溶融される請求項４記
    載の方法。
  6. 【請求項６】第１および第２のはんだ層はそれぞれ第１
    のパッケージ素子の第１および第２の面に設けられ、前
    記第１の面が結合されるべき半導体素子の面および前記
    第２の面が結合されるべき第２のパッケージ素子の面は
    それぞれ少なくともはんだ溶融状態のとき各はんだ層に
    よって容易に吸収可能な材料の面を有し、加熱結合ステ
    ップ期間中にはんだ層の組成は溶融温度における最終変
    化により変化する請求項４または５記載の方法。
  7. 【請求項７】第１および第２のはんだ層は結合の前は実
    質的に同じ組成であり、前記半導体装置の前記面上の前
    記容易に吸収可能な材料の厚さは実質的に前記第２のパ
    ッケージ素子の前記面上のものよりも小さく、結合処理
    において結合後に第２のはんだ層が第１のはんだ層より
    も高い融点を有するように、前記容易に吸収可能な材料
    の吸収率は前記第２のはんだ層より前記第１のはんだ層
    が小さい請求項６記載の方法。
  8. 【請求項８】第１および第２のはんだ層はそれぞれ共晶
    組成またはそれに近い組成を有する請求項４乃至７のい
    ずれか１項記載の方法。
  9. 【請求項９】第１および第２のはんだ層はそれぞれ金と
    錫のはんだを含み、前記容易に吸収可能な材料は金であ
    る請求項６に依存する請求項６、７または８のいずれか
    １項記載の方法。
  10. 【請求項１０】第１のパッケージ素子は熱発散器であ
    り、第２のパッケージ素子はヒートシンクである請求項
    １乃至９のいずれか１項記載の方法。
  11. 【請求項１１】はんだによる接着および湿潤を助ける層
    がはんだ供給の前に設けられる請求項１乃至10のいずれ
    か１項記載の方法。
  12. 【請求項１２】前記層はモリブデンを含む請求項11記載
    の方法。
  13. 【請求項１３】請求項１乃至12のいずれか１項記載の方
    法により製造された装置。
  14. 【請求項１４】その両結合面がはんだ層を有する請求項
    １乃至12のいずれか１項記載の方法に使用される熱発散
    器。
  15. 【請求項１５】前記面のそれぞれの上のはんだは実質的
    に同じ融点を有する請求項14記載の熱発散器。
  16. 【請求項１６】前記面のそれぞれの上のはんだは実質的
    に同じ組成を有する請求項15記載の熱発散器。
JP1504169A 1988-03-31 1989-03-31 装置取付け方法 Expired - Fee Related JP2557268B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8807729.2 1988-03-31
GB888807729A GB8807729D0 (en) 1988-03-31 1988-03-31 Device mounting

Publications (2)

Publication Number Publication Date
JPH02504572A JPH02504572A (ja) 1990-12-20
JP2557268B2 true JP2557268B2 (ja) 1996-11-27

Family

ID=10634455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1504169A Expired - Fee Related JP2557268B2 (ja) 1988-03-31 1989-03-31 装置取付け方法

Country Status (8)

Country Link
US (1) US4995546A (ja)
EP (1) EP0335744B1 (ja)
JP (1) JP2557268B2 (ja)
AT (1) ATE113413T1 (ja)
CA (1) CA1311860C (ja)
DE (1) DE68918972T2 (ja)
GB (1) GB8807729D0 (ja)
WO (1) WO1989009491A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170930A (en) * 1991-11-14 1992-12-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
JPH06265726A (ja) * 1993-03-15 1994-09-22 Chichibu Cement Co Ltd 偏光子の接合方法およびメタライズ方法
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5540379A (en) * 1994-05-02 1996-07-30 Motorola, Inc. Soldering process
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
US20050136640A1 (en) * 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20040125563A1 (en) * 2002-12-31 2004-07-01 Vrtis Joan K. Coating for a heat dissipation device and a method of fabrication
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US20080290502A1 (en) * 2007-05-25 2008-11-27 Zafer Kutlu Integrated circuit package with soldered lid for improved thermal performance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5037114A (ja) * 1973-08-06 1975-04-07
US3922775A (en) * 1973-09-13 1975-12-02 Sperry Rand Corp High frequency diode and manufacture thereof
JPS5627988A (en) * 1979-08-15 1981-03-18 Kokusai Denshin Denwa Co Ltd <Kdd> Semiconductor laser device
JPS577989A (en) * 1980-06-17 1982-01-16 Matsushita Electric Ind Co Ltd Mount for semiconductor laser
EP0042693B1 (en) * 1980-06-21 1985-03-27 LUCAS INDUSTRIES public limited company Semi-conductor power device assembly and method of manufacture thereof
US4465223A (en) * 1980-12-31 1984-08-14 International Business Machines Corporation Process for brazing
JPS6023906B2 (ja) * 1981-05-18 1985-06-10 松下電器産業株式会社 部品の半田付方法
US4389557A (en) * 1981-08-17 1983-06-21 Northern Telecom Limited Semiconductor laser bonding technique
GB2137131B (en) * 1983-03-15 1986-06-25 Standard Telephones Cables Ltd Bonding semiconductive bodies
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
NL8501153A (nl) * 1985-04-22 1986-11-17 Philips Nv Halfgeleiderinrichting.
JPH0746747B2 (ja) * 1986-09-09 1995-05-17 松下電器産業株式会社 半導体レーザのボンディング方法
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure

Also Published As

Publication number Publication date
GB8807729D0 (en) 1988-05-05
JPH02504572A (ja) 1990-12-20
ATE113413T1 (de) 1994-11-15
WO1989009491A1 (en) 1989-10-05
CA1311860C (en) 1992-12-22
EP0335744B1 (en) 1994-10-26
EP0335744A1 (en) 1989-10-04
DE68918972T2 (de) 1995-05-24
US4995546A (en) 1991-02-26
DE68918972D1 (de) 1994-12-01

Similar Documents

Publication Publication Date Title
JP2837616B2 (ja) 半導体部品の接合方法
JP2758373B2 (ja) 低温三元ｃ４ボンディング法
CA2080931C (en) Bonding method using solder composed of multiple alternating gold and tin layers
JP2557268B2 (ja) 装置取付け方法
JPH04273453A (ja) 直接チップ取り付け方法
US5021300A (en) Solder back contact
US20050139644A1 (en) Electronic devices and methods of forming electronic devices
JP2000210767A (ja) ２つの部品の接合方法
JPS592595B2 (ja) ろう合金
US5622305A (en) Bonding scheme using group VB metallic layer
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP3078489B2 (ja) はんだ付け方法およびその方法から製造される機器
JP4600672B2 (ja) Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
US6742248B2 (en) Method of forming a soldered electrical connection
JP5062710B2 (ja) Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP4947345B2 (ja) Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JPS6153851B2 (ja)
US6203929B1 (en) Gold plated solder material and method of fluxless soldering using solder
JPH0146228B2 (ja)
JPS61181136A (ja) ダイボンデイング方法
JP4369643B2 (ja) はんだ接合層
JPS5868945A (ja) フリツプチツプボンデイング法
JPH11330108A (ja) 電子部品の接合方法及び接合材
JPH0312992A (ja) 電気的接合部
JPH07201920A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees