JP3078489B2 - はんだ付け方法およびその方法から製造される機器 - Google Patents
はんだ付け方法およびその方法から製造される機器Info
- Publication number
- JP3078489B2 JP3078489B2 JP07324471A JP32447195A JP3078489B2 JP 3078489 B2 JP3078489 B2 JP 3078489B2 JP 07324471 A JP07324471 A JP 07324471A JP 32447195 A JP32447195 A JP 32447195A JP 3078489 B2 JP3078489 B2 JP 3078489B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- bonding pad
- sacrificial
- soldering temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4238—Soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05669—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12708—Sn-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12896—Ag-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31—Surface property or characteristic of web, sheet or block
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
- Joining Of Glass To Other Materials (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、はんだ付けに関す
る。
る。
【0002】
【従来の技術】多くの技術分野において、ある部材と他
の部材とをはんだ付けする必要がある。はんだ付けは従
来から広い分野で使用されているにもかかわらず、まだ
なお多くの課題がある。例えば、光ファイバを比較的脆
い基板にはんだ付けした際、はんだ付けした箇所やその
付近の基板にひび割れが見られることがある。いうまで
もなくこのようなひび割れは非常に望ましくないもので
あり、このひび割れの問題を低減し、または無くすこと
のできるはんだ付け方法が望まれていた。
の部材とをはんだ付けする必要がある。はんだ付けは従
来から広い分野で使用されているにもかかわらず、まだ
なお多くの課題がある。例えば、光ファイバを比較的脆
い基板にはんだ付けした際、はんだ付けした箇所やその
付近の基板にひび割れが見られることがある。いうまで
もなくこのようなひび割れは非常に望ましくないもので
あり、このひび割れの問題を低減し、または無くすこと
のできるはんだ付け方法が望まれていた。
【0002】
【課題を解決するための手段】本発明者らは、従来技術
の構造におけるはんだと基板の間の熱膨張によるミスマ
ッチ(不適合)が、結果として接合の欠陥や基板のひび
割れを引き起こしうる大きな応力となっていることを発
見した。また、本発明者らは効果的に応力を分散させ、
それにより、従来見られた欠陥をほとんど無くす方法を
発見した。
の構造におけるはんだと基板の間の熱膨張によるミスマ
ッチ(不適合)が、結果として接合の欠陥や基板のひび
割れを引き起こしうる大きな応力となっていることを発
見した。また、本発明者らは効果的に応力を分散させ、
それにより、従来見られた欠陥をほとんど無くす方法を
発見した。
【0003】本発明の一実施態様である機器(素子)
は、第1の部材と、第1の部材の表面に配置された接合
パッドと特定の成分のはんだを用いて第1の部材の接合
パッドに接合された第2の部材を備えている。はんだ
は、たとえばMSnはんだであり、ここでMはAuまた
はAgである。「MSn」はMとSnが等しいモルパー
セントであることを必要条件とするものではない。
は、第1の部材と、第1の部材の表面に配置された接合
パッドと特定の成分のはんだを用いて第1の部材の接合
パッドに接合された第2の部材を備えている。はんだ
は、たとえばMSnはんだであり、ここでMはAuまた
はAgである。「MSn」はMとSnが等しいモルパー
セントであることを必要条件とするものではない。
【0004】また、機器はさらに、接合パッドの上に配
置された閉じ込め層を備えており、この閉じ込め層に
は、閉じ込め層から接合パッドへ通り抜けられる窓(連
続した端部を持っていなくともよい)が設けられてい
る。この閉じ込め層は、はんだ付け温度で融解した特定
の成分のはんだに対して実質的に不活性である。接合パ
ッドは、はんだ付け温度で特定の成分の融解したはんだ
と相互作用するような材料を選んだ第1の層(犠牲(sac
rificial)層)を備えている。これにより、融解した材
料を融点より低温まで冷やした後、再凝固した材料は閉
じ込め層の下で窓を越えて広がっている。
置された閉じ込め層を備えており、この閉じ込め層に
は、閉じ込め層から接合パッドへ通り抜けられる窓(連
続した端部を持っていなくともよい)が設けられてい
る。この閉じ込め層は、はんだ付け温度で融解した特定
の成分のはんだに対して実質的に不活性である。接合パ
ッドは、はんだ付け温度で特定の成分の融解したはんだ
と相互作用するような材料を選んだ第1の層(犠牲(sac
rificial)層)を備えている。これにより、融解した材
料を融点より低温まで冷やした後、再凝固した材料は閉
じ込め層の下で窓を越えて広がっている。
【0005】前述の融解したはんだと犠牲材料の間の相
互作用には、典型的には、犠牲層材料の融点の局所的低
下を伴う融解はんだと犠牲層間の拡散を含む。
互作用には、典型的には、犠牲層材料の融点の局所的低
下を伴う融解はんだと犠牲層間の拡散を含む。
【0006】本発明の他の態様は、第1の部材とこの第
1の部材にはんだ付けされる第2の部材を備えた機器を
作る方法である。この方法は、第1の部材の表面に配置
される接合パッドを第1の部材に供給する工程と、接合
パッド上に配置された特定の成分のはんだの上に第2の
部材に接触させ、はんだを融解する温度以上にはんだを
熱する工程とを有する。さらに、再凝固温度まではんだ
を冷やす工程を有する。
1の部材にはんだ付けされる第2の部材を備えた機器を
作る方法である。この方法は、第1の部材の表面に配置
される接合パッドを第1の部材に供給する工程と、接合
パッド上に配置された特定の成分のはんだの上に第2の
部材に接触させ、はんだを融解する温度以上にはんだを
熱する工程とを有する。さらに、再凝固温度まではんだ
を冷やす工程を有する。
【0007】前記方法は、接合パッドの上に閉じ込め層
を供給する工程をさらに有し、この閉じ込め層は窓を有
し、またはんだ付け温度で融解した特定の成分のはんだ
について実質的に不活性である。さらにこの方法は、は
んだを融点以下に冷やした後に、再凝固した融解材料が
前記閉じ込め層の下で前記窓を越えて広がっているよう
に、はんだ付け温度ではんだと相互作用するように選択
された犠牲材料からなる第1の層を備えた接合パッドを
提供する工程も有する。
を供給する工程をさらに有し、この閉じ込め層は窓を有
し、またはんだ付け温度で融解した特定の成分のはんだ
について実質的に不活性である。さらにこの方法は、は
んだを融点以下に冷やした後に、再凝固した融解材料が
前記閉じ込め層の下で前記窓を越えて広がっているよう
に、はんだ付け温度ではんだと相互作用するように選択
された犠牲材料からなる第1の層を備えた接合パッドを
提供する工程も有する。
【0008】
【発明の実施の形態】本発明者は、例えばはんだと第一
の部材(基板)との間の熱膨張ミスマッチを起こす第1
の部材/はんだ/第2の部材の多くの組合わせを発見し
た。このようなミスマッチは結果として、大きな応力を
生じ、特に基板がシリコンやガラス等の脆い材料を含ん
でいる場合は、接合の欠陥や、さらには基板のひび割れ
さえも生じさせる。この問題は典型的に、融解したはん
だが、接合パッドやはんだのダム等によって基板の表面
のあらかじめ決められた領域に限定されている場合には
特に深刻である。
の部材(基板)との間の熱膨張ミスマッチを起こす第1
の部材/はんだ/第2の部材の多くの組合わせを発見し
た。このようなミスマッチは結果として、大きな応力を
生じ、特に基板がシリコンやガラス等の脆い材料を含ん
でいる場合は、接合の欠陥や、さらには基板のひび割れ
さえも生じさせる。この問題は典型的に、融解したはん
だが、接合パッドやはんだのダム等によって基板の表面
のあらかじめ決められた領域に限定されている場合には
特に深刻である。
【0009】図1に模式的に示すように、融解したはん
だは接合パッドを濡らすが、基板との接合角度が比較的
大きいので接合パッドを越えては広がらない。これによ
り空気とはんだとの境界部で基板の応力集中が生じ、ひ
び割れ17を生じさせる原因となる。図1において、番
号11〜15は、それぞれ、第1の部材、第2の部材、
第1の部材の接合パッド、第2の部材の対応する接合パ
ッドそして再凝固したはんだを示している。第1の部材
は例えばSi部材18とSiO2層16を含む複合部材
である。層16の矢印は、はんだの熱膨脹係数が基板材
料の熱膨張より大きい場合の層内の応力を示す。もしこ
の応力があまりに大きいと、基板のひび割れが生じう
る。
だは接合パッドを濡らすが、基板との接合角度が比較的
大きいので接合パッドを越えては広がらない。これによ
り空気とはんだとの境界部で基板の応力集中が生じ、ひ
び割れ17を生じさせる原因となる。図1において、番
号11〜15は、それぞれ、第1の部材、第2の部材、
第1の部材の接合パッド、第2の部材の対応する接合パ
ッドそして再凝固したはんだを示している。第1の部材
は例えばSi部材18とSiO2層16を含む複合部材
である。層16の矢印は、はんだの熱膨脹係数が基板材
料の熱膨張より大きい場合の層内の応力を示す。もしこ
の応力があまりに大きいと、基板のひび割れが生じう
る。
【0010】図2ははんだ付けする前の本発明にかかる
基板とはんだの組み合わせを表す模式図である。ここ
で、番号21〜24はそれぞれ、基板(複合材料でもよ
い)、接合パッド、閉じ込め層、閉じ込め層中の「窓」
中に配置されたはんだのバンプである。接合パッドは、
層25(これは必ずしもなくともよい)と犠牲材料の層
26を含むことが示されている。任意の層25は、例え
ば、基板とはんだの接合を促進させる「粘着」(例えば
Ti)層や、粘着層とAu等の被覆材料との間の相互作
用を避ける「障壁」層(例えばPt)から成る多重層構
造を有している。これらの構成は従来よりよく知られた
技術であり、窒化チタン材料をTi層とPt層の間には
さむこともよく知られている。
基板とはんだの組み合わせを表す模式図である。ここ
で、番号21〜24はそれぞれ、基板(複合材料でもよ
い)、接合パッド、閉じ込め層、閉じ込め層中の「窓」
中に配置されたはんだのバンプである。接合パッドは、
層25(これは必ずしもなくともよい)と犠牲材料の層
26を含むことが示されている。任意の層25は、例え
ば、基板とはんだの接合を促進させる「粘着」(例えば
Ti)層や、粘着層とAu等の被覆材料との間の相互作
用を避ける「障壁」層(例えばPt)から成る多重層構
造を有している。これらの構成は従来よりよく知られた
技術であり、窒化チタン材料をTi層とPt層の間には
さむこともよく知られている。
【0011】犠牲材料には、融解した材料が閉じ込め層
の窓からしだいに広がるように、はんだ付け温度ではん
だ材料と相互作用するようなものが選択されている。閉
じ込め層の下で融解した材料が横方向へ進行することに
より、結果として、閉じ込め層がいくぶん持ち上がり、
楔形のはんだバンプの「足」が形成される。これを図3
に模式的に表す。これは、第2の部材30が第1の部材
21にはんだ付けされた状態を示すもので、再凝固した
材料24´が閉じ込め層23の下に広がっている。材料
26は、図2の犠牲層の残り(融解しなかったかまたは
相互作用しなかった)の部分であり、番号32はもとも
との犠牲材料と再凝固した材料との間の境界面を示す。
融解しなかった犠牲材料を残しておくかどうかは任意で
ある。
の窓からしだいに広がるように、はんだ付け温度ではん
だ材料と相互作用するようなものが選択されている。閉
じ込め層の下で融解した材料が横方向へ進行することに
より、結果として、閉じ込め層がいくぶん持ち上がり、
楔形のはんだバンプの「足」が形成される。これを図3
に模式的に表す。これは、第2の部材30が第1の部材
21にはんだ付けされた状態を示すもので、再凝固した
材料24´が閉じ込め層23の下に広がっている。材料
26は、図2の犠牲層の残り(融解しなかったかまたは
相互作用しなかった)の部分であり、番号32はもとも
との犠牲材料と再凝固した材料との間の境界面を示す。
融解しなかった犠牲材料を残しておくかどうかは任意で
ある。
【0012】現在の発明者らの知見によれば、融解した
はんだ材料(例えば、Auを約80重量%含有する共融
AuSn)は、犠牲層の材料(例えばAu)と相互作用
することにより、局所的に、もともとのはんだの成分と
は違う成分の融解合金が形成されている。融解したはん
だ材料は窓の中で犠牲材料を消費し(溶解し)、そして
閉じ込め層の下で横方向に広がり始め、この過程で、犠
牲材料が濃縮される。
はんだ材料(例えば、Auを約80重量%含有する共融
AuSn)は、犠牲層の材料(例えばAu)と相互作用
することにより、局所的に、もともとのはんだの成分と
は違う成分の融解合金が形成されている。融解したはん
だ材料は窓の中で犠牲材料を消費し(溶解し)、そして
閉じ込め層の下で横方向に広がり始め、この過程で、犠
牲材料が濃縮される。
【0013】閉じ込め層の下で固体/液体の境界面で融
解された混合物が、犠牲層の材料についてますます濃縮
され、境界面の進行は遅くなり、やがて止まる。ほとん
どの場合、融解した材料は犠牲層の材料と相互作用を起
こすだけでなく、犠牲層の下の層とも相互作用を起こ
す。例えば、現在の発明者らの知見では、Snは障壁層
のPtと相互作用し、この相互作用が、この発明の効果
に寄与する。
解された混合物が、犠牲層の材料についてますます濃縮
され、境界面の進行は遅くなり、やがて止まる。ほとん
どの場合、融解した材料は犠牲層の材料と相互作用を起
こすだけでなく、犠牲層の下の層とも相互作用を起こ
す。例えば、現在の発明者らの知見では、Snは障壁層
のPtと相互作用し、この相互作用が、この発明の効果
に寄与する。
【0014】上述の新規方法のメカニズムの説明は単な
る解説のためのものであって、本発明は、提案されたメ
カニズムの正確さには依存しない。
る解説のためのものであって、本発明は、提案されたメ
カニズムの正確さには依存しない。
【0015】当業者であればわかるように、本発明のに
よるはんだ付けの形によって、接合部と非接合部の間の
遷移部分が効果的に分布し、これに伴い、基板上ではる
かに広い部分に応力を分散させることができる。その結
果、基板のひび割れの発生率は大幅に低減できる。
よるはんだ付けの形によって、接合部と非接合部の間の
遷移部分が効果的に分布し、これに伴い、基板上ではる
かに広い部分に応力を分散させることができる。その結
果、基板のひび割れの発生率は大幅に低減できる。
【0016】例えば、光ファイバを35ケースの従来技
術の構造(例えば、閉じ込め層や犠牲層がなく接合パッ
ドを含んだ構造)ではんだ付けする実験を行った。結果
物の検査によれば35の基板のうち33の基板がひび割
れていたことが判明した。上述のケースと、接合パッド
に関してのみ異なるようにした本発明による実験で、
0.5μm厚のAu(犠牲)層、0.1μm厚の閉じ込
め(Cr)層を含む15ケースのはんだ付け構造を作っ
た。検査によれば、結果物はひび割れたものは一つもな
かった。本発明によるさらに10ケースの構造物の温度
の周期変化(−40℃から+85℃を40回)の結果も
ひび割れはなかった。
術の構造(例えば、閉じ込め層や犠牲層がなく接合パッ
ドを含んだ構造)ではんだ付けする実験を行った。結果
物の検査によれば35の基板のうち33の基板がひび割
れていたことが判明した。上述のケースと、接合パッド
に関してのみ異なるようにした本発明による実験で、
0.5μm厚のAu(犠牲)層、0.1μm厚の閉じ込
め(Cr)層を含む15ケースのはんだ付け構造を作っ
た。検査によれば、結果物はひび割れたものは一つもな
かった。本発明によるさらに10ケースの構造物の温度
の周期変化(−40℃から+85℃を40回)の結果も
ひび割れはなかった。
【0017】明らかに、これらの実験結果によれば、こ
の発明は、上述したひび割れの問題を効果的に排除する
ことができることを示している。
の発明は、上述したひび割れの問題を効果的に排除する
ことができることを示している。
【0018】
【実施例】光ファイバを、従来より知られているSi基
板にはんだ付けした。具体的には、従来の方法によっ
て、Si部材にSiO2 膜(0.4〜20μm)を形成
し、パタン化した。薄い膜の抵抗層を薄い膜ヒータとし
て堆積しパタン化した。中間誘電体層(例えば、100
nmSiO2 またはSiN)はPECVDにより堆積さ
せ、ファイバ接合領域の下に誘電体層を残し、それ以外
の場所からは取り除くようにパタン化した。
板にはんだ付けした。具体的には、従来の方法によっ
て、Si部材にSiO2 膜(0.4〜20μm)を形成
し、パタン化した。薄い膜の抵抗層を薄い膜ヒータとし
て堆積しパタン化した。中間誘電体層(例えば、100
nmSiO2 またはSiN)はPECVDにより堆積さ
せ、ファイバ接合領域の下に誘電体層を残し、それ以外
の場所からは取り除くようにパタン化した。
【0019】接合パッドは以下のように形成した。粘着
層(例えば、100nmTi,または50nmTiおよ
び25nmTiN)を形成し、次に障壁層(例えば0.
2μmPt)、さらに、犠牲材料層(例えば0.5μm
Au)を形成した。堆積は、適当な方法、例えばスパッ
タリングや電子ビーム蒸着方法で行うことができる。堆
積された層は、好ましい接合パッドを形成するようにパ
タン化した。
層(例えば、100nmTi,または50nmTiおよ
び25nmTiN)を形成し、次に障壁層(例えば0.
2μmPt)、さらに、犠牲材料層(例えば0.5μm
Au)を形成した。堆積は、適当な方法、例えばスパッ
タリングや電子ビーム蒸着方法で行うことができる。堆
積された層は、好ましい接合パッドを形成するようにパ
タン化した。
【0020】その後、閉じ込め層(例えば0.1μmT
iまたはCr)を従来方法によって堆積し、その後、閉
じ込め層の材料が接合パッドの犠牲材料上に配置される
ように従来方法によるパタン化を行った。その接合パッ
ドには閉じ込め層の開口として広がる細長い窓を配置し
た。最後に、薄い膜はんだ(例えば6μmの共融のAu
Sn)を従来のリフトオフ(lift-off)技術を利用して窓
を通して、犠牲材料上に電子ビーム蒸着させた。窓の中
のはんだ上に好適な金属化をしたファイバを配置した
後、はんだを融解するようにヒータに通電した。はんだ
付け温度は約320℃であり、約30秒間維持した。
iまたはCr)を従来方法によって堆積し、その後、閉
じ込め層の材料が接合パッドの犠牲材料上に配置される
ように従来方法によるパタン化を行った。その接合パッ
ドには閉じ込め層の開口として広がる細長い窓を配置し
た。最後に、薄い膜はんだ(例えば6μmの共融のAu
Sn)を従来のリフトオフ(lift-off)技術を利用して窓
を通して、犠牲材料上に電子ビーム蒸着させた。窓の中
のはんだ上に好適な金属化をしたファイバを配置した
後、はんだを融解するようにヒータに通電した。はんだ
付け温度は約320℃であり、約30秒間維持した。
【0021】ヒータの電流を切った後、はんだを再凝固
させて、ファイバをSi部材に結合した。光学顕微鏡に
よる検査によれば、閉じ込め層は下に重なるSi表面に
対し平行で平板状になってはおらず、図3に示すように
部分的に隆起していた。これは、固体/液体境界面が閉
じ込め層の下で横方向に動いたことを示すものである。
成分の分析によれば、閉じ込め層の下で再凝固した材料
は共融混合物よりもAu濃度が高くなる。
させて、ファイバをSi部材に結合した。光学顕微鏡に
よる検査によれば、閉じ込め層は下に重なるSi表面に
対し平行で平板状になってはおらず、図3に示すように
部分的に隆起していた。これは、固体/液体境界面が閉
じ込め層の下で横方向に動いたことを示すものである。
成分の分析によれば、閉じ込め層の下で再凝固した材料
は共融混合物よりもAu濃度が高くなる。
【0022】以上の説明のほとんどがAuSnはんだと
Au犠牲層についてであるが、本発明はこれに限定され
るものではない。実際に、本発明は、好適な犠牲材料が
存在することを条件として、どのような複合成分のはん
だ(例えば、共融AgSnまたはPbSn)に対しても
適用できる。このような材料ははんだよりも融解温度が
高く、はんだ付け温度ではんだと相互作用を起こしやす
いものが選択される。このため、融解はんだに局所的に
比較的小量の犠牲材料を加えるだけで、その場所の融解
した材料の凝固温度が比較的大きく変化する。例えば、
はんだが共融のAgSnまたはPbSnである場合、好
適な例としての犠牲材料はAuである。ここで、特定の
はんだとともに使用される犠牲材料は、はんだの成分の
成分元素に限定されない。
Au犠牲層についてであるが、本発明はこれに限定され
るものではない。実際に、本発明は、好適な犠牲材料が
存在することを条件として、どのような複合成分のはん
だ(例えば、共融AgSnまたはPbSn)に対しても
適用できる。このような材料ははんだよりも融解温度が
高く、はんだ付け温度ではんだと相互作用を起こしやす
いものが選択される。このため、融解はんだに局所的に
比較的小量の犠牲材料を加えるだけで、その場所の融解
した材料の凝固温度が比較的大きく変化する。例えば、
はんだが共融のAgSnまたはPbSnである場合、好
適な例としての犠牲材料はAuである。ここで、特定の
はんだとともに使用される犠牲材料は、はんだの成分の
成分元素に限定されない。
【0023】
【発明の効果】本発明によれば、融解したはんだが再凝
固した後には、はんだと基板との境界面が分散した構成
となり、はんだと基板の熱膨張率の差に基づく基板内の
応力を低減することができる。
固した後には、はんだと基板との境界面が分散した構成
となり、はんだと基板の熱膨張率の差に基づく基板内の
応力を低減することができる。
【図1】従来のはんだ付けのようすを示す模式図。
【図2】本発明に係るはんだ付け前の典型的な接合部分
のようすを示す模式図。
のようすを示す模式図。
【図3】本発明に係るはんだ付けの完成したようすを示
す模式図。
す模式図。
11…第1の部材 12…第2の部材 13、14…接合パッド 15…はんだ 16…層 17…ひび割れ 18…第1の部材 21…基板 22…接合パッド 23…閉じ込め層 24、24´…はんだのバンプ 25…層 26…犠牲層 30…第2の部材 32…境界面
フロントページの続き (72)発明者 ジェラード エドモンド ヘネイン アメリカ合衆国,07928 ニュージャー ジー,モーリス カウンティー,チャタ ム,レキシントン コート 13 (72)発明者 ジョセフ シュムロヴィッチ アメリカ合衆国,07974 ニュージャー ジー,ユニオン カウンティー,マーレ イ ヒル,サガモア ドライブ 82 (56)参考文献 特公 平2−35475(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H05K 3/34
Claims (7)
- 【請求項1】 a)第1の部材(21)と、この第1の
部材の表面上に配置された接合パッド(22)と、 b)特定の成分からなるはんだ(24)を用いて接合パ
ッドで前記第1の部材と接合する第2の部材(30)
と、 を有する機器において、 c)前記特定成分のはんだの一部を受け取り、前記接合
パッド上に堆積するための貫通窓を有し、はんだ付け温
度で融解した前記特定の成分のはんだに対して実質的に
不活性である閉じ込め層(23)を有し、 d)前記接合パッドは、はんだを融点以下に冷やした
後、再凝固した材料(24’)が前記閉じ込め層の下で
前記窓を越えて広がるように、はんだ付け温度で融解し
た特定の成分のはんだと相互作用するように選択された
犠牲材料の第1の層(26)を有していること、 を特徴とする機器。 - 【請求項2】 請求項1の機器において、前記犠牲材料
をMとするとき、前記はんだはMSnはんだであり、M
はAgおよびAuからなるグループから選択されるこ
と、を特徴とする機器。 - 【請求項3】 請求項2の機器において、閉じ込め層は
TiとCrとからなるグループから選択される材料の層
であることを特徴とする機器。 - 【請求項4】 請求項3の機器において、第1の部材は
SiO2 を有し、 接合パッドは、 i)Ti層、Pt層およびAu犠牲層をその順に有する
か、または、 ii)Ti層、窒化チタン層、Pt層およびAu犠牲層を
その順に有すること、 を特徴とする機器。 - 【請求項5】 請求項1の機器において、はんだ付け温
度に前記はんだを熱する抵抗器を有することを特徴とす
る機器。 - 【請求項6】 請求項1の機器において、第2の部材は
光ファイバであることを特徴とする機器。 - 【請求項7】 第1の部材(21)と第1の部材にはん
だ付けされる第2の部材(30)とを具備する機器の製
造方法において、 a)第1の部材の表面に接合パッド(22)を配置し、
その接合パッドの上に配置させた特定の成分の特定量の
はんだ(24)を有する第1の部材を提供する工程と、 b)第2の部材に前記特定量のはんだを接合させ、その
はんだの融解温度以上のはんだ付け温度にはんだを熱
し、再凝固はんだ(24’)ができるようにはんだを冷
やす工程と、 を有し、 c)前記特定成分のはんだの一部を受け取るための窓を
有し、はんだ付け温度ではんだに対して実質的に不活性
な閉じ込め層(23)を接合パッド上に提供する工程を
さらに具備し、 d)前記接合パッドは、はんだが冷えた後、再凝固した
融解材料(24’)が前記閉じ込め層(23)の下で前
記窓を越えて広がるように、はんだ付け温度で前記はん
だと相互作用するように選択された犠牲材料の第1の層
(26)を有していること、 を特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35514694A | 1994-12-13 | 1994-12-13 | |
US355146 | 1994-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08250851A JPH08250851A (ja) | 1996-09-27 |
JP3078489B2 true JP3078489B2 (ja) | 2000-08-21 |
Family
ID=23396401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07324471A Expired - Lifetime JP3078489B2 (ja) | 1994-12-13 | 1995-12-13 | はんだ付け方法およびその方法から製造される機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5622788A (ja) |
EP (1) | EP0717441A3 (ja) |
JP (1) | JP3078489B2 (ja) |
KR (1) | KR960021335A (ja) |
TW (1) | TW253856B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19750073A1 (de) * | 1997-11-12 | 1999-05-20 | Bosch Gmbh Robert | Schaltungsträgerplatte |
US6326637B1 (en) * | 1999-10-18 | 2001-12-04 | International Business Machines Corporation | Antiferromagnetically exchange-coupled structure for magnetic tunnel junction device |
US6758610B2 (en) | 2001-12-10 | 2004-07-06 | Jds Uniphase Corporation | Optical component attachment to optoelectronic packages |
DE10240355B4 (de) * | 2002-08-27 | 2008-01-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verbundbauteil und Verfahren zur Herstellung eines Verbundbauteiles |
JP2015060097A (ja) | 2013-09-19 | 2015-03-30 | ソニー株式会社 | 光伝送モジュール |
US7173590B2 (en) * | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
US8139159B2 (en) | 2006-10-25 | 2012-03-20 | Mstar Semiconductor, Inc. | Single down-conversion television tuner |
US8139160B2 (en) | 2006-10-25 | 2012-03-20 | Mstar Semiconductor, Inc. | Television tuner with double quadrature mixing architecture |
US8212943B2 (en) | 2006-10-25 | 2012-07-03 | Mstar Semiconductor, Inc. | Triple-conversion television tuner |
JP5534155B2 (ja) * | 2009-11-13 | 2014-06-25 | 日本電気株式会社 | デバイス、及びデバイス製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3716907A (en) * | 1970-11-20 | 1973-02-20 | Harris Intertype Corp | Method of fabrication of semiconductor device package |
US3839727A (en) * | 1973-06-25 | 1974-10-01 | Ibm | Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound |
US4518112A (en) * | 1982-12-30 | 1985-05-21 | International Business Machines Corporation | Process for controlled braze joining of electronic packaging elements |
JPS60136338A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置 |
US4772935A (en) * | 1984-12-19 | 1988-09-20 | Fairchild Semiconductor Corporation | Die bonding process |
KR940010510B1 (ko) * | 1988-11-21 | 1994-10-24 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 제조 방법 |
JPH0632367B2 (ja) * | 1989-01-24 | 1994-04-27 | 富士通株式会社 | セラミック基板のi/oパッドの形成方法 |
EP0398485B1 (en) * | 1989-05-16 | 1995-08-09 | Gec-Marconi Limited | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation |
DE4025622A1 (de) * | 1990-08-13 | 1992-02-20 | Siemens Ag | Anschlusskontakthoecker und verfahren zu dessen herstellung |
US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
US5307434A (en) * | 1992-07-16 | 1994-04-26 | At&T Bell Laboratories | Article that comprises a laser coupled to an optical fiber |
JPH08433B2 (ja) * | 1992-11-11 | 1996-01-10 | 旭エンジニアリング株式会社 | フィラメントワインディング装置 |
-
1995
- 1995-02-11 TW TW084101216A patent/TW253856B/zh active
- 1995-11-09 US US08/555,933 patent/US5622788A/en not_active Expired - Lifetime
- 1995-12-01 EP EP95308697A patent/EP0717441A3/en not_active Withdrawn
- 1995-12-09 KR KR1019950048063A patent/KR960021335A/ko not_active Application Discontinuation
- 1995-12-13 JP JP07324471A patent/JP3078489B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0717441A3 (en) | 1997-05-02 |
EP0717441A2 (en) | 1996-06-19 |
KR960021335A (ko) | 1996-07-18 |
US5622788A (en) | 1997-04-22 |
TW253856B (en) | 1995-08-11 |
JPH08250851A (ja) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2837616B2 (ja) | 半導体部品の接合方法 | |
US5197654A (en) | Bonding method using solder composed of multiple alternating gold and tin layers | |
JP3078489B2 (ja) | はんだ付け方法およびその方法から製造される機器 | |
US7442582B2 (en) | Method for producing a chip-substrate connection | |
WO2003075341A1 (fr) | Embase et dispositif semi-conducteur | |
JP2006287226A (ja) | はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法 | |
TWI440068B (zh) | 基材接合方法以及半導體元件 | |
US5622305A (en) | Bonding scheme using group VB metallic layer | |
EP0335744B1 (en) | Semiconducting device mounting | |
JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
JP4537877B2 (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
US5275328A (en) | Methods of joining components | |
JP2001127375A (ja) | 光半導体素子搭載用サブマウント | |
US5361971A (en) | Intermediate-temperature diffusion welding | |
JPH04186688A (ja) | 半導体レーザ装置 | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP7223772B2 (ja) | 電子部品の接合方法および接合構造体 | |
JPS61181136A (ja) | ダイボンデイング方法 | |
JPH07321412A (ja) | 半導体装置 | |
JP2575490B2 (ja) | ハンダ付け固定のためのガラス素子構造 | |
JPH06112237A (ja) | 半導体装置の組立方法 | |
JPH07201920A (ja) | 半導体装置の製造方法 | |
JP2000003926A (ja) | バンプ形成方法 | |
JPH0778827A (ja) | 半導体チップ及びその製造方法並びに実装方法 | |
JPS5868945A (ja) | フリツプチツプボンデイング法 |