JP2016201501A - 半導体チップの実装方法および半導体装置 - Google Patents

半導体チップの実装方法および半導体装置 Download PDF

Info

Publication number
JP2016201501A
JP2016201501A JP2015082114A JP2015082114A JP2016201501A JP 2016201501 A JP2016201501 A JP 2016201501A JP 2015082114 A JP2015082114 A JP 2015082114A JP 2015082114 A JP2015082114 A JP 2015082114A JP 2016201501 A JP2016201501 A JP 2016201501A
Authority
JP
Japan
Prior art keywords
copper
bump
semiconductor chip
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015082114A
Other languages
English (en)
Other versions
JP6663649B2 (ja
Inventor
新井 義之
Yoshiyuki Arai
義之 新井
将次 仁村
Shoji Nimura
将次 仁村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2015082114A priority Critical patent/JP6663649B2/ja
Publication of JP2016201501A publication Critical patent/JP2016201501A/ja
Application granted granted Critical
Publication of JP6663649B2 publication Critical patent/JP6663649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

【課題】 銅バンプを有する半導体チップを、銅電極を有する基板にフリップチップ実装するのに際して、超音波接合により全半導体チップの全ての銅バンプを基板の銅電極に金属接合させる、半導体チップの実装方法を提供すること。
【解決手段】 銅バンプを有する半導体チップを銅電極を有する基板にフリップチップ実装する半導体チップの実装方法であって、前記銅バンプおよび前記銅電極を不活性ガス中でプラズマ処理するプラズマ処理工程と、プラズマ処理工程の後に、前記銅バンプの先端部と前記銅電極が対向して接触する状態で、前記半導体チップを前記基板に加圧するとともに超音波振動を付与する超音波接合工程とを有し、前記超音波接合工程において、前記銅バンプと前記銅電極の接触面を含む雰囲気の酸素濃度を3%以下にすることを特徴とする半導体チップの実装方法を提供する。
【選択図】 図2

Description

本発明は、銅バンプを有する半導体チップを、銅電極を有する基板にフリップチップ実装する半導体チップの実装方法および、それよって得られる半導体装置に関する。特に、半導体チップの銅バンプと基板の銅電極を超音波振動を用いて接合するフリップチップ実装に係わる。
近年の電子機器開発において、そこに搭載される半導体装置に対して種々の要求があり、これに応えるべく早いサイクルでの開発が進められている。この一環として、半導体チップの基板への実装方法では、伝送距離の短縮や小型化等の要求に応えるため、フリップチップ実装の普及が進んでいる。フリップチップ実装は、半導体チップのバンプを基板の電極に接合させる工法であるが、バンプとしてハンダバンプを用いる工法が多く採用されている(図10(a))。
フリップチップ実装においても、実装密度の向上等の要求を背景に、バンプの小型化およびバンプ間隔の狭ピッチ化が進んでいる。これに対し、ハンダバンプを用いる工法では、銅ピラーの先端部にハンダを用いるなどして対応している(図10(b))。しかし、ピラーPの小径化に伴うハンダSの減少により、ハンダSと他の金属(基板3の電極31、銅ピラーP)との界面に生成される、機械的に脆い金属間化合物IMCの割合が増すことになり接合部の信頼性に悪影響を及ぼす。
このため、実装密度向上に伴い、ハンダを用いない工法が求められており、中でも特許文献1に記載のような超音波接合を用いたフリップチップ実装が注目されている。超音波接合を用いたフリップチップ実装としては、金メッキした電極に金バンプを接合する工法が実用化されている。しかし、高価な金を用いる等の理由により普及は充分進んでいない。
ただし、超音波接合にはタクトタイムが短い等の長所もあり、バンプと電極に安価な銅を用いて銅同士を超音波接合するフリップチップ実装が実現すれば、信頼性のある高密度実装を安価に提供できるので、普及が進むことが見込める。
特開2007−234844号公報
超音波接合において、接合のメカニズムとしては、バンプ先端部と電極の接触部が超音波振動により摩擦されることで、表面の異物が除去されて、活性な金属面同士が金属接合すると考えられている。
バンプ(先端)および電極が金の場合においては、金は酸化し難く、厚い酸化膜が形成されておらず、超音波振動による摩擦により、表面の異物は比較的容易に除去されて金同士が金属接合する。
しかし、銅は金に比べて酸化し易く、大気に触れることで表面に酸化膜が形成される。これに加えて、超音波振動による摩擦による加熱により、銅表面で大気中の酸素による酸化が促進されるため、超音波振動による摩擦によって酸化膜を除去することは難しい。
また、仮に銅電極に銅バンプが超音波振動により接合するとしても、銅が有している剛性のため、超音波振動のエネルギーが接合部に加わって破断させることがある。更に、バンプに高さバラツキがあった場合や、基板と半導体チップの平行度に僅かなズレがあった場合においては、剛性の影響により、一部の銅バンプ先端部が銅電極に接触すらしない事態になることもある。これに対して、金は延性を有しているため、接合された箇所が破断されることはほとんどなく、バンプ高さバラツキや基板と半導体チップの平行度ズレが僅かであれば全バンプを接合することが可能である。
本発明は、上記問題に鑑みてなされたものであり、銅バンプを有する半導体チップを、銅電極を有する基板にフリップチップ実装するのに際して、超音波接合により全半導体チップの全ての銅バンプを基板の銅電極に金属接合させる、半導体チップの実装方法およびそれによって得られる半導体チップを提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、
銅バンプを有する半導体チップを銅電極を有する基板にフリップチップ実装する半導体チップの実装方法であって、前記銅バンプおよび前記銅電極を不活性ガス中でプラズマ処理するプラズマ処理工程と、プラズマ処理工程の後に、前記銅バンプの先端部と前記銅電極が対向して接触する状態で、前記半導体チップを前記基板に加圧するとともに超音波振動を付与する超音波接合工程とを有し、前記超音波接合工程において、前記銅バンプと前記銅電極の接触面を含む雰囲気の酸素濃度を3%以下にすることを特徴とする。
請求項2に記載の発明は、
請求項1に記載の半導体チップの実装方法であって、前記銅バンプと前記銅電極の接触面の周囲に窒素ガスをブローすることにより、前記銅バンプと前記銅電極の接触面を含む雰囲気の酸素濃度を3%以下にすることを特徴とする。
請求項3に記載の発明は、
請求項1または請求項2に記載の半導体チップの実装方法であって、前記プラズマ処理工程終了から前記超音波接合工程開始までの間で、前記銅バンプおよび前記銅電極が大気雰囲気に存在する時間が30分以内であることを特徴とする。
請求項4に記載の発明は、
銅バンプを有する半導体チップを銅電極を有する基板にフリップチップ実装した半導体装置であって、前記銅バンプが、前記銅バンプの先端部を前記銅電極に接触させ、前記銅バンプを前記銅電極に1平方マイクロメートルあたり70μNで加圧した状態で、前記銅電極を前記加圧方向に直交するいずれかの方向に、摩擦力以上の力を加えて移動させた時の、前記銅バンプ先端部の前記移動方向への変位量が0.38μm以下となる構造を有し、前記銅バンプの先端部を前記銅電極に金属接合したことを特徴とする。
請求項5に記載の発明は、
請求項4に記載の半導体装置であって、前記銅バンプを前記銅電極に1平方マイクロメートルあたり70μNで加圧した状態で、前記銅電極を方向に前記加圧方向に直交するいずれかの方向に、摩擦力以上の力を加えて移動させた時の、前記銅バンプ先端部の前記加圧方向への変形量が0.06μm以上となる構造を前記銅バンプが有していることを特徴とする。
本発明により、銅バンプを有する半導体チップを、銅電極を有する基板にフリップチップ実装するのに際して、超音波接合により銅バンプを銅電極に金属接合することが可能であり、半導体チップの銅バンプに高さバラツキがあっても全てのバンプを基板の銅電極に接合に接合させることが可能となる。
本発明の一実施形態における半導体チップと基板を示す図である(a)半導体チップの銅バンプ形成面である(b)銅バンプ拡大図である(c)同拡大図の断面図である(d)基板の半導体チップ実装面である(b)同面の電極部拡大図である(d)同拡大図の断面図である。 本発明の一実施形態である半導体チップの実装方法の概要を示す図である(a)プラズマ処理工程を説明する図である(b)超音波接合工程を示す図である。 本発明の一実施形態における超音波実装装置の一例を示す図である。 本発明の一実施形態における超音波ヘッドの一例を示す図である。 本発明の一実施形態における超音波振動付与と加圧力の変化を示す図である。 超音波振動の付与とバンプ形状の変化を説明する図である。 バンプ形状の変化具合について説明する図である。 バンプ形状の変化具合を一定の加圧条件として求める状態を説明する図である。 本発明の実施例に用いた半導体チップと基板を示す図である(a)半導体チップの銅バンプ形成面である(b)銅バンプ拡大図である(c)同拡大図の断面図である(d)基板の半導体チップ実装面である(b)同面の電極部拡大図である(d)同拡大図の断面図である。 ハンダバンプを用いたフリップチップ実装の接合について説明する図である。(a)従来のハンダバンプを用いた接合部の断面図である(b)先端部にハンダを有するピラーバンプを用いた接合部の断面図である。
本発明の実施形態について、図面を用いて説明する。
図1は、本発明に係る一実施形態における、半導体チップ2における銅バンプ21と、基板3における銅電極31の一例について説明する図であり、半導体チップ2を基板3に実装することによって半導体装置が得られる。
図1(a)は半導体チップ2の回路面側を示す図であり、複数の銅バンプ21が形成されているが、その一部を拡大したのが図1(b)であり、図1(b)のA−A断面を示したのが図1(c)である。図1(c)に示すように、銅バンプ21は、半導体チップ2とパッド電極22を介して接合されており、銅バンプ21の周囲には保護膜23が形成されている。ここで、パッド電極22としては一般にアルミが用いられ、保護膜23としてはポリイミド等の絶縁性樹脂が用いられる。図1(b)、図1(c)の例でバンプ21は円柱状の形状を有しており、その直径は数十μmであるが、円柱状の形状に限られるものではなく、角注形状や段積み構造のものであってもよい。ただし、超音波接合により、基板3の電極31と接合するためには、特定の条件を満たす構造である必要があることが判っており、その構造については後述する。
図1(d)は基板3の、半導体チップ2を実装する側の面を示す図であり、銅バンプ21の配置に対応した電極31が形成されているが、その一部を拡大したのが図1(e)であり、図1(e)のa−a断面を示したのが図1(f)である。図1(e)に示すように、銅電極31は銅バンプ21を接続するのに相応した形状を有している。なお、基板3のとしては、ガラスエポキシ基板やシリコンインターポーザ、更にはポリイミド樹脂等を用いた樹脂基板が用いられる。
図2は、半導体チップ2を基板3に実装する工程を示す図である。図2において、基板2や銅バンプ21等の縮尺比は説明の都合上、実際の縮尺比とは異なって示している。
図2(a)は、本発明のプラズマ処理工程を示す図である。図2(a)において、プラズマ処理装置4は、半導体チップ2の銅バンプ21および基板3の銅電極31の、表層の銅酸化膜を除去するものである。プラズマ処理装置4では、真空チャンバー41内をバルブ42を介して真空排気し、不活性ガス導入した後に図示しない電源による放電によりプラズマを発生させる。半導体チップ2および基板3は、プラズマ処理装置4の真空チャンバー41内に配置され、真空チャンバー41に発生したプラズマにより。銅バンプ21および銅電極31の表面が物理的に(原子衝突により)エッチングされ、酸化膜の厚みが減少していく。プラズマ処理に用いる不活性ガスとしては、酸化膜を除去後に新たな化合物膜が形成され難いことから希ガスが望ましく、エッチング効率を考慮するとアルゴン(Ar)ガスが好適である。
プラズマ処理を行った後に、半導体チップ2の銅バンプ21と基板3の銅電極の超音波接合を行う。すなわち、図2(b)のように対向させ、銅バンプ21と銅電極31の位置合わせを行った後に、銅電極31の面(銅バンプ21先端部の面)に垂直方向に加圧力Pを加えるとともに、銅電極31の面内方向に超音波振動を付与して、銅バンプ21の先端部を銅電極31に金属接合させる。ここで、プラズマ処理を行った後に、半導体チップ2および基板3が大気に触れると、銅バンプ21および銅電極31の表面が再び酸化を始め、銅表面の酸化膜は時間と共に厚くなる。このため、プラズマ処理工程終了後から超音波接合開始までの時間は短い方が好ましく30分以内にする必要があり、20分以内にすることが更に望ましい。
また、加圧力Pを加えて、超音波振動を付与する際は、銅バンプ21と銅電極31の接触面を含む領域BAの酸素濃度を3%以下にする必要がある。領域BAの酸素濃度が3%を超えると、超音波振動を付与した際に、銅バンプ21の先端部と銅電極31が、摩擦による加熱の影響も受けて酸化されて金属接合が阻害される。領域BAの酸素濃度は低い方がよく、1%以下であることが更に望ましい。
超音波接合は、図3に一例を示すような、超音波実装装置5を用いる。超音波実装装置5は、基台51、ステージ52、支持フレーム53、加圧ユニット54、超音波ヘッド55、画像認識装置70および窒素ブローノズル80を備えている。また、超音波ヘッド55は、一例を図4に示すが、フレーム61、ブースター62、ホーン63、超音波発生部64、吸着部材65を備え、吸着部材65は吸着穴66を有している。
基台51は、超音波実装装置5を構成する主な構造体である。基台51は充分な剛性を有するように構成されている。基台51は、ステージ52と支持フレーム53を支持している。以下の説明では、図3において、超音波振動の方向をX軸方向、これに直交するY軸方向、超音波ヘッド55の基板3に垂直な移動方向をZ軸方向、Z軸を中心として回転する方向をθ方向としている。
ステージ52は、基板3を保持しつつ、任意に移動させるものである。ステージ52は、駆動ユニット52aに、基板3を吸着保持出来る吸着テーブル52bが取り付けられ、構成されている。ステージ52は、基台51に取り付けられ、駆動ユニット52aによって吸着テーブル52bをX軸方向、Y軸方向およびθ方向に移動できるように構成されている。すなわち、ステージ52は、基台51上において吸着テーブル52bに吸着された基板3をX軸方向、Y軸方向、θ方向に移動できるように構成されている。なお、本実施形態において、ステージ52は、吸着により基板3を保持しているがこれに限定されるものではない。
支持フレーム53は、加圧ユニット54を支持するものである。支持フレーム53は、基台51のステージ52近傍からZ軸方向に延びるように構成されている。
加圧ユニット54は、超音波ヘッド55を移動させるものである。加圧ユニット54は、図示しないサーボモータとボールねじから構成される。加圧ユニット54は、サーボモータによってボールねじを回転させることによりボールねじの軸方向の駆動力を発生するように構成されている。加圧ユニット54は、ボールねじの軸方向が基板3に対して垂直なZ軸方向の駆動力(加圧力)を発生するように構成されている。加圧ユニット54は、サーボモータの出力を制御することによりZ軸方向の加圧力Pを任意に設定できるように構成されている。なお、本実施形態において、加圧ユニット54は、サーボモータとボールねじの構成としたが、これに限定されるものではなく、空圧アクチェータ、油圧アクチュエータから構成してもよい。
超音波ヘッド55は、図4に示すように、略U字形を上下反転させ、底面を加圧ユニット54に連結されたフレーム61と、フレーム61の両側面に形成された貫通孔を両側から貫通する1組のブースター62と、フレーム61の内側で1組のブースター62によって挟み込まれた状態で保持されたホーン63から構成されている。
ブースター62は、中央部が太い円柱状であって、その両端が先端に向かうにつれて先細りになるテーパ状となっている。また、一方側のブースター62には、ブースター62に超音波振動を伝達付与するための圧電素子素子を備えた超音波発生器64を備えている。
ホーン63の下面中央には、凸部からなる吸着部材65が設けられている。吸着部材65は、超音波発生器64からブースター62を介して伝達された振動振幅が最大となる位置にある。吸着部材65には、吸着穴66が形成され、図示しない真空ポンプと配管を介して連通接続されており、半導体チップ2を吸着保持できる。
図3に戻り、画像認識装置70は、画像により半導体チップ2と基板3の位置情報を取得するものである。画像認識装置70は、ステージ52に保持されている基板3上面の位置合わせマークと、超音波ヘッド55の吸着部65に保持されている半導体チップ2の位置合わせマークを画像認識して、基板3と半導体チップ2の位置情報を取得するように構成されている。
窒素ブローノズル80は、半導体チップ2の銅バンプ21と基板3の銅電極31の接触面近傍に窒素ガスをブローして供給するものであり、窒素ガスを供給することにより、図2(b)の領域BAの酸素濃度を下げることが出来る。領域BAの酸素濃度を監視するための酸素濃度計を設けても良い。
以下、図3の超音波実装装置5を用いて、半導体チップ2の銅バンプ21と基板3の電極31を接合する超音波接合工程について説明する。
まず、プラズマ処理工程後の半導体チップ21は超音波ヘッド55の吸着部材65で吸着保持し、プラズマ処理後の基板3はステージ52の吸着テーブル52bが保持する。次に、画像認識装置70で半導体チップ2と基板3の位置情報を取得した後に、ステージ52の駆動ユニット52aを駆動して、半導体チップ2の銅バンプ21と基板3の銅電極31の位置が合うように位置調整を行う。
基板3の銅電極31の真上(Z軸方向)に半導体チップ2の銅バンプ21が存在するように位置合わせを行った後は、加圧ユニット54により超音波ヘッド55を降下させる。降下に際して、半導体チップ2と基板3の距離が離れている間は、超音波ヘッド55の降下速度は比較的速くてもよいが、銅バンプ21と銅電極31が接触する程度まで接近したら低速とするとともに、超音波発生器64を稼働させて半導体チップ2に超音波振動を付与する。そして、銅バンプ21と銅電極31が接触したら、加圧ユニット54による加圧を開始する。加圧に際して、加圧力Pは、図5に示すように設定最大値(Pmax)になるまで経時的に増加するようにする。これは、半導体チップ2の全ての銅バンプ21が同時に基板の銅電極31と接触せず、順次接触しながら接合して行くためである。全ての銅バンプ21が同時に銅電極31に接触しないのは、銅バンプ21の高さバラツキおよび基板3と半導体チップとの平行度ズレが、僅かながらあるためである。
加圧ユニット54による加圧力が設定最大値に達した時点で、超音波発生器64の稼働を停止し、半導体チップ2に対する超音波振動の付与を止める。加圧ユニット54による加圧も停止し、吸着部材65による半導体チップ2の吸着を解除し、吸着テーブルによる基板3の保持も解除し、超音波接合は完了する。
このような超音波工程により、半導体チップ2の銅バンプ21は、基板3の銅電極と金属接合することが可能となる。ただし、半導体チップ2が有する銅バンプ21の全てが、基板3の銅電極31と接合するためには、銅バンプ21が特定の条件を満たす構造でなければならない。すなわち、加圧しながら超音波振動を付与した時に、銅バンプ21と銅電極31が接合するだけの摩擦を生じることが必須条件であるとともに、銅バンプ21の高さバラツキ(および半導体チップ2と基板3の平行度ズレ)を吸収し得るだけの変形が必要である。
図を用いて説明すると、図6(a)のように、半導体チップ2の銅バンプ21と基板3の銅電極31が接触し加圧している状態において、超音波振動を付与すると、図6(b)や図6(b)に示すように、銅バンプ21の先端部(銅電極31との接触部)には、超音波振動により半導体チップ2が移動した方向と反対方向の摩擦力が働き、この摩擦力により銅バンプ21は変形する。この、バンプ先端部に働く力は、加圧力がPで銅バンプ21と銅電極の摩擦係数をμとすると、μ×Mとなる。
この摩擦力により、図7において、点線で示した摩擦力の働かない状態の銅バンプ21Bから、銅バンプ21の状態に変形する。図7では、この変形具合を表す指標として、超音波振動方向の変位δXと、加圧方向の変形量δZとしている。ここで、δXが小さければ、半導体チップ2の振動に追随して銅バンプ21の先端部も移動することから、銅バンプ21と銅電極31の間の相対移動があり、摩擦が生じやすくなる。一方において、δXが大きければ、銅バンプ21の先端と銅電極31の間の相対移動は小さく、摩擦は生じにくくなる。一方、δZが大きければ、加圧方向への銅バンプ21の変形が大きくなるので、銅バンプ21の高さバラツキ(および半導体チップ2と基板3の平行度ズレ)を吸収しやすくなる。このため、δXおよびδZと接合性の関係が求められればよいが、実際に超音波接合中の状態を観察してδXやδZを求めることは極めて困難である。
そこで、いくつかのバンプ形状について、一定の加圧力を加えた状態で、銅バンプ21と銅電極31に、摩擦力以上の力を加えて、加圧方向と直交する方向に銅バンプ21に対して銅電極31を移動させて、銅バンプ21の変形具合を求め、その変形具合と超音波接合を行った時の接合性との関係で評価している。
具体的には、図8(a)に示すように基板3に対して半導体チップ2を加圧力P0で加圧した状態で、半導体チップ2の銅バンプ21と基板3の銅電極の間の摩擦力(μ×P0)より大きな力Fを、基板3に対して加圧方法と直交する何れかの方向に加えることによる変形具合を求めている。ここで、変形具合は、基板3に対して加えた力Fの方向のΔXと、加圧方向の変形量ΔZにより評価する。ここで、加圧力P0としては、超音波接合を行う際の、設定最大値の約半分として、1平方マイクロメートルあたり70μNとした。
この条件によって求めたΔX、ΔZと接合性の関係では、ΔXが0.38μm以下であれば銅バンプ21は銅電極31に金属接合し得る。ただし、ΔXが0.05μm以下だと、一旦接合した接合部分が超音波振動によって破壊されることがある。一方、ΔZは0.06μm以上なら、80%以上を接合させることが可能である。バンプ高さバラツキが極めて小さければ100%接合とすることも可能と考える。ただし、現行のバンプ形成技術における高さバラツキを考慮するとΔZは0.08μm以上であることが望ましい。
1.実装対象
(1)半導体チップ(図9(a)〜(c)参照)
半導体チップ形状 9mm×9mm×100μm(厚み)
銅バンプ形状 直径30μm
高さ 5μm、20μm、30μm、40μm、50μm
バンプ数 1512
(2)基板(図9(d)〜(f)参照)
基板形状 14mm×14mm×780μm(厚み)
基板材質 Si
銅電極 基板全面に形成、厚み3μm
2.プラズマ処理工程
神港精機株式会社のプラズマエッチング装置EXAMを使用。
導入ガス Ar、圧力30Pa
処理条件 高周波出力500W、処理時間3分
3.超音波接合工程
東レエンジニアリング株式会社のFC100Mを使用。
接合部近傍に窒素ガスをブローし、酸素濃度は0.5%以下。
超音波振幅 1.2μm
加重 接合時の最大設定値150N
(1平方マイクロメートルあたり140μN)
4.銅バンプ変位量
(1)加圧 1平方マイクロメートルあたり70μN。
(2)銅バンプ形状(高さ)と変位量 表1のとおり。
Figure 2016201501
5.接合結果
銅バンプ形状(高さ)と接合性の結果は表2のとおり。
接合強度測定においては、1バンプあたりのシェア強度を測定した。
Figure 2016201501

表1と表2の比較より、ΔXが0.38μm以下であれば超音波振動付与により銅同士が接合し得ることが判る。ΔXが大きくなると接合強度が低下する傾向があるが、ΔXが小さくなると接合箇所が超音波付与により破壊することがある。
ΔZについては、0.06μmで80%の接合率であるが、高さが低いバンプが接合していなかった。接合後の破壊ではないので高さバラツキを低減したら100%に成り得る。ΔZが大きいほど接合強度のバラツキは小さくなるが平均値も小さくなった。
2 半導体チップ
3 基板
4 プラズマ処理装置
5 超音波実装装置
21 銅バンプ
31 銅電極
80 窒素ガスブローノズル

Claims (5)

  1. 銅バンプを有する半導体チップを銅電極を有する基板にフリップチップ実装する半導体チップの実装方法であって、
    前記銅バンプおよび前記銅電極を不活性ガス中でプラズマ処理するプラズマ処理工程と、
    プラズマ処理工程の後に、前記銅バンプの先端部と前記銅電極が対向して接触する状態で、前記半導体チップを前記基板に加圧するとともに超音波振動を付与する超音波接合工程とを有し、
    前記超音波接合工程において、前記銅バンプと前記銅電極の接触面を含む雰囲気の酸素濃度を3%以下にすることを特徴とする半導体チップの実装方法。
  2. 請求項1に記載の半導体チップの実装方法であって、
    前記銅バンプと前記銅電極の接触面の周囲に窒素ガスをブローすることにより、
    前記銅バンプと前記銅電極の接触面を含む雰囲気の酸素濃度を3%以下にすることを特徴とする半導体チップの実装方法。
  3. 請求項1または請求項2に記載の半導体チップの実装方法であって、
    前記プラズマ処理工程終了から前記超音波接合工程開始までの間で、
    前記銅バンプおよび前記銅電極が大気雰囲気に存在する時間が30分以内であることを特徴とする半導体チップの実装方法。
  4. 銅バンプを有する半導体チップを銅電極を有する基板にフリップチップ実装した半導体装置であって、
    前記銅バンプが、
    前記銅バンプの先端部を前記銅電極に接触させ、前記銅バンプを前記銅電極に1平方マイクロメートルあたり70μNで加圧した状態で、前記銅電極を前記加圧方向に直交するいずれかの方向に、摩擦力以上の力を加えて移動させた時の、前記銅バンプ先端部の前記移動方向への変位量が0.38μm以下となる構造を有し、
    前記銅バンプの先端部を前記銅電極に金属接合したことを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置であって、
    前記銅バンプを前記銅電極に1平方マイクロメートルあたり70μNで加圧した状態で、前記銅電極を方向に前記加圧方向に直交するいずれかの方向に、摩擦力以上の力を加えて移動させた時の、前記銅バンプ先端部の前記加圧方向への変形量が0.06μm以上となる構造を前記銅バンプが有していることを特徴とする半導体装置。
JP2015082114A 2015-04-14 2015-04-14 半導体チップの実装方法および半導体装置 Active JP6663649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015082114A JP6663649B2 (ja) 2015-04-14 2015-04-14 半導体チップの実装方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015082114A JP6663649B2 (ja) 2015-04-14 2015-04-14 半導体チップの実装方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2016201501A true JP2016201501A (ja) 2016-12-01
JP6663649B2 JP6663649B2 (ja) 2020-03-13

Family

ID=57423262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015082114A Active JP6663649B2 (ja) 2015-04-14 2015-04-14 半導体チップの実装方法および半導体装置

Country Status (1)

Country Link
JP (1) JP6663649B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033188A (ja) * 2017-08-09 2019-02-28 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法
CN110707186A (zh) * 2019-10-21 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led显示面板的制备方法
JP2023500118A (ja) * 2019-11-05 2023-01-04 シュンク ソノジステム ゲゼルシャフト ミット ベシュレンクテル ハフツング 統合カメラアセンブリを備えた超音波溶着装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH10321671A (ja) * 1997-05-22 1998-12-04 Matsushita Electric Ind Co Ltd バンプ付きチップの実装構造および実装方法
JP2000005886A (ja) * 1998-06-19 2000-01-11 Seiko Epson Corp 固体接合方法およびその装置
JP2002050861A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 常温接合装置及び方法
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
WO2004028732A1 (ja) * 2002-09-25 2004-04-08 Toray Engineering Co., Ltd. 接合方法および装置
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
JP2009105254A (ja) * 2007-10-24 2009-05-14 Bondtech Inc 接合方法およびこの方法により作成されるデバイス並びに接合装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241755A (ja) * 1990-02-19 1991-10-28 Hitachi Ltd 電子回路装置の製造方法
JPH10321671A (ja) * 1997-05-22 1998-12-04 Matsushita Electric Ind Co Ltd バンプ付きチップの実装構造および実装方法
JP2000005886A (ja) * 1998-06-19 2000-01-11 Seiko Epson Corp 固体接合方法およびその装置
JP2002050861A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 常温接合装置及び方法
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
JP2004119430A (ja) * 2002-09-24 2004-04-15 Tadatomo Suga 接合装置および方法
WO2004028732A1 (ja) * 2002-09-25 2004-04-08 Toray Engineering Co., Ltd. 接合方法および装置
JP2009105254A (ja) * 2007-10-24 2009-05-14 Bondtech Inc 接合方法およびこの方法により作成されるデバイス並びに接合装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033188A (ja) * 2017-08-09 2019-02-28 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法
CN110707186A (zh) * 2019-10-21 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led显示面板的制备方法
US11393947B2 (en) 2019-10-21 2022-07-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of fabricating light-emitting diode display panel
JP2023500118A (ja) * 2019-11-05 2023-01-04 シュンク ソノジステム ゲゼルシャフト ミット ベシュレンクテル ハフツング 統合カメラアセンブリを備えた超音波溶着装置

Also Published As

Publication number Publication date
JP6663649B2 (ja) 2020-03-13

Similar Documents

Publication Publication Date Title
US7726546B2 (en) Bonding apparatus and bonding method
JP4768343B2 (ja) 半導体素子の実装方法
JP6663649B2 (ja) 半導体チップの実装方法および半導体装置
JPWO2016125764A1 (ja) 実装装置および実装方法
US8308049B2 (en) Wire bonding method
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP5476891B2 (ja) 超音波フリップチップ実装方法および超音波実装装置
US5775567A (en) Apparatus for wirebonding using a tubular piezoelectric ultrasonic transducer
Wang et al. Experimental study of thermosonic gold bump flip-chip bonding with a smooth end tool
US9779965B2 (en) Systems and methods for bonding semiconductor elements
JPH1197493A (ja) ボンディング方法および装置
JPH1174315A (ja) ボンディング装置及びボンディング方法
JP4041045B2 (ja) 超音波フリップチップ接合方法
JP2007201108A (ja) 電子部品接合装置および電子部品接合方法
JP5195715B2 (ja) 半導体装置の部品実装方法、及び半導体装置の実装部品
JP2005079211A (ja) 超音波フリップチップ実装方法
Suppiah et al. A short review on thermosonic flip chip bonding
JP4064366B2 (ja) 超音波フリップチップ接合装置および接合方法
JP5637249B2 (ja) 超音波接合方法
JP2019033188A (ja) 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置
JP2006303168A (ja) ワイヤボンディング方法及び装置
JP2006128487A (ja) 電子部品の超音波実装方法および超音波実装装置
JP2003258012A (ja) バンプ付け装置
JP2005353672A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R150 Certificate of patent or registration of utility model

Ref document number: 6663649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250