JP5449145B2 - 接合方法及び接合装置 - Google Patents

接合方法及び接合装置 Download PDF

Info

Publication number
JP5449145B2
JP5449145B2 JP2010510161A JP2010510161A JP5449145B2 JP 5449145 B2 JP5449145 B2 JP 5449145B2 JP 2010510161 A JP2010510161 A JP 2010510161A JP 2010510161 A JP2010510161 A JP 2010510161A JP 5449145 B2 JP5449145 B2 JP 5449145B2
Authority
JP
Japan
Prior art keywords
substrate
oxide film
bonded
joining
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010510161A
Other languages
English (en)
Other versions
JPWO2009133919A1 (ja
Inventor
恭秀 大野
慶輔 谷口
達也 竹内
泰三 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Seiki Co Ltd
Original Assignee
Shinko Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Seiki Co Ltd filed Critical Shinko Seiki Co Ltd
Priority to JP2010510161A priority Critical patent/JP5449145B2/ja
Publication of JPWO2009133919A1 publication Critical patent/JPWO2009133919A1/ja
Application granted granted Critical
Publication of JP5449145B2 publication Critical patent/JP5449145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、基板を接合する方法及びこの方法に使用する装置に関する。
基板同士の接合技術としてはフリップチップ接続がある。フリップチップ接続とは、一方の基板に相当する半導体チップから別の基板（プリント基板やインターポーザなど）へのリード線の引き出しをなくし、半導体チップを、２次元配置されたバンプと呼ばれる突起電極を介して別の基板に接続させる方式である。即ち、フリップチップ接続では、半導体チップと別の基板の表面上にある突起電極同士を接続させたり、半導体チップ及び別の基板の一方の表面上の突起電極と他方の表面上の引出電極とを接続させたりする。
ところで、現在、突起電極を引出電極上に接合するに際して、主にフラックスが用いられている。フラックスは突起電極の表面および内部の酸化物を還元・除去したり、突起電極表面の酸化を防止したりする目的で用いられているが、突起電極を引出電極と接合した後にフラックスが基板上に残留すると、半導体の信頼性などに影響を及ぼす。そのため、フラックスが半導体チップと基板との隙間に残らないように、隙間に残ったフラックス残渣を洗浄し、除去することが必要である。
ところが、フリップチップ接続における半導体チップと基板との隙間は、将来的に５０μｍ以下になると予測されており、隙間に残ったフラックス残渣の洗浄・除去が極めて困難となる。また、フラックス残渣を完全に除去することは決して容易ではない。そこで、フラックスを使用しないで突起電極を引出電極上に接合する技術が、近年盛んに提案されている。例えば、特許文献１では、アルコールや有機酸を主成分とする接着剤を用いて突起電極を引出電極上に仮止めしたのち、突起電極を、遊離基ガス（水素ラジカル）を含む雰囲気に曝して、突起電極表面の酸化膜を還元処理（除去）すると共に、熱処理を行って突起電極を引出電極上に接合する技術が開示されている。
また、特許文献２には、電極表面の酸化膜還元処理を実施した後、大気中で位置あわせし、それを酸素濃度の低い雰囲気で溶融する技術が開示されている。
特開２００５−２３０８３０号公報 特開２００７−２６６０５４号公報
しかし、特許文献１及び２の技術では、酸化膜還元処理後に熱処理を行なって突起電極を、それの溶融温度以上に加熱しなければならない。このような加熱は、半導体チップに対して好ましいものではない。
本発明は、かかる問題点に鑑みてなされたもので、その目的は、被接合物同士の電気的な接触性を悪化させることなく、容易に低温で接合することができる接合方法及び装置を提供することにある。
本発明の一態様の接合方法は、表面に被接合物をそれぞれ有する第１及び第２基板の前記被接合物の表面に対して、酸化膜除去装置内において、水素ラジカルによる酸化膜還元処理のみを行う過程と、前記酸化膜還元処理を行った前記被接合物の位置あわせを、大気中で行い、その後に前記第１及び第２基板に荷重を加えて記第１基板の被接合物と前記第２基板の被接合物とを、接合する過程とを、具備するものである。前記第１基板の被接合物は、前記第１基板の表面に設けた電極とすることができる。この場合、前記第２基板の被接合物は、第２基板の表面に設けた電極の表面に設けた突起電極であり、前記第１及び第２の基板を前記酸化膜還元処理後に大気中に取り出し、前記荷重による接合を高温下で行う。位置合わせと加熱の順序はどちらが先でもよい。例えば被接合物が錫又は錫の合金である場合には、電極が加圧される前に大気に曝される温度ｔ、時間Ｔを、以下のような範囲に限定することが望ましい。
Ｌｏｇ（ｔ）≦３（１０００／Ｔ−２）
図６に示すように２段階以上の加熱カーブで加熱される場合は、曝露時間と加熱温度時間とは、以下の条件を満足することが望ましい。
Σ（ｌｏｇ（ｔｎ）／｛３（１０００／Ｔｎ−２）｝≦１
ｔｎ、Ｔｎ：ｎ段目の時間、温度
本発明の他の態様の接合装置は、表面に被接合物をそれぞれ有する第１及び第２基板の前記被接合物の表面に対して、水素ラジカルによる酸化膜還元処理のみを行う手段と、前記酸化膜還元処理を行った前記被接合物の位置あわせを、大気中で行う手段と、前記位置あわせ後に、前記第１及び第２基板に荷重を加えて前記第１基板の被接合物と前記第２基板の被接合物とを、接合する手段とを、具備するものである。
被接合物を接合する場合に、被接合物を加熱によって溶融させる場合には、被接合物の溶融温度以上の温度に加熱する必要があるが、このように高温に加熱すると、被接合物の表面が酸化され、接合できなくなる。しかし、本発明の接合方法及び装置によって、被接合物の表面に対して水素ラジカル照射を行うことにより表面の酸化膜を除去すると、この酸化が遅延され、酸化されずに被接合物の溶融温度未満の温度でも接合可能であることを見出した。
本発明の第１実施の形態によって製造される半導体装置１を示す図である。 図１の半導体装置の製造方法の流れを表すフローチャートである。 図１の半導体装置１の製造に用いる酸化膜除去装置を示す図である。 本発明の第１実施形態によって製造可能な他の半導体装置を示す図である。 本発明の第１実施形態によって製造可能な別の半導体装置を示す図である。 本発明の第１実施形態の変形例における温度と時間との関係を示す図である。 本発明の第２実施形態によって製造される基板を示す図である。 図７の基板の製造に使用される接合装置を示す図である。 本発明の第３実施形態によって製造される基板を示す図である。 図７及び図９の基板の製造に使用される別の接合装置を示す図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１に本発明の第１実施の形態により製造された半導体装置１を示す。図２に図１の半導体装置１の製造方法の流れを示す。この半導体装置１は、第１基板、例えば半導体チップ２を、第２基板、例えば中間基板３に張り合わせたものである。
半導体チップ２は、半導体素子４、外部引出電極５および突起電極６を有している。半導体素子４は、その内部に例えば集積回路（図示せず）が組み込まれたものである。外部引出電極５は、半導体素子４の表面に形成されており、例えばその集積回路の一端に接続されている。突起電極６は、外部引出電極５の表面に形成されている。
中間基板３は、例えば、半導体チップ２の外部引出電極５と、半導体装置１を実装するためのプリント基板（図示せず）の表面に設けられた電極パッド（図示せず）とを電気的に接続するためのインターポーザであり、絶縁基板７と、その内部を貫通するビア（図示せず）と、そのビアに接続されると共に中間基板３の表面に形成された外部引出電極８とを有している。
ここで、外部引出電極５，８の少なくとも表面は、例えば、Ａｌ(アルミ)、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ａｕ（金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ｉｎ（インジウム）またはＳｎ（錫）を含む金属により構成されている。突起電極６は、例えば、不純物を含有しないＳｎ（錫）、または、Ａｇ（銀）、Ｃｕ（銅）、Ｂｉ（ビスマス）、Ｉｎ（インジウム）、Ｎｉ（ニッケル）、Ａｕ（金）、Ｐ（燐）およびＰｂ（鉛）のうち少なくとも１つの不純物を含有する錫からなり、例えば、めっき、印刷、ボールまたは蒸着により形成されている。
以下に、図２〜図３を参照して、本発明の実施の形態の半導体装置１の製造方法について説明する。
まず、半導体装置１の製造方法を実施する際に用いる酸化膜除去装置１０について説明する。
酸化膜除去装置１０は、外部引出電極５、８や突起電極６の表面を覆っている酸化膜を除去するための装置である。この酸化膜除去装置１０は、図３に示したように、互いに空間的に分離されたプラズマ発生室１１Ａおよび処理室１１Ｂからなるチャンバ１１を有している。プラズマ発生室１１Ａには、マイクロ波Ｗを発生するマイクロ波発生装置１４が導波管１３およびマイクロ波導入窓１２を介して配置されており、また、水素ガスを発生する水素ガス源１６が供給管１５を介して配置されている。これにより、プラズマ発生室１１Ａは、水素ガス源１６から供給された水素ガスをマイクロ波発生装置１４で発生したマイクロ波Ｗによってプラズマ化し、水素ラジカル（遊離基ガス）を発生するようになっている。
プラズマ発生室１１Ａにはまた、プラズマ発生領域Ｐよりも処理室１１Ｂ側にシールド１７が設けられている。シールド１７は、例えば金網からなり、プラズマ中に存在する不要な荷電粒子を可能な限り補集すると共に、プラズマ発生室１１Ａ内で発生したプラズマ中に含まれるガスを処理室１１Ｂに導入するようになっている。これにより、プラズマ発生室１１Ａは、水素ラジカルを含むガスをシールド１７を介して処理室１１Ｂに導入するようになっている。
処理室１１Ｂには、処理対象物（半導体チップ２、中間基板３）を載置するための支持台１８が設けられている。支持台１８は、半導体チップ２、中間基板３を支持する部分に、加熱器１９および冷却器２０を有しており、半導体チップ２、中間基板３を所定の手順で加熱・冷却することが可能になっている。処理室１１Ｂには、また、底面に排気口２１を介して真空ポンプ２２が、底面に圧力計２３がそれぞれ設けられている。真空ポンプ２２は、チャンバ１１内のガスを外部に排気して、チャンバ１１内の圧力を減圧するためのものである。圧力計２３は、チャンバ１１内の圧力を計測するためのものである。処理室１１Ｂには、さらに、供給管２４を介して窒素ガス源２５が設けられている。なお、窒素ガス源２５は、プラズマ発生室１１Ａ側に設けられていてもよい。圧力計２３の計測値は、制御部２６に伝達され、制御部２６は、その計測値に基づいて水素ガス源１５、真空ポンプ２２、窒素ガス源２５を制御するようになっている。これにより、処理対象物を、水素ラジカルを含むガスに曝すことができる。
（酸化膜の除去）
さて、上記した構成の酸化膜除去装置１０を用いて、外部引出電極５，８や突起電極６の表面を覆っている酸化膜の除去を行う。
具体的には、まず、チャンバ１１を開いて、支持台１８上に半導体チップ２、中間基板３を、外部引出電極５、８や突起電極６を上にして載置する（ステップＳ１）。なお、図３では、支持台１８上に半導体チップ２を載置した場合が例示されている。続いて、チャンバ１１を閉じたのち、真空ポンプ２２を作動させて、チャンバ１１内のガスを排気し、減圧する（ステップＳ２）。
次に、マイクロ波発生装置１４を作動させて、マイクロ波Ｗを発生させると共に、水素ガス源１６を作動させて、水素ガスを発生させる。これにより、水素ガスがマイクロ波Ｗによってプラズマ化して、水素ラジカル（遊離基ガス）が発生する（ステップＳ３）。その結果、プラズマ発生室１１Ａで発生した水素ラジカルが、ガス流に乗ってシールド１７を通過すると共に、ノズル１８を介して処理室１１Ｂに導入される。
支持台１８に載置された半導体チップ２および中間基板３の外部引出電極５、８や突起電極６は、ノズル１８から供給される水素ラジカルを含むガスに曝される。これにより、外部引出電極５、８や突起電極６の表面を覆っている酸化膜が水素ラジカルと化学的に反応して気化し、表面から除去される（ステップＳ４）。
（位置合わせ、接合）
次に、半導体チップ２および中間基板３を大気中に取り出した後（ステップＳ５）、フリップチップ接合機で両者の接合をおこなう（ステップＳ６）。その際、加圧前の接合されるべき面が曝される環境は温度、時間を以下の条件とする。
Ｌｏｇ（ｔ）≦３（１０００／Ｔ−２） （１）
ｔ；曝露時間（ｍｉｎ）
Ｔ；加熱温度（Ｋ）
はんだを高温に加熱すると、表面が酸化され、接合できなくなる。しかし、表面を酸化膜還元処理、特に水素ラジカル照射によって表面の酸化膜を除去すると、この酸化が遅延され、式（１）に示すような温度、時間の範囲で、酸化されずに接合可能であることを見出した。また、はんだを固相接合する場合、表面に酸化膜が無ければ、１００〜２００℃であれば、１ＭＰａ〜６ＭＰａの荷重を付加することによって接合可能であることが分かった。温度は１００℃以下では相互の拡散が十分でなく、２００℃以上では、軟化しすぎてしまう。荷重は接合部表面の凹凸を平坦にするのに１ＭＰａは必要であり、６Ｍｐａ以上では突起が潰れすぎてしまう。接合時に超音波を付加することを実施すると、より接合強度が上昇する。
なお、式（１）が得られた過程を簡単に述べる。Ｓｎ−３．５％Ａｇの成分のはんだボール（ボール径７６０μｍ）を水素ラジカル処理により表面酸化膜還元をおこない、酸化膜を完全に除去後、大気中でホットプレートによって一定の加熱温度（Ｔ）、時間（ｔ）に放置して冷却し、オージェ分析によって表面酸化膜の厚さを測定した。その結果、一定温度では、ある時間までは酸化膜厚さは増加せず、温度によって決まる一定の時間から急激に増加することが判明した。その温度（Ｔ）と増加し始める時間（ｔ）の関係を式にした結果、式（１）を得ることができた。さらに、２段以上の加熱の場合は、式（２）に示すような各段での酸化膜形成開始時間の積算値で決まることを実験で確かめた。
また、酸化膜還元処理を実施することにより、上記の酸化膜が急激に増加する加熱時間前であれば、酸化膜はほとんど存在せず、大気中に加熱しても接合することができた。もし、酸化膜還元処理を実施していなければ、この加熱条件よりずっと低温、短時間で酸化膜が成長する。
表１は、突起電極６の材料として考えられる材料（Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｎｉ、Ａｕ、ＰおよびＰｂ）の組み合わせ（材料Ａ１〜Ａ３３）を複数列挙したものである。ここで、表１内の値は含有率（％）である。また、Ｓｎの欄における「残」とは、全体を１００としたときに、１００から含有元素の割合を減算して得られる値という意味である。なお、材料Ｂ１，Ｂ２は、Ｚｎ（亜鉛）を含有しているため酸化膜中にＺｎＯの含まれる割合が多くＳｎＯの場合と比べて酸化膜を化学的に除去するのが困難な材料であり、本実施の形態の突起電極６の材料としては不適当な材料であるので比較例として挙げられている。
Figure 0005449145
表２は、上記した材料Ａ１〜Ａ３５，Ｂ１，Ｂ２を突起電極６の材料として使用し、外部引出電極５，８の材料として（Ｃｕ（材料Ｃ１）、Ａｕ（材料Ｃ２）を使用し、化学的処理として水素ラジカル、水素とＡｒガスの混合、蟻酸を含む有機酸気化ガス、水素と窒素ガスのいずれかによって酸化膜還元処理をし、接合温度（加熱温度Ｔ）、接合荷重、加熱時間（荷重を印加する前に前記加熱温度大気中に晒される時間ｔ）を変化させた場合のダイシェア強度を示したものである。ここで、表２内の二重丸は接合後のダイシェア強度が２ＭＰａ以上を意味し、一重丸は２Ｍｐａ未満０．５Ｍｐａ以上を意味し、バツは０．５ＭＰａ未満を意味している。二重丸または一重丸が付されている場合の加熱温度と加熱時間とは上述した式（１）の関係を満たしている。
Figure 0005449145
従って、本実施の形態の半導体装置１の製造方法では、突起電極６と外部引出電極８との電気的な接触性を悪化させることなく、容易に接合強度の高いフリップチップ接続が可能である。
上記実施の形態では、突起電極６と外部引出電極８とを接合するようにしていたが、突起電極同士を接合するようにしてもよい。また、上記実施の形態では、半導体チップ２と中間基板３とを接合するようにしていたが、半導体チップ２とプリント基板とを互いに接合するようにしてもよい。
また、上記実施の形態では、１つの半導体チップ２と、中間基板３とをフリップチップ接続する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図４に示したように、半導体素子４の上面にも外部引出電極５を有する半導体チップ９を半導体チップ２と中間基板３との間に設けた半導体装置に対しても、適用可能である。なお、半導体チップ２および１または複数の半導体チップ９からなる半導体素子が、本発明の「第１基板」の一例に相当する。また、本発明は、例えば、図５に示したように、中間基板３上に複数の半導体チップ２を設けた半導体装置に対しても、同様に適用可能である。なお、複数の半導体チップ２が、本発明の「第１基板」の一例に相当する。
本発明の第２の実施形態の接合方法では、図７に示すように、第１基板２ａと第２基板３ａに形成された面状体、例えば銅製の膜５ａ、８ａを接合するものである。接合は、図８に示すように、第１の実施形態と同様に膜５ａ、８ａに対して酸化膜除去装置１０によって、酸化膜還元処理を行った後、酸化膜除去装置１０から第１及び第２の基板２ａ、３ａを取り出し、公知の位置合わせ装置１００によって膜５ａ、８ａの位置があうように第１及び第２基板３ａ、５ａの位置合わせを行った後、加熱加圧装置１０２によって銅の融点（摂氏１０８５度）よりも低い温度で加熱して、加圧することによって膜５ａ、８ａを接合する。
例えば、摂氏１５０度に加熱して０．３ＭＰａで加圧した場合には、膜５ａ、８ａは接合しなかったが、摂氏２００度に加熱して０．３ＭＰａで加圧した場合、摂氏２５０度に加熱して０．３ＭＰａで加熱した場合には、それぞれ膜５ａ、８ａは接合した。なお、酸化膜還元処理を行った後、６０秒間、大気中に放置した後に加熱及び加圧しても、膜５ａ、８ａは接合した。
本発明の第３の実施形態の接合方法では、図９に示すように、第１の基板２ｂと第２の基板３ｂに形成された線状体、例えば融点が摂氏１２０度である錫インジウム半田製の細い枠５ｂ、８ｂを接合し、枠５ｂ、８ｂの内部を封止するものである。接合は、図８に示すように、第１の実施形態と同様に枠５ｂ、８ｂに対して酸化膜除去装置１０によって、酸化膜還元処理を行った後、酸化膜除去装置から第１及び第２の基板２ｂ、３ｂを取り出し、公知の位置合わせ装置１００によって枠５ｂ、８ｂの位置があうように第１及び第２基板２ｂ、３ｂの位置合わせを行った後、加熱加圧装置１０２によって融点温度未満の温度に加熱して、加圧することによって枠５ｂ、８ｂを接合する。
例えば、摂氏５０度に加熱して３０ＭＰａで加圧した場合には、枠５ｂ、８ｂは接合しなかったが、摂氏８０度に加熱して１５ＭＰａで加圧した場合、摂氏８０度に加熱して３０ＭＰａで加圧した場合、摂氏１００度に加熱して１５ＭＰａで加圧した場合、摂氏１００度に加熱して３０ＭＰａで加圧した場合には、それぞれ枠５ｂ、８ｂは接合した。なお、酸化膜還元処理を行った後、６０分間、大気中に放置した後に加熱及び加圧しても、枠５ｂ、８ｂは接合した。
第２及び第３の実施形態のように膜５ａ、８ａ、枠５ｂ、８ｂが錫や錫の合金を除く金属において、酸化膜還元処理から加圧までに、膜５ａ、８ａ、枠５ｂ、８ｂが曝される環境は、上記の実験結果より、温度、時間を以下の条件とすることが望ましい。
Ｌｏｇ（ｔ）≦３（１０００／Ｔ−３） （３）
ｔ；曝露時間（ｍｉｎ）
Ｔ；加熱温度（Ｋ）
この式（３）も、式（１）、（２）と同様な過程で導出した。
第２及び第３の実施形態では位置合わせ装置１００及び接合装置１０２を個別に使用したが、位置合わせ装置を備えた接合装置を使用することもできる。また、図１０に示すように１台で酸化膜除去装置、位置合わせ装置及び加熱加圧装置として機能する接合装置を使用することもできる。
この接合装置では、図３に示した酸化膜除去装置１０を９０度回転させた状態に配置されている。酸化膜除去装置１０の構成要素に対応する部分には同一符号を付して、その説明を省略する。
処理室１１Ｂには、第１基板２ａまたは２ｂを載置するための支持台１８ａと、第２基板３ａまたは３ｂを載置するための支持台１８ｂとが設けられている。支持台１８ａは、第１基板２ａまたは２ｂを支持する部分に、酸化膜除去装置１０の支持台１８と同様に加熱器および冷却器（図示せず）を有している。支持台１８ｂも、第２基板３ａまたは３ｂを支持する部分に加熱器および冷却器（図示せず）を有している。これら支持台１８ａ及び１８ｂは、処理室１１Ｂの外部に設けた昇降装置１８０ａ、１８０ｂにそれぞれ結合されており、矢印で示すように支持台１８ａ、１８ｂを昇降させることができ、支持台１８ａを降下させ、支持台１８ｂを上昇させることによって、支持台１８ａ上の第１基板８ａまたは８ｂの膜５ａまたは枠５ｂと、支持台１８ｂ上の第２基板３ａまたは３ｂの膜８ａまたは枠８ｂとを加圧して接合することができる。この加圧する際に、支持台１８ａ、１８ｂ内の加熱器によって膜５ａ、５ｂまたは枠８ａ、８ｂの融点未満の温度に膜５ａ、５ｂまたは枠８ａ、８ｂが加熱される。また、支持台１８ｂには、第１及び第２基板２ａまたは２ｂと３ａまたは３ｂとを位置合わせするためのピン２００が設けられ、ピン２００が挿通される孔（図示せず）が支持台１８ａに設けられている。このピン２００と孔とが位置合わせ装置として機能する。

Claims (4)

  1. 表面に被接合物をそれぞれ有する第１及び第２基板の前記被接合物の表面に対して、酸化膜除去装置内において、水素ラジカルによる酸化膜還元処理のみを行う過程と、
    前記酸化膜還元処理を行った前記被接合物の位置あわせを、大気中で行い、その後に前記第１及び第２基板に荷重を加えて記第１基板の被接合物と前記第２基板の被接合物とを、接合する過程とを、
    具備する接合方法。
  2. 請求項１記載の接合方法において、前記荷重を加えての接合は、１００〜２００℃の温度で行い、前記第１及び第２の基板に加える荷重は１ＭＰａ〜６ＭＰａである接合方法。
  3. 請求項２記載の接合方法において、前記接合の荷重を付加する前の前記被接合物の大気中に放置される時間ｔ、温度Ｔは、以下に示す範囲内に留める接合方法。
    Ｌｏｇ（ｔ）≦３（１０００／Ｔ−２）
  4. 表面に被接合物をそれぞれ有する第１及び第２基板の前記被接合物の表面に対して、水素ラジカルによる酸化膜還元処理のみを行う手段と、
    前記酸化膜還元処理を行った前記被接合物の位置あわせを、大気中で行う手段と、
    前記位置あわせ後に、前記第１及び第２基板に荷重を加えて前記第１基板の被接合物と前記第２基板の被接合物とを、接合する手段とを、
    具備する接合装置。
JP2010510161A 2008-05-02 2009-04-30 接合方法及び接合装置 Active JP5449145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010510161A JP5449145B2 (ja) 2008-05-02 2009-04-30 接合方法及び接合装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008120291 2008-05-02
JP2008120291 2008-05-02
JP2010510161A JP5449145B2 (ja) 2008-05-02 2009-04-30 接合方法及び接合装置
PCT/JP2009/058459 WO2009133919A1 (ja) 2008-05-02 2009-04-30 接合方法及び接合装置

Publications (2)

Publication Number Publication Date
JPWO2009133919A1 JPWO2009133919A1 (ja) 2011-09-01
JP5449145B2 true JP5449145B2 (ja) 2014-03-19

Family

ID=41255135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010510161A Active JP5449145B2 (ja) 2008-05-02 2009-04-30 接合方法及び接合装置

Country Status (7)

Country Link
US (1) US8318585B2 (ja)
JP (1) JP5449145B2 (ja)
KR (1) KR101233282B1 (ja)
CN (1) CN102017819B (ja)
MY (1) MY155481A (ja)
TW (1) TWI500092B (ja)
WO (1) WO2009133919A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314607B2 (ja) * 2010-01-20 2013-10-16 東京エレクトロン株式会社 接合装置、接合方法、プログラム及びコンピュータ記憶媒体
JP2011181631A (ja) * 2010-02-26 2011-09-15 Tokyo Electron Ltd 表面活性化方法、プログラム、コンピュータ記憶媒体及び表面活性化装置
JP5183659B2 (ja) * 2010-03-23 2013-04-17 東京エレクトロン株式会社 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JP5656144B2 (ja) * 2010-03-26 2015-01-21 国立大学法人群馬大学 金属部材の接合方法
JP2012038790A (ja) * 2010-08-04 2012-02-23 Hitachi Ltd 電子部材ならびに電子部品とその製造方法
JP5779931B2 (ja) * 2011-03-24 2015-09-16 富士通株式会社 半導体装置の製造方法
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
DE112012005906A5 (de) * 2012-05-30 2014-10-30 Ev Group E. Thallner Gmbh Vorrichtung und Verfahren zum Bonden von Substraten
JP6132316B2 (ja) * 2012-06-05 2017-05-24 国立大学法人群馬大学 金属部材の接合方法
US9446467B2 (en) 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US9779965B2 (en) * 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
JP6569107B2 (ja) * 2014-12-22 2019-09-04 ボンドテック株式会社 接合方法、接合装置及び接合物を含む構造体
US11205633B2 (en) 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
CN117976564A (zh) * 2023-12-29 2024-05-03 上海捷策创电子科技有限公司 一种多层基板与测试载板的无缝接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2008041980A (ja) * 2006-08-08 2008-02-21 Shinko Seiki Co Ltd はんだ付け方法およびはんだ付け装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6935553B2 (en) * 2002-04-16 2005-08-30 Senju Metal Industry Co., Ltd. Reflow soldering method
KR100521081B1 (ko) * 2002-10-12 2005-10-14 삼성전자주식회사 플립 칩의 제조 및 실장 방법
JP4732699B2 (ja) 2004-02-17 2011-07-27 神港精機株式会社 はんだ付け方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5210496B2 (ja) 2006-03-27 2013-06-12 神港精機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
JP2008041980A (ja) * 2006-08-08 2008-02-21 Shinko Seiki Co Ltd はんだ付け方法およびはんだ付け装置

Also Published As

Publication number Publication date
KR101233282B1 (ko) 2013-02-14
JPWO2009133919A1 (ja) 2011-09-01
CN102017819A (zh) 2011-04-13
MY155481A (en) 2015-10-30
CN102017819B (zh) 2016-05-11
TWI500092B (zh) 2015-09-11
US8318585B2 (en) 2012-11-27
US20110045653A1 (en) 2011-02-24
TW201003809A (en) 2010-01-16
KR20100126561A (ko) 2010-12-01
WO2009133919A1 (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP5449145B2 (ja) 接合方法及び接合装置
TWI428967B (zh) 熱機械倒裝晶片接合法
EP3104400B1 (en) Manufacturing method of electronic component module
EP2006895A1 (en) Electronic component module
JP4901933B2 (ja) 半導体装置の製造方法
EP2940719B1 (en) Power module
US20070170227A1 (en) Soldering method
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
JP2014177031A (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
CN104205301B (zh) 电子元器件及电子元器件的制造方法
JP2008041980A (ja) はんだ付け方法およびはんだ付け装置
WO2000019514A1 (fr) Boitier de semiconducteur et procede correspondant de soudage de puce
TWI723424B (zh) 半導體裝置之製造方法
JP4136844B2 (ja) 電子部品の実装方法
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
Zhang et al. Shear performance and accelerated reliability of solder interconnects for fan-out wafer-level package
JP2007266054A (ja) 半導体装置の製造方法
CN111540692A (zh) 一种芯片背金方法
CN114043122B (zh) 一种含有Cu@Sn核壳双金属粉高温钎料及其制备方法和应用
CN109153098A (zh) 接合材料、接合材料的制造方法、接合结构的制作方法
CN112151400B (zh) 一种解决smd管壳键合点金铝系统的方法
WO2005086218A1 (ja) 半導体モジュールの製造方法
EP3754701B1 (en) Copper/titanium/aluminum joint, insulating circuit board, insulating circuit board with heat sink, power module, led module, and thermoelectric module
TWI825188B (zh) 接合結構體之製造方法
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5449145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250