CN111540692A - 一种芯片背金方法 - Google Patents

一种芯片背金方法 Download PDF

Info

Publication number
CN111540692A
CN111540692A CN202010390512.9A CN202010390512A CN111540692A CN 111540692 A CN111540692 A CN 111540692A CN 202010390512 A CN202010390512 A CN 202010390512A CN 111540692 A CN111540692 A CN 111540692A
Authority
CN
China
Prior art keywords
chip
substrate
gold
preheating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010390512.9A
Other languages
English (en)
Inventor
高晓琛
李秀芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghe tanrong new technology development center
Original Assignee
Zibo Vocational Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zibo Vocational Institute filed Critical Zibo Vocational Institute
Priority to CN202010390512.9A priority Critical patent/CN111540692A/zh
Publication of CN111540692A publication Critical patent/CN111540692A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了一种芯片背金方法，本发明的芯片背金方法采用极为简单的时间控制法，来保证共晶键合的可靠性以及电导性，其根据具体电极的性质来确定加热阈值时间，以此使得电极的方块电阻较小，能够满足键合后的键合质量；并且，本发明的芯片背金方法全程可以采用在空气中进行，无需控制预热和键合气氛。

Description

一种芯片背金方法
技术领域
本发明涉及半导体封装测试技术领域，具体涉及一种芯片背金方法。
背景技术
随着混合集成电路向着高性能、高可靠性、小型化、高均匀性及低成本方向的发展，对芯片焊接工艺提出了越来越高的要求，目前对芯片等元器件与载体(如基板、管壳等)进行互联时，主要的方法有导电胶粘接和共晶焊接(即背金工艺)。共晶焊接又称为低熔点合金焊接，是指在相对较低的温度下共晶焊料发生共晶物熔合的现象，共晶合金直接从固态变成液态，而不经过塑性阶段，共晶焊接由于具有电阻率小、导热系数小、热阻小、损耗小、可靠性高等优点，所以被广泛用于高焊接工艺要求的芯片焊接中。
现阶段，实现共晶焊接的设备主要有真空可控气氛共晶炉、镊子共晶机、红外再流焊炉、箱式炉等，真空可控气氛共晶炉在共晶焊接时能够提供真空环境或可控的气氛(氮气、氮气和甲酸的混合气体等)，并能够根据焊接对象的共晶特点，设定工艺曲线，精确控制炉体内的共晶环境，包括温度和时间，真空度、充气气体流量和时间等。在进行共晶焊接之前，一般还需要对焊接的芯片和载体进行预热，以保证焊接质量，在该过程中容易使得芯片电极和载体焊接焊盘形成氧化物，使得焊接质量不高，电阻较大，并且采用真空气氛或者可控气氛进行预热或者共晶焊接是增加其成本的。
发明内容
基于解决上述问题，本发明提供了一种芯片背金方法，其包括以下步骤：
(1)根据多个芯片的背电极确定第一阈值时间Tth1，根据多个衬底基板上的焊盘电极确定第二阈值时间Tth2；
(2)预处理所述芯片和预处理所述衬底基板；
(3)将预处理结束的所述芯片和所述衬底基板移送至第一预热室和第二预热室进行预加热，直至达到预热温度T0；
(4)监测所述芯片的预加热时间t1以及所述衬底基板的预加热时间t2；
(5)若Tth1和t1、Tth2和t2同时满足不等式a和b，则将所述芯片的背电极与所述衬底基板的焊盘电极进行共晶键合；
若Tth1和t1、Tth2和t2只满足不等式a和b其中之一，或者均不满足不等式a和b，则将不满足不等式a和/或b的所述芯片和/或所述衬底基板移出所述第一预热室或第二预热室，以进行湿法清洗；
其中，不等式a为Tth1≥t1，不等式b为Tth2≥t2。
根据本发明的实施例，还进一步包括对进行了湿法清洗的芯片和衬底基板重复所述步骤(3)-(5)。
根据本发明的实施例，在所述步骤(5)中的共晶键合具体包括：在加热台上加持芯片、衬底基板和在所述芯片的背电极与所述衬底基板的焊盘电极之间的焊料片，然后加热台升温至键合温度并维持一定时间后，从所述加热台取下并冷却实现共晶键合。
根据本发明的实施例，所述焊料片为金锡焊料片、金硅焊料片或者金镓焊料片，所述键合温度为300-500℃，所述一定时间为30-60s。
根据本发明的实施例，在步骤(2)中，预处理所述芯片包括对芯片进行正面电极和背电极的沉积和清洗以及对所述芯片进行切割或封装，预处理所述衬底基板包括对衬底基板进行其他芯片焊接以及对所述焊盘电极的沉积、图案化和清洗等。
根据本发明的实施例，在步骤(3)中，预加热所述芯片和所述衬底基板，以去除所述芯片和所述衬底基板上的有机物和水分。
根据本发明的实施例，所述背电极和所述焊盘电极的材质选自铝、铜、铜铝合金中的一种。
根据本发明的实施例，所述预热温度T0介于100-200℃之间。
根据本发明的实施例，所述共晶键合以及预加热的气氛为空气。
本发明的优点如下：
本发明的芯片背金方法采用极为简单的时间控制法，来保证共晶键合的可靠性以及电导性，其根据具体电极的性质来确定加热阈值时间，以此使得电极的方块电阻较小，能够满足键合后的键合质量；并且，本发明的芯片背金方法全程可以采用在空气中进行，无需控制预热和共晶键合气氛。
附图说明
图1为本发明芯片背金时的剖面图；
图2为本发明芯片背金过程的示意图；
图3为本发明铝电极预热时间与方块电阻的关系图；
图4为本发明的芯片背金方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的芯片背金方法在于解决现有技术需要在气氛环境下进行共晶键合的问题，且可以实现更低的背金焊接电阻。
参见图1，本发明的芯片背金工艺需要将待背金的芯片1与衬底基板(或载板)2上的焊盘电极3进行共晶键合，以实现芯片1的背电极(未示出)的背面电引出至衬底基板2。通常的，在芯片1的背电极与焊盘电极3之间设置一焊料片4，所述焊料片4为金锡焊料片、金硅焊料片或者金镓焊料片，以保证共晶键合的可靠性。
其中，所述芯片1可以是IGBT、BJT、HEMT等器件，其可以是硅质芯片、碳化硅芯片、氮化镓芯片等，芯片1的背面可以通过电镀、化学镀、CVD等方法形成背电极，该背电极一般为Al、Cu或者CuAl合金材料，其在受热、潮湿环境容易被氧化。
所述衬底基板2可以是玻璃基板、陶瓷基板、LTCC基板等，其上形成焊盘电极3用于芯片1的共晶键合，该焊盘电极3的材质与背电极的材质相同或者不同，其材料也可以是Al、Cu或者CuAl合金材料。一般而言，所述焊盘电极3的面积大于所述背电极的面积。
其中，衬底基板2设置于加热台11上，该加热台11可以是可升降的，也可以是固定的，其内部可以设置加热组件，用以加快共晶键合的速度。
在所述加热台11上具有热压头10，所述热压头10是可升降的，其可以在共晶键合时，给予所述芯片1与所述衬底基板2以压力。该热压头10内可以集成真空吸附组件和加热组件，分别用于吸附芯片1和加热。
在芯片1和衬底载板2进行共晶键合之前，还需要对芯片1和衬底基板2进行预处理和预加热操作。
其中，预处理包括例如对芯片1进行正面电极和背电极的沉积和清洗以及对所述芯片1进行切割或封装等，对衬底基板2进行其他芯片焊接以及对所述焊盘电极3的沉积、图案化和清洗等。
而预加热包括使得所述芯片1和衬底基板2在共晶键合之前达到预定的温度，例如100-200℃之间，以提高键合效率，保证键合的质量。预加热所述芯片1和所述衬底基板2，以去除所述芯片1和所述衬底基板2上的有机物和水分，例如清洗所残留的有机物和水分等。
参见图2，对芯片1的预处理可以在预处理室100中进行。该预处理室100可以为多个，包括例如电极沉积室、清洗室等。而对芯片1的预加热在预加热室101中进行。该预加热室101为固定的温度，例如100-200℃之间。
对衬底基板2的预处理可以在预处理室200中进行。该预处理室也可以是多个，包括例如电极沉积室、清洗室等。对衬底基板2的预加热在预加热室201中进行。该预加热室201的温度可以与预加热室101的温度相同或不同。
在芯片背金的共晶键合过程中，我们会发现，对芯片1的预处理和对衬底基板2的预处理的时间往往是不同，其对不同芯片的预处理的步骤和工艺也有差别，对不同衬底基板的预处理的步骤和工艺也不同，因此造成了芯片1和衬底基板2在不同的时间进入预加热室进行预加热，其必定有一方(芯片1或者衬底基板2)需要在预加热室等待另一方。
例如，芯片1先完成了预处理过程，预先达到了预加热室101进行预加热并等待预加热室201中的衬底基板1完成预加热，但是此时衬底基板1的步骤较多，需要较多的时间，因此其还未能到达预加热室201。那么等到衬底基板1完成了预处理后，芯片1已经进行了一定时间的预加热，而此时将完成了预处理的衬底基板1放入预加热室201进行预热，然后将两者在键合室300内进行共晶键合。
上述过程使得芯片1的背电极承受了较长时间的预加热，而且该预加热室101具有水气和空气，其会氧化所述芯片1的背电极生成金属氧化物，其对于焊接是不利的。背电极氧化物会与焊料片进行反应使得，焊接电阻过大，焊接容易断裂，可靠性降低。
当然，如果是衬底基板1先完成了预处理过程，则衬底基板2的焊盘电极3承受了较长时间的预加热，而且该预加热室201具有水气和空气，其会氧化所述焊盘电极3生成氧化物，其也对于焊接是不利的。
为此，我们研究了铝电极的预加热时间(温度为100℃)与其方块电阻的关系，参见图3。我们发现预加热时间越长，其方块电阻越大，并且在预加热时间大于11min时，其分开电阻开始大于15Ω/sq，其对于键合后的电阻已经是比较大的了，在该领域，其电极的电阻一般在低于15Ω/sq，因此，对于铝电极预加热时间应当小于等于11min。
我们还测试了不同预加热时间的铝电极在进行金锡焊料片进行共晶键合时的循环可靠性测试，测试结果可以参见表1。在对铝电极焊接后的循环可靠性测试中，预加热14分钟的铝电极在进行200千次电循环测试时，其发生电阻急剧增大情况，其可靠性测试为不合格。而在大于14分钟的铝电极测试中，其所能承受的电循环次数进一步有所降低，可靠性进一步降低。由此，可以知道其在预加热时间小于14分钟的铝电极是可靠的。再根据铝电极加热时间与方块电阻的关系曲线可知，预想控制铝电极的方块电阻在15Ω/sq以下，且取得可靠共晶键合成品，需要控制铝电极的预加热温度小于等于11min。
表1
Figure BDA0002485518730000051
Figure BDA0002485518730000061
其中，O代表合格，×代表不合格
根据以上内容，可以确定铝电极的预加热的阈值时间(例如11min)，当然，不同金属材质的电极，其预加热的阈值时间也是不同。
在本发明中，芯片的背电极可以是铝电极、铜电极或铜铝合金电极，而焊盘电极也可以是铝电极、铜电极或铜铝合金电极，但是两者的材料可以不同。
为此，为了保证背金工艺中共晶键合的键合可靠性，需要单独去确定背电极和焊盘电极的预加热阈值时间，其具体的背金工艺包括以下步骤：
(1)根据多个芯片的背电极确定第一阈值时间Tth1，根据多个衬底基板上的焊盘电极确定第二阈值时间Tth2；
(2)预处理所述芯片和预处理所述衬底基板；
(3)将预处理结束的所述芯片和所述衬底基板分别移送至第一预热室和第二预热室进行预加热，直至达到预热温度T0；
(4)监测所述芯片的预加热时间t1以及所述衬底基板的预加热时间t2；
(5)若Tth1和t1、Tth2和t2同时满足不等式a和b，则将所述芯片的背电极与所述衬底基板的焊盘电极进行共晶键合；
若Tth1和t1、Tth2和t2只满足不等式a和b其中之一，或者均不满足不等式a和b，则将不满足不等式a和/或b的所述芯片和/或所述衬底基板移出所述第一预热室或第二预热室，以进行湿法清洗；
其中，不等式a为Tth1≥t1，不等式b为Tth2≥t2；
(6)对进行了湿法清洗的芯片和衬底基板重复所述步骤(3)-(5)。
其中，所述共晶键合以及预加热的气氛为空气，其可以保证较低的电阻和较为可靠的键合质量。所述键合温度为300-500℃，所述键合时间为30-60s。
在所述步骤(5)中的共晶键合具体包括：在加热台上加持芯片、衬底基板和在所述芯片的背电极与所述衬底基板的焊盘电极之间的焊料片，然后加热台升温至键合温度并维持一定的键合时间后，从所述加热台取下并冷却实现共晶键合。
确定第一阈值时间Tth1和第二阈值时间Tth2，是根据背电极和焊盘电极的材质、可靠性测试以及电阻曲线所确定，第一阈值时间Tth1和第二阈值时间Tth2可以相同也可以不同。
参见图4，在确定了第一阈值时间Tth1和第二阈值时间Tth2之后，并行的预处理芯片和衬底基板，此时预处理芯片所需时间与预处理衬底基板所需时间可以相同或者不同，并且单独预处理某一芯片和预处理某一衬底基板的起始时间也是可能相同或不同的。
若预处理芯片所需时间与预处理衬底基板所需的时间相同，单独预处理该芯片和预处理该衬底基板的起始时间也是相同的，则芯片和衬底基板放入预加热室的时间也是相同的，达到预加热温度后，两者就可以直接进行共晶键合，两者的预加热时间接近于0，肯定小于第一阈值时间Tth1和第二阈值时间Tth2。
若预处理芯片所需时间与预处理衬底基板所需时间以及单独预处理该芯片和预处理该衬底基板的起始时间有一者是不同的，则需要其中一者先进入预加热室等待另一方完成预处理，若该其中一者等待的时间大于其阈值时间(第一阈值时间Tth1或者第二阈值时间Tth2)，则需要拿出进行湿法清洗，该湿法清洗是在常温下、酸液清洗，其可以除去金属氧化物，以保证电阻。
湿法清洗后，需要再次进行预加热，此时，需要再去判断芯片的预加热时间与第一阈值时间的大小以及衬底基板的预加热时间与第二阈值时间的大小，满足均小于或等于阈值时间时，才进行共晶键合。
本发明的芯片背金方法采用极为简单的时间控制法，来保证共晶键合的可靠性以及电导性，其根据具体电极的性质来确定加热阈值时间，以此使得电极的方块电阻较小，能够满足键合后的键合质量；并且，本发明的芯片背金方法全程可以采用在空气中进行，无需控制预热和共晶键合气氛。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (9)

1.一种芯片背金方法，其包括以下步骤：
(1)根据多个芯片的背电极确定第一阈值时间Tth1，根据多个衬底基板上的焊盘电极确定第二阈值时间Tth2；
(2)预处理所述芯片和预处理所述衬底基板；
(3)将预处理结束的所述芯片和所述衬底基板分别移送至第一预热室和第二预热室进行预加热，直至达到预热温度T0；
(4)监测所述芯片的预加热时间t1以及所述衬底基板的预加热时间t2；
(5)若Tth1和t1、Tth2和t2同时满足不等式a和b，则将所述芯片的背电极与所述衬底基板的焊盘电极进行共晶键合；
若Tth1和t1、Tth2和t2只满足不等式a和b其中之一，或者均不满足不等式a和b，则将不满足不等式a和/或b的所述芯片和/或所述衬底基板移出所述第一预热室或第二预热室，以进行湿法清洗；
其中，不等式a为Tth1≥t1，不等式b为Tth2≥t2。
2.根据权利要求1所述的芯片背金方法，其特征在于：还进一步包括对进行了湿法清洗的芯片和衬底基板重复所述步骤(3)-(5)。
3.根据权利要求1所述的芯片背金方法，其特征在于：在所述步骤(5)中的共晶键合具体包括：在加热台上加持芯片、衬底基板和在所述芯片的背电极与所述衬底基板的焊盘电极之间的焊料片，然后加热台升温至键合温度并维持一定时间后，从所述加热台取下并冷却实现共晶键合。
4.根据权利要求3所述的芯片背金方法，其特征在于：所述焊料片为金锡焊料片、金硅焊料片或者金镓焊料片，所述键合温度为300-500℃，所述一定时间为30-60s。
5.根据权利要求1所述的芯片背金方法，其特征在于：在步骤(2)中，预处理所述芯片包括对芯片进行正面电极和背电极的沉积和清洗以及对所述芯片进行切割或封装，预处理所述衬底基板包括对衬底基板进行其他芯片焊接以及对所述焊盘电极的沉积、图案化和清洗等。
6.根据权利要求5所述的芯片背金方法，其特征在于：在步骤(3)中，预加热所述芯片和所述衬底基板，以去除所述芯片和所述衬底基板上的有机物和水分。
7.根据权利要求1所述的芯片背金方法，其特征在于：所述背电极和所述焊盘电极的材质选自铝、铜、铜铝合金中的一种。
8.根据权利要求1所述的芯片背金方法，其特征在于：所述预热温度T0介于100-200℃之间。
9.根据权利要求1所述的芯片背金方法，其特征在于：所述共晶键合以及预加热的气氛为空气。
CN202010390512.9A 2020-05-11 2020-05-11 一种芯片背金方法 Withdrawn CN111540692A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010390512.9A CN111540692A (zh) 2020-05-11 2020-05-11 一种芯片背金方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010390512.9A CN111540692A (zh) 2020-05-11 2020-05-11 一种芯片背金方法

Publications (1)

Publication Number Publication Date
CN111540692A true CN111540692A (zh) 2020-08-14

Family

ID=71980473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010390512.9A Withdrawn CN111540692A (zh) 2020-05-11 2020-05-11 一种芯片背金方法

Country Status (1)

Country Link
CN (1) CN111540692A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114779508A (zh) * 2022-04-08 2022-07-22 Tcl华星光电技术有限公司 显示装置及其制造方法、拼接显示装置
CN116275664A (zh) * 2023-05-17 2023-06-23 广东润宇传感器股份有限公司 一种背金共晶焊接传感器的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114779508A (zh) * 2022-04-08 2022-07-22 Tcl华星光电技术有限公司 显示装置及其制造方法、拼接显示装置
CN114779508B (zh) * 2022-04-08 2024-02-27 Tcl华星光电技术有限公司 显示装置及其制造方法、拼接显示装置
CN116275664A (zh) * 2023-05-17 2023-06-23 广东润宇传感器股份有限公司 一种背金共晶焊接传感器的制造方法

Similar Documents

Publication Publication Date Title
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JP5449145B2 (ja) 接合方法及び接合装置
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
CN111540692A (zh) 一种芯片背金方法
US20140374775A1 (en) Electronic component and manufacturing method for electronic component
US20100078463A1 (en) Device and method for making a semiconductor device including bonding two bonding partners
US20160284664A1 (en) Method for Producing a Circuit Carrier Arrangement Having a Carrier which has a Surface Formed by an Aluminum/Silicon Carbide Metal Matrix Composite Material
CN114845977B (zh) 铜-陶瓷接合体、及绝缘电路基板
EP2775516A2 (en) Balanced stress assembly for semiconductor devices with one or more devices bonded on both sides to lead frames, the other sides of the lead frames being bonded to AlN, Al2O3 or Si3N4 substrates
CN111192831B (zh) 一种用于高导热氮化硅陶瓷基板的金属化方法及其封装基板
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
US11192209B2 (en) Laser pretreatment of metal substrates for electrical circuit boards
CN115626835A (zh) 一种陶瓷基覆铜板的制造方法及其产品
KR100374379B1 (ko) 기판
JP6651924B2 (ja) 接合体の製造方法、及び、パワーモジュール用基板の製造方法
JPH04295065A (ja) セラミック−金属接合体の製造方法
JP6152626B2 (ja) パワーモジュール用基板の製造方法
US6375060B1 (en) Fluxless solder attachment of a microelectronic chip to a substrate
JP3794454B2 (ja) 窒化物セラミックス基板
JPH1067586A (ja) パワーモジュール用回路基板およびその製造方法
WO2020045403A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP2021031315A (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
Hsieh et al. Reliability of sintered Cu joint on Cu substrate with or without Ag metallization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210201

Address after: 251600 50 meters west of South Gate of Yuyuan community, Fuqian street, Yuhuangmiao Town, Shanghe County, Jinan City, Shandong Province

Applicant after: Shanghe tanrong new technology development center

Address before: 255000 No. 30 Century Road, Zhangdian District, Shandong, Zibo

Applicant before: ZIBO VOCATIONAL INSTITUTE

TA01 Transfer of patent application right
WW01 Invention patent application withdrawn after publication

Application publication date: 20200814

WW01 Invention patent application withdrawn after publication