JP4407685B2 - 半導体装置の製造方法および電子機器の製造方法 - Google Patents

半導体装置の製造方法および電子機器の製造方法 Download PDF

Info

Publication number
JP4407685B2
JP4407685B2 JP2006277932A JP2006277932A JP4407685B2 JP 4407685 B2 JP4407685 B2 JP 4407685B2 JP 2006277932 A JP2006277932 A JP 2006277932A JP 2006277932 A JP2006277932 A JP 2006277932A JP 4407685 B2 JP4407685 B2 JP 4407685B2
Authority
JP
Japan
Prior art keywords
substrate
gas
flame
glass substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006277932A
Other languages
English (en)
Other versions
JP2008098372A (ja
Inventor
充 佐藤
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006277932A priority Critical patent/JP4407685B2/ja
Priority to US11/905,961 priority patent/US7935585B2/en
Priority to TW096137377A priority patent/TW200834740A/zh
Priority to KR1020070101995A priority patent/KR20080033095A/ko
Priority to CNA2007101807516A priority patent/CN101221906A/zh
Publication of JP2008098372A publication Critical patent/JP2008098372A/ja
Application granted granted Critical
Publication of JP4407685B2 publication Critical patent/JP4407685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置の製造に関し、半導体装置の製造プロセスの低コスト化、トランジスタの素子性能の均質化及び高品質化を可能とする熱処理に関する。
ＣＶＤ（chemical vapor deposition、化学気相成長）法などによって基板上に成膜したシリコンの再結晶化を図る結晶化方法には、８００〜１０００℃の高温熱処理による固相結晶成長法、エキシマレーザー照射を行うレーザーニール法、熱プラズマを熱源とする熱プラズマジェット法（特許文献１、非特許文献１）等がある。
特開平１１−１４５１４８号公報 Crystallization of Si Thin Film Using Thermal Plasma Jet and Its Application to Thin-Film Transistor Fabrication, S.Higashi, AM-LCD '04 Technical Digest Papers, p.179
しかしながら、追って詳細に説明するように、本発明者らが、検討したところ、上述した熱処理（ＲＴＡ：Rapid Thermal Anneal）による固相結晶成長法では、シリコン膜が形成される基板が８００〜１０００℃の高温に曝されることとなり、基板に対する熱負荷が大きくなる。一方、レーザーニール法は、極短時間に局所的にシリコン膜を高温とし結晶化を行うことができるため、基板全体に加わる熱負荷を低減できる。よって、レーザーニール法は、結晶化の低温プロセス（ＬＴＰＳ）とも言える。しかしながら、レーザーニール法では、溶融再結晶成長が主流となる。従って、後述するように、結晶粒径のばらつきが大きくなり、素子特性のばらつきが大きくなる。
このように、従来のＲＴＡ法やレーザーニール法においては、一長一短があり、基板に対する熱負荷を低減しつつ、素子特性のばらつき等を低減し、高性能の半導体装置を形成することは困難であった。
また、従来のＲＴＡ法やレーザーニール法では、製造装置自身が高価であり、さらに、そのランニングコストも大きかった。また、装置の大型化が困難であり、大面積の基板を一度に処理することが困難であった。
よって、本発明は、基板に対する熱負荷を低減できる半導体装置の製造方法等を提供することを目的とする。また、本発明は、半導体素子の特性を向上させることができる半導体装置の製造方法等を提供することを目的とする。また、本発明は、半導体装置の製造コストを低減することを目的とする。
（１）本発明の半導体装置の製造方法は、基板上に半導体膜を成膜する工程と、水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源として上記半導体膜の再結晶化を行う工程と、を有する。
かかる方法によれば、半導体膜の再結晶化の際の基板に対する熱負荷を低減することができる。よって、基板の歪みや割れを低減でき、半導体素子の特性を向上させることができる。また、大面積の基板の処理が可能であり、半導体装置の製造のスループットを向上でき、コストを低減できる。また、従来のＲＴＡやレーザー処理と比較し、製造装置の価格やそのランニングコストを低減できるため、半導体装置の製造コストを低減できる。
例えば、上記半導体膜は、シリコン膜である。かかる方法によれば、シリコンの再結晶化を行なうことができる。
例えば、上記再結晶化は、固相結晶成長によりなされる。かかる方法によれば、再結晶化によって、形成される結晶粒のばらつきを低減でき、半導体装置の特性を向上させることができる。
好ましくは、上記再結晶化は、上記ガスバーナーの火炎を上記基板上に対し相対的に走査することによって行われる。かかる方法によれば、走査速度の調整により熱処理温度（基板表面温度）を容易に調整することができる。また、大面積の基板の処理が可能であり、半導体装置の製造のスループットを向上でき、コストを低減できる。
好ましくは、上記再結晶化は、上記ガスバーナーの走査速度もしくは上記基板と上記火炎との距離を調整することにより、上記基板温度を調整しつつ行われる。かかる構成によれば、基板温度の調整を容易に行なうことができる。
好ましくは、上記基板は、ガラス基板であり、上記半導体膜はシリコン膜であり、上記ガスバーナーの火炎の走査速度は０．０１ｍ／ｓ以上１．５ｍ／ｓ以下で、上記ガラス基板上に走査される。より好ましくは、走査速度を０．０２ｍ／ｓ以上０．５ｍ／ｓ以下とする。かかる方法によれば、ガラス基板（全体）に対する熱負荷を低減しつつ、その表面においては、必要な熱処理温度を確保することができる。また、熱処理温度を固相結晶成長が起こる範囲に設定することが可能であり、再結晶化により形成される結晶粒のばらつきを低減することができる。
好ましくは、上記基板は、ガラス基板であり、上記半導体膜はシリコン膜であり、上記再結晶化を行なう工程における上記ガラス基板に対する熱拡散長は、０．８〜０．０４ｍｍである。より好ましくは、熱拡散長を０．５〜０．０８ｍｍとする。かかる方法によれば、ガラス基板（全体）に対する熱負荷を低減しつつ、その表面においては、必要な熱処理温度を確保することができる。また、熱処理温度を固相結晶成長が起こる範囲に設定することが可能であり、再結晶化により形成される結晶粒のばらつきを低減することができる。
好ましくは、上記基板は、ガラス基板であり、上記半導体膜はシリコン膜であり、上記再結晶化を行なう工程における上記ガラス基板に対する熱拡散長は、上記ガラス基板の厚さの７５％以下である。より好ましくは、熱拡散長を、上記ガラス基板の厚さの４０％以下とする。かかる方法によれば、ガラス基板（全体）に対する熱負荷を低減しつつ、その表面においては、必要な熱処理温度を確保することができる。また、熱処理温度を固相結晶成長が起こる範囲に設定することが可能であり、再結晶化により形成される結晶粒のばらつきを低減することができる。
好ましくは、上記基板は、ガラス基板であり、上記半導体膜はシリコン膜であり、上記再結晶化を行なう工程における上記ガラス基板の表面温度は、６７０〜７５０℃である。かかる方法によれば、ガラス基板（全体）に対する熱負荷を低減しつつ、その表面においては、必要な熱処理温度を確保することができる。また、熱処理温度を固相結晶成長が起こる範囲に設定することが可能であり、再結晶化により形成される結晶粒のばらつきを低減することができる。
（２）本発明の電子機器の製造方法は、半導体装置を有する電子機器の製造方法であって、上記半導体装置の製造方法を有する。電子機器とは、本発明にかかる半導体装置を備えた一定の機能を奏する機器一般をいい、その構成に特に限定はないが、例えば、上記半導体装置を備えたコンピュータ装置一般、携帯電話、ＰＨＳ、ＰＤＡ、電子手帳、ＩＣカードなど、半導体装置を必要とするあらゆる装置が含まれる。
１）半導体製造装置
まず、本実施の形態の半導体装置の製造に用いられる半導体製造装置について図１〜図９を参照しながら説明する。
図１は、本実施の形態の半導体装置の製造に用いられる半導体製造装置の構成例を示す図である。図１において、水タンク１１には純水が蓄えられおり、電気分解槽（電気分解装置）１２に水を供給する。水は電気分解槽１２によって電気分解されて水素ガス及び酸素ガスに分離される。分離された水素ガス及び酸素ガスはガスコントローラ１５に供給される。ガスコントローラ１５はコンピュータシステムと調圧弁、流量調整弁、各種センサ等によって構成されており、予め設定されたプログラムに従って下流のガスバーナー２２に供給する水素ガス及び酸素ガス（混合ガス）の供給量、供給圧力、両ガスの混合比等を調整する。
また、ガスコントローラ１５は図示しないガス貯蔵タンクから供給される、水素ガス（Ｈ2）、酸素ガス（Ｏ2）を更に前述の混合ガスに導入し、ガスバーナー２２に供給する。これにより、混合ガスの水素および酸素の混合比（混合比率）を水（Ｈ2Ｏ）の化学量論組成比（Ｈ2：Ｏ2＝２ｍｏｌ：１ｍｏｌ）からずらし、水素過剰（水素リッチ）あるいは酸素過剰（酸素リッチ）な混合ガスを得る。
また、ガスコントローラ１５は、図示しないガス貯蔵タンクから供給される、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ2）等の不活性ガスを更に上記混合ガスに導入することができる。これにより、ガスバーナー２２の火炎温度（燃焼温度）や火炎状態の制御を行っている。
上述した水タンク１１、電気分解槽１２およびガスコントローラ１５は燃料（原料）供給部を構成する。
ガスコントローラ１５の下流には閉空間を形成するチャンバ（処理室）２１が配置されている。チャンバ２１には、熱処理の火炎を発生するガスバーナー２２、処理対象の基板（半導体基板やガラス基板等）１００を載置してガスバーナー２２に対して相対的に移動可能とするステージ部５１等が配置されている。
チャンバ２１内の雰囲気は、これに限定されないが、例えば、内部圧力が大気圧〜０．５ＭＰａ程度、内部温度が室温〜１００℃程度に設定可能なよう構成されている。チャンバ２１内の気圧を所望状態に保つために、前述のアルゴンなどの不活性ガスをチャンバ２１内に導入することができる。
ステージ部５１はパーティクル防止のために基板を載置した台を一定速度で移動する機構が設けられている。また、急激な温度差等による基板１００のヒートショックを防止するため、基板１００の載置台に加熱（予熱）や冷却を行う機構が設けられており、外部の温度調節部５２によってこの温度制御がなされる。加熱には電気ヒーター機構、冷却には冷却ガスや冷却水を用いる冷却機構などが用いられる。
図２は、半導体製造装置のガスバーナー部の構成例を示す平面図である。図２に示すように、図１の半導体製造装置のガスバーナー２２はステージ部５１の幅（図示の上下方向）よりも大きい長手部材によって形成され、ステージ部５１の幅より広い幅の火炎を放射できる。ガスバーナー２２の長手方向と直交する方向（図中の矢印方向）にステージ部５１を移動することにより、あるいはガスバーナー２２を移動することによって、ガスバーナー２２が基板１００を走査するように構成されている。
図３は、半導体製造装置のガスバーナー部の構成例を示す断面図である。図３に示すように、ガスバーナー２２は、混合ガスを燃焼室に導出するガスの出口穴が設けられた導気管２２ａ、導気管２２ａを囲む遮蔽器２２ｂ、遮蔽器２２ｂによって囲まれて混合ガスが燃焼する燃焼室２２ｃ、燃焼ガスが遮蔽器２２ｂから外方に出る出口となるノズル２２ｄ、導気管２２ａに設けられた混合ガスの流出口２２ｅなどによって構成されている。
ノズル２２ｄと基板１００とのギャップ（距離）を広く設定すると、燃焼ガスがノズルから放出される際に圧力が低下する。ノズル２２ｄと基板１００とのギャップをせまく設定する（しぼる）と、燃焼ガスの圧力低下が抑制され、圧力は高くなる。従って、ギャップを調整することによってガス圧力を調整することができる。加圧によって水蒸気アニール、水素リッチアニール、酸素リッチアニールなどを促進することができる。各種アニールは混合ガスの設定によって選択可能である。図中には、水蒸気（Ｈ2Ｏ蒸気）の噴出の様子を示す。
後述するように、混合ガスの流出口２２ｅを複数あるいは線状に形成することによって、ガスバーナー２２の燃焼室２２ｃの火炎（トーチ）形状を線状（長尺の火炎）、複数のトーチ状等にすることができる。ガスバーナー２２近傍の温度プロファイルは流出口２２ｅや遮蔽器２２ｂのノズル２２ｄ等の設計により、好ましくは、火炎の走査方向において矩形となるように設定される。
図４は、半導体製造装置のガスバーナー部の第１構成例を示す図である。図４（Ａ）はガスバーナー２２の短手方向における断面図、図４（Ｂ）はガスバーナー２２の長手方向における部分断面図を示し、図４（Ｃ）はガスバーナー部を模式的に示した斜視図である。これらの図において、図３と対応する部分には同一符号を付している。
この例では、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの下方（ノズル２２ｄ側）にガス流出口２２ｅが線状（長穴）に設けられている。なお、直線状のガス流出口２２ｅの各部位の流出量を同じにするために穴の幅を場所に応じて変えるようにしてもよい。
図５は、半導体製造装置のガスバーナー部の第２構成例を示す図である。ガスバーナー２２の他の構成例を示している。図５（Ａ）はガスバーナー２２の短手方向における断面図、図５（Ｂ）はガスバーナー２２の長手方向における部分断面図を示している。両図において、図３と対応する部分には同一符号を付している。
この例では、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの下方（ノズル２２ｄ側）に複数のガス流出口２２ｅが等間隔で設けられている。この構成では燃焼室のガス密度を一様とし、ノズル２２ｄから外部に流れるガス流量を均一にするために、導気管２２ａを例えば図示の左右方向に適宜移動可能なように構成されている。なお、導気管２２ａを固定とし、ガス流出口２２ｅの各部位の流出量を同じにするために、必要によりガス流出口２２ｅの間隔を場所に応じて変えるようにしてもよい。
図６は、半導体製造装置のガスバーナー部の第３構成例を示す図である。図６（Ａ）はガスバーナー２２の短手方向における断面図、図６（Ｂ）はガスバーナー２２の長手方向における部分断面図を示している。両図において、図３と対応する部分には同一符号を付している。
この例でも、導気管２２ａを囲むように遮蔽器２２ｂが形成されている。遮蔽器２２ｂの下方がノズル２２ｄとなっており、導気管２２ａの側面に複数のガス流出口２２ｅが螺旋状に等間隔で設けられている。この構成では燃焼室のガス密度を一様とし、ノズル２２ｄから外部に流れるガス流量を均一にするために、導気管２２ａを図中の矢印のように回転可能に構成している。
図７は、ノズルの高さと流出ガスの圧力との関係を示す図である。図７（Ａ）に示すように、基板１００の表面からノズル２２ｄを離間させることによって流出燃焼ガスの圧力を下げることができる。また、図７（Ｂ）に示すように、基板１００の表面にノズル２２ｄを接近させることによって流出燃焼ガスの圧力を上げることができる。
図８は、ノズルの形状および角度と流出ガスの圧力との関係を示す図である。図８に示すように、ノズル２２ｄの形状や姿勢の調整（例えば、流出口の形状や基板に対する角度の調整）により流出ガス圧力を調整することができる。この例では、図８（Ａ）に示すように、ノズル２２ｄの流出口形状を片側に開放した形状としている。このため、ガスバーナー２２が直立した状態では流出燃焼ガスの圧力を下げることができる。また、図８（Ｂ）に示すように、ガスバーナー２２を回動あるいは傾斜させると、基板１００の表面にノズル２２ｄの流出口が接近して流出燃焼ガスの圧力を上げることができる。
図９は、ノズルと導気管との距離と流出ガスの圧力との関係を示す図である。図９に示すように、導気管２２ａと遮蔽器２２ｂとの相対的な位置関係を可変としてノズル２２ｄから流出する燃焼ガスの温度を調整することができる。例えば、導気管２２ａが遮蔽器２２ｂ内でノズル２２ｄに向かって進退可能である構造にして、燃焼室２２ｃを移動し、熱源とノズル２２ｄ間の距離を変えることが可能となる。また、熱源と基板間との距離の調整が可能となる。
従って、図９（Ａ）に示すように、導気管２２ａがノズル２２ｄに相対的に接近する場合にはノズル２２ｄから流出する燃焼ガスは相対的に高温になる。また、図９（Ｂ）に示すように、導気管２２ａがノズル２２ｄから相対的に離間する場合にはノズル２２ｄから流出する燃焼ガスは相対的に低温になる。
このような構造は、ガスバーナー２２と基板１００間のギャップを変えることなく、流出燃焼ガスの温度を調整することを可能とし、具合がよい。もちろん、ガスバーナー２２と基板間のギャップを変えて基板温度を調整してもよい。もちろん、ガスバーナー２２と基板間のギャップを変えて、更に、導気管２２ａと遮蔽器２２ｂとの相対的な位置関係を調整してガス温度を調整する構成とすることができる。また、ガスバーナー２２の基板に対する走査速度を変えることにより基板温度を調整することができる。
なお、図４〜図９に示したガスバーナーの構造は、これらを適宜に組み合わせることが可能である。
例えば、図７に示す構成と図９に示す構成とを組み合わせることができる。図７に示すガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし、基板１００の温度（例えば、表面温度）を調節する。更に、図９に示したようにガスバーナー２２内の導気管２２ａをノズル２２ｄに向かって進退可能とすることによって基板１００の温度を微調節する。これによって、基板１００の温度を目標とする熱処理温度とすることがより容易となる。
また、図７と図８に示す構成を組み合わせることができる。ガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし（図７参照）、基板１００の表面温度や火炎の圧力を調節する。更に、ガスバーナー２２全体の基板１００に対する姿勢を調整することによって基板１００の表面温度や火炎の圧力を調節する（図８参照）。
また、図７と図８と図９に示す構成を組み合わせることができる。ガスバーナー２２全体を基板１００に対して接近あるいは離間する構成としてノズル２２ｄと基板１００間のギャップを調整可能とし、基板１００の表面温度や火炎の圧力を粗調節する（図７参照）。更に、ガスバーナー２２全体の基板１００に対する姿勢を調整することによって基板１００表面の火炎の圧力を調節する（図８参照）。更に、ガスバーナー２２内の導気管２２ａをノズル２２ｄに向かって進退可能とすることによって基板１００の表面温度を微調節する（図９参照）。かかる構成により、より正確な熱処理が可能となる。
また、図示していないが、ガスバーナー２２の遮蔽板２２ｂを可動式として、ノズル２２ｄの開口（流出口、絞り）をガスバーナー２２の走査方向において広狭に変更可能とすることができる。それにより、ガスバーナー２２の走査方向における基板１００の被処理部部分の暴露時間、基板１００の熱処理の温度プロファイル、熱処理温度、火炎圧などを調整することが可能となる。
以上説明した半導体製造装置においては、基板を横切るような長尺のガスバーナーを備えるので、窓ガラスのような大面積の基板の熱処理を行うことができる。また、燃料となる水素と酸素を水の電気分解によって得ることができるので、ガス材料の入手が容易でランニングコストが安価である。
また、上記半導体製造装置においては、ガスバーナー２２は、遮蔽器２２ｂを設けたが、遮蔽器２２ｂを用いず、ガスバーナー２２を外気にさらした状態、即ち、導気管２２ａから直接火炎を放射することにより処理を行ってもよい。また、上記半導体製造装置においては、遮蔽器２２ｂから燃焼ガスが噴出している場合について説明したが、遮蔽器２２ｂから火炎が出るよう調整してもよい。
また、基板に対する処理は、燃焼ガスによる処理でも、火炎を直接接触させる処理でもよい。これらの処理の制御は、各処理の条件毎に適宜設定することができる。
特に、火炎は、還元性の強い内炎（還元炎）と酸化性の強い外炎（酸化炎）とを有し、いずれを基板に接触させるかによって、処理条件に応じた設定をすることができる。また、内炎は比較的低温（５００℃程度）であり、外炎は、高温（１４００〜１５００℃程度）である。内炎と外炎との間は、さらに高温で１８００℃程度となる。従って、処理条件に応じた設定をすることができる。
また、熱処理工程において、水素と酸素の混合比及び供給量を適宜に設定することによって還元雰囲気（水素リッチ）あるいは酸化雰囲気（酸素リッチ）を容易に設定できる。
また、燃料となる水素と酸素を水の電気分解によって得るので、水（Ｈ2Ｏ）の化学量論組成比である２ｍｏｌ：１ｍｏｌの水素及び酸素の混合ガスを容易に得ることができ、この混合ガスに別途酸素もしくは水素を添加することで、還元雰囲気（水素リッチ）あるいは酸化雰囲気（酸素リッチ）を容易に設定できる。
また、火炎温度の調整も容易である。更に、必要により不活性ガスを導入し、もしくは原料ガスの流量を調整して火炎状態（温度、ガス圧力など）を調整することができる。
また、ガスバーナーのノズル形状などを調整することによって所望の温度プロファイルを得ることが容易である。
このようなガスバーナーを用いた処理は、生産性が高く、また、安価に処理を行うことができる。また、火炎の原料ガスが水素や酸素など、クリーンなエネルギーであり、主生成物が水であるため、環境負荷（環境破壊）を低減できる。
以下、上記水素と酸素の混合ガスを燃料とするガスバーナーの火炎を熱源とした熱処理を「水素火炎処理」といい、その装置を「水素火炎処理装置」ということがある。
図１０は、本実施の形態の水素火炎処理装置（半導体製造装置）の構成例を示す斜視図である。なお、図１に示す装置と同じ箇所には同一符号を付しその詳細な説明を省略する。
図１０においては、ラインバーナー１２２を用いた水素火炎処理により、基板１００上のアモルファスシリコン１００ａを多結晶シリコン１００ｂに変換（再結晶化、結晶化）している。ラインバーナー１２２から基板１００にかけて火炎が放射されている。
このように本実施の形態によれば、ラインバーナー１２２を長くすることで比較的容易に処理基板の大面積化に対応することができる。
図１１は、本実施の形態の水素火炎処理装置（半導体製造装置）の構成例を示す装置断面図である。なお、図１および図１０に示す装置と同じ箇所には同一符号を付しその詳細な説明を省略する。
図１１においては、ガスバーナー２２を用いた水素火炎処理により、基板１００上のアモルファスシリコン１００ａを多結晶シリコンに変換する。即ち、ステージ部５１を矢印方向に移動させ、ガスバーナー２２の火炎を施す。図中の破線部は、ステージ部５１等の処理後の位置を示す。
当該装置においては、水素をチャンバ（ガスバーナー２２）２１へ供給する電気分解槽１２の他、酸素や水素の供給組成比を調整するための付加ガス供給部やチャンバ２１内のガス圧を調整する希ガスもしくは窒素供給部が設けられ、また、チャンバ２１内のガスの排気部および生成物である水の排出部（排水部）が設けられている。また、火炎の放射領域は、凹部となっており、その外周には、冷却手段として冷却水が導入させ、チャンバ内やチャンバ外壁の高温化を防止している。
ここで、水素は、例えば、空気中、２０℃、１気圧においてその爆発限界濃度が４〜７５％である非常に危険な気体である。従って、防爆のための構成や処理工程が重要となる。例えば、当該装置においては、水素および酸素を分離生成し、個々に装置へ導入する構成となっているため、逆火を防止することができる。逆火は、酸素の導入部を伝う恐れがある。よって、水素および酸素をガスバーナーの内部もしくはその直前で混合することにより、逆火を防止することができる。また、ガスバーナー内部においても、その先端部（火口）近傍でガスを混合させることが好ましい。また、ガスバーナーまでの配管途中にリリーフ弁を設けるなどの処置を施すことも好ましい。
このように、上記実施の形態（図１、図１０および図１１等に示す水素火炎処理装置および当該装置を用いた処理）によれば、走査速度を大きくすることで、基板表面を高温にし、シリコンの再結晶化を行いつつ、基板全体に加わる熱負荷を低減することができる。例えば、従来のＲＴＡと比較し、基板に加わる熱負荷を低減することができる。よって、基板の熱による歪みや割れを低減することができる。
また、基板の表面温度を従来のレーザーニール法より低く設定することができる。レーザーニール法によれば、照射部の温度は１０００℃以上となる。従って、前述したように、溶融再結晶成長が起こり、最大結晶粒径は大きくなるものの、そのばらつきが大きくなる。図１２は、シリコンの結晶状態と電子の移動度との関係を示す図表である。図示するように、アモルファスシリコン状態においては、電子の移動度は、０．５ｃｍ2／Ｖｓと非常に小さくなる。これに対し、ＲＴＡ法のような高温プロセス（ＨＴＰＳ）では、固相結晶成長により、結晶粒径（グレインサイズ）は、０．２μｍとなり、電子移動度も３０ｃｍ2／Ｖｓ程度まで大きくなる。また、レーザーニール法のような低温プロセス（ＬＴＰＳ）においては、前述した通り溶融再結晶成長が起こり、結晶粒径（グレインサイズ）は、０．３〜１．０μｍ程度と大きくなり、電子移動度も１００ｃｍ2／Ｖｓ程度と、大きくなる。しかしながら、図示するように、結晶粒径のばらつきにより、素子毎の電子の移動度等の特性を均一化することが困難となる。図中の黒丸は電子を示し、矢印は電子の移動方向を示す。また、移動経路中の波線は粒界散乱の様子を示す。
これに対し、本実施の形態によれば、火炎と基板との距離、ガス供給量、火炎の走査速度を調整することで、容易に基板表面温度を調整することができる。よって、固相結晶成長により結晶粒径のばらつきを抑えることができる。固相結晶成長は、基板表面温度が６５０〜９００℃において起こると考えられている。なお、溶融再結晶成長は、基板の照射部温度が１０００℃以上で起こると考えられている。
図１３は、各種処理方法におけるアニール時間〔ｓ〕と熱拡散長Ｌｔｈ〔ｍ〕との関係を示すグラフである。熱拡散長Ｌｔｈは、（ａ×τ）1/2で表される。ａは熱拡散率（ＯＡ−１０ガラス基板）で、τはアニール時間（パルス幅）である。ＲＴＡ法では、アニール時間は、１ｓ〜１０ｓで熱拡散長は、１〜数ｍｍ（正確には０．８ｍｍ〜３．２ｍｍ）となる（グラフｄ）参照）。レーザーニール法では、ＣＷレーザーを用いた場合には、アニール時間１μｓ〜１００μｓで熱拡散長は、０．２μｍ〜数μｍとなり、エキシマレーザー（ＥＬ）を用いた場合には、アニール時間１０ｎｓ〜数百ｎｓで熱拡散長は、数十ｎｍ〜数百ｎｍとなる（グラフａ）およびｂ）参照）。なお、グラフｅ）は、Ｆｕｒｎａｃｅの場合を示す。Ｆｕｒｎａｃｅとは、炉内での熱処理を示す。この場合、アニール時間は、数百ｓ以上で熱拡散長は、１０ｍｍ以上となる
ここで、本実施の形態の水素火炎処理においては、（１）基板表面温度６７０〜７５０℃、固相結晶成長をさせることが可能である。また、（２）基板走査速度を０．０１〜１．５ｍ／ｓ（アニール時間：１〜０．００６７ｓ）とすることで、（３）熱拡散長を０．８〜０．０４ｍｍに抑えることが可能である（グラフｃ）参照）。よって、かかる範囲での熱処理によれば、基板のバルク温度を６００℃以下としつつ、シリコン膜の固相結晶成長による再結晶化を行なうことができる。その結果、耐熱性は高いが高価である石英ガラスのみならず、耐熱性の低い安価なソーダガラスなどを基板材料として用いることができる。
もちろん、アニール時間を大きくする、即ち、基板走査速度を小さくする等の制御、もしくはガスバーナーの先端と基板との距離（Ｇａｐ）などを調整することによって、より高温の（例えば、ＲＴＡに近い）処理を行うこともできる。なお、レーザーニール法においても、その照射時間を短く（レーザーの走査速度を大きく）することで、基板の表面温度を低下させることも原理的には可能である。しかしながら、本発明者の検討によると、その場合、走査速度が３×１０4ｍｍ／ｓ〜３×１０7ｍｍ／ｓとなり、このような高速で基板もしくはレーザー光を走査させることは不可能である。これに対し、本実施の形態の水素火炎処理であれば、上記の通り、実現可能な速度範囲で基板もしくはバーナーを走査させることが可能である。
また、上記の水素火炎処理によれば、図１３のグラフｃ）に示す範囲のみならず、グラフｃ）〜ｅ）を含む範囲、アニール時間０．６ｓ〜数百秒以上、熱拡散長０．０８ｍｍ〜数十ｍｍの範囲において、実用的な熱処理を行なうことができる。この場合、基板表面温度は、６５０〜９００℃程度となり、シリコン膜の固相結晶成長が起こる。よって、前述した通り、結晶粒のばらつきを低減できＴＦＴ（薄膜トランジスタ）などの半導体素子の特性を向上させることができる。また、ソーダガラスを基板材料として用いることはできないが、石英基板に加わる熱負荷を低減でき、基板の歪みや割れの発生を低減することができる。即ち、水素火炎処理においては、基板の表面近傍にのみ短時間で熱を加えることができるため、基板全体（バルク）に加わる熱負荷を低減できる。よって、基板材料に関わらず、熱負荷を低減でき、ＴＦＴ特性を向上させることができる。
以上の考察より好ましい条件を以下にまとめる。なお、「ａ〜ｂ」は、「ａ以上ｂ以下」を示すものとする。
基板の走査速度は、０．０１以上１．５ｍ／ｓ以下とすることが好ましい。この場合のアニール時間（照射時間）は、１〜０．００６７ｓである。より好ましくは、０．０２以上０．５ｍ／ｓ以下とすることが好ましい。この場合のアニール時間は、０．５〜０．０２ｓである。アニール時間とは、一スポットの長さ（火炎照射面積）当りの照射時間である。例えば、一スポットの長さは、１０ｍｍである。よって、「一スポットの長さ÷走査速度＝アニール時間」となる。また、基板に対する熱拡散長は、０．８〜０．０４ｍｍが好ましい。より好ましくは、０．５〜０．０８ｍｍとすることが好ましい。かかる条件であれば、基板のバルク温度を抑えることができ、基板に対する熱負荷を低減することができる。例えば、基板のバルク温度を６７０〜７５０℃程度に抑えることができる。この場合、耐熱性の低いガラス基板を使用することができる。
また、ガラス基板の厚さを１．１ｍｍとした場合、熱拡散長０．８ｍｍは、ガラス基板厚さの７３％程度となる。また、熱拡散長０．４ｍｍは、ガラス基板厚さの３７％程度となる。よって、熱拡散長は、ガラス基板の厚さの７５％以下が好ましい。また、より好ましくは、４０％以下が好ましい。
このように、本実施の形態によれば、走査速度を大きくすることで、基板に対する熱負荷を低減することができる。また、結晶粒径のばらつきの少ない固相結晶成長の温度範囲を選択することができる。それにより、素子ばらつきを低減することができる。
なお、図１３においては、基板に対する熱拡散について説明したが、図１４に、シリコン膜の温度〔℃〕と、アニール時間〔ｓ〕との関係を示す。図示するように、実現可能な１０-2〜１０0ｓのアニール時間で、固相結晶成長（ＳＰＣ）が可能となる。もちろん、アニール時間を１０0ｓ以上（ＲＴＡやＦｕｒを含む範囲）とし、固相結晶成長を行なってもよい。なお、図中ＬＰＣは、溶融再結晶成長領域を示す。また、ＦＬＡはフラッシュランプアニール（Flash Ramp Anneal）法を示し、αは、アモルファス状態のまま変わらない温度範囲を示す。
また、本実施の形態によれば、半導体製造装置自身を比較的安価に製造することができ、また、ランニングコストも低減することができる。また、装置の大型化も容易であり、大面積の基板を一度に処理することが可能となる。本発明者の検討によれば、既存のＲＴＡ装置と比較し、そのイニシャルコストは３０％削減され、また、ランニングコストも３０％削減されると試算されている。また、部材の交換等のメンテナンス時間が低減されるため、その稼働率も１０％向上すると試算されている。また、スループットも向上すると試算されている。また、既存のレーザーニール装置と比較しても、そのイニシャルコストは５０％削減され、また、ランニングコストも７０％削減されると試算されている。
２）半導体装置の製造方法
次に、前述した水素火炎処理装置（半導体製造装置）を使用した半導体装置（ＴＦＴ）の製造方法について図１５および図１６を参照しながら説明する。図１５および図１６は、本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。
まず、図１５（Ａ）に示すように、ガラス基板（石英基板、基板、透明基板、絶縁性基板）１００上に、下地保護膜（下地酸化膜、下地絶縁膜）１０１として例えば酸化シリコン膜を１００ｎｍ程度形成する。この酸化シリコン膜は、ＴＥＯＳ（tetra ethyl ortho silicate、テトラエトキシシラン）および酸素ガスなどを原料ガスとして、例えばプラズマＣＶＤ（chemical vapor deposition、化学気相成長）法を用いて形成する。なお、用いる基板は、シリコン基板でもよい。
次いで、下地保護膜１０１上に半導体膜（半導体層）として例えばシリコン膜（シリコン層）１０２を形成する。このシリコン膜は、例えば、ＳｉＨ4（モノシラン）ガスを用いたＣＶＤ法で形成する。この際、シリコン膜は例えばアモルファス状態である。
次いで、図１５（Ｂ）に示すように、基板１００を図１等に示す半導体製造装置のステージ部５１に搭載し、ガスバーナー２２を基板１００（シリコン膜１０２）上に走査することによって熱処理（火炎アニール）を施し、シリコン膜を再結晶化する（水素火炎処理１）。即ち、多結晶化する。多結晶とは、単結晶からなる結晶粒が複数形成された状態をいう。ガスバーナー２２へ供給される水素ガス（Ｈ2）、酸素ガス（Ｏ2）の比率は、例えば、化学量論組成である２ｍｏｌ：１ｍｏｌとする。
ここで、本実施の形態においては、前述した条件で上記熱処理を行なうことにより、基板１００に対する熱負荷を低減でき、ガラス基板の歪みや割れを低減できる。また、固相結晶成長による再結晶化を施すことができ、結晶粒のばらつきを低減することができる。よって、ＴＦＴの特性を向上させることができる。また、上記工程によれば、大基板に対する処理であっても、短時間での処理が可能であり、ＴＦＴのスループットを向上させることができる。また、上記工程によれば、装置自身のコストやそのランニングコストが低減できる。
なお、この際、シリコン膜１０２の表面が酸化され、酸化シリコン膜が形成される。この酸化シリコン膜を後述のゲート酸化膜として用いてもよい。また、シリコン膜１０２に対する汚染防止のため、あらかじめシリコン膜１０２上にキャップ膜（保護膜、被覆膜）を形成し、かかるキャップ膜を介してシリコン膜１０２に水素火炎処理を施してもよい。キャップ膜としては、ＴＥＯＳ膜のようなシリコン酸化膜や、シリコン窒化膜などを用いることができる。
また、上記再結晶化工程（水素火炎処理１）の後に、水素リッチな混合ガスを用いた水素火炎処理（水素火炎処理２）を行なってもよい。即ち、供給ガスである水素ガス（Ｈ2）、酸素ガス（Ｏ2）の比率を、水（Ｈ2Ｏ）の化学量論組成である２ｍｏｌ：１ｍｏｌより水素の組成比を大きくし、火炎中の水素や水素ラジカルを多くする。この余剰水素等がシリコンのダングリングボンドと結合することにより、電荷トラップとなるダングリングボンドが低減され、ＴＦＴのキャリア移動度が向上する。このように、シリコンの結晶欠陥を余剰水素等により修復することによりＴＦＴ特性を向上させることができる。なお、この水素火炎処理２は、再結晶化工程（水素火炎処理１）と別処理である必要はなく、一連の熱処理であってもよい。
次いで、図１５（Ｃ）に示すように、シリコン膜１０２表面の酸化膜を除去し、所望の形状にシリコン膜をパターニングした後、シリコン膜上にゲート酸化膜（ゲート絶縁膜）１０３として例えばＣＶＤ法により酸化シリコン膜を形成する。ここで、当該酸化シリコン膜の結晶欠陥を酸素（もしくは酸素ラジカル）で修復するため、酸素リッチな混合ガスを用いた水素火炎処理を行なってもよい（水素火炎処理３）。即ち、供給ガスである水素ガス（Ｈ2）、酸素ガス（Ｏ2）の比率を、水（Ｈ2Ｏ）の化学量論組成である２ｍｏｌ：１ｍｏｌより酸素の組成比を大きくし、火炎中の酸素や酸素ラジカルを多くする。この余剰酸素等が酸化シリコン膜中の結晶欠陥や、酸化シリコン膜とシリコン膜１０２との界面に存在する結晶欠陥と結合する。その結果、酸化シリコン膜の膜質が向上し、さらに、酸化シリコン膜の界面準位が低下し、ＴＦＴ特性を向上させることができる。
次いで、図１６（Ａ）に示すように、ゲート酸化膜１０３上に、導電性膜として例えばＡｌ（アルミニウム）等の金属材料を例えばスパッタ法により形成する。次に、導電性膜を所望の形状にパターニングし、ゲート電極（ゲート電極配線）Ｇを形成する。導電性膜としては、Ａｌの他、Ｔａ（タンタル）等の高融点金属を用いてもよい。
次いで、ゲート電極Ｇをマスクとしてシリコン膜１０２中に、不純物イオンを打ち込む（ドープする、注入する）、さらに、熱拡散を行い、ソース、ドレイン領域１０４ａ、１０４ｂを形成する。なお、１０４ａ、１０４ｂのうち、いずれか一方がソース領域となり、他方がドレイン領域となる。また、不純物イオンは、ｎ型半導体膜を形成する場合には、例えば、ＰＨ3（リン化水素、Phosphine）を、ｐ型半導体膜を形成する場合には、例えば、Ｂ2Ｈ6（ジボラン）をイオン打ち込みする。
ここで、上記不純物を活性化させるための熱処理を水素火炎処理で行なってもよい（水素火炎処理４）。即ち、水素火炎をソース、ドレイン領域１０４ａ、１０４ｂに施し、不純物の活性化を行う。さらに、酸素リッチな混合ガスを用いた水素火炎処理を行なってもよい（水素火炎処理５）。かかる処理によって、不純物イオンの打ち込みや熱拡散などによって、ゲート酸化膜１０３中に生じた欠陥を修復することができる。また、当該処理を行う場合には、先の酸素欠陥の修復工程（水素火炎処理３）を省略してもよい。また、酸素リッチな水素火炎処理により、熱拡散と不純物イオン打ち込みによるゲート酸化膜の欠陥修復（水素火炎処理４および５）を同時に行なってもよい。なお、これらの水素火炎処理において、ゲート電極Ｇに熱負荷が加わらないよう、ゲート電極Ｇ上に酸化シリコン膜などの保護膜を形成し、この保護膜を介して水素火炎処理を行なってもよい。また、後述する層間絶縁膜１０５の形成後、当該膜を介して水素火炎処理を行なってもよい。
次いで、図１６（Ｂ）に示すように、ゲート電極Ｇ上に、層間絶縁膜１０５として例えばＴＥＯＳ膜を形成する。
次いで、図１６（Ｃ）に示すように、層間絶縁膜１０５をパターニングすることにより、ソース、ドレイン領域１０４ａ、１０４ｂ上にコンタクトホールを形成する。
次いで、このコンタクトホールの内部を含む層間絶縁膜１０５上に、導電性膜１０６として例えばＩＴＯ（インジウム・スズ酸化膜）をスパッタリング法を用いて形成する。導電性膜１０６としては、ＩＴＯの他、例えばＡｌ、Ｍｏ（モリブデン）もしくはＣｕ（銅）等の金属材料を用いてもよい。次いで、導電性膜１０６を所望の形状にパターニングし、ソース、ドレイン電極（ソース、ドレイン引き出し電極、引き出し配線）１０６ａ、１０６ｂを形成する。なお、１０６ａ、１０６ｂのうち、いずれか一方がソース電極となり、他方がドレイン電極となる。
以上の工程によって、ＴＦＴがほぼ完成する。
なお、本実施の形態においては、シリコン膜１０２を再結晶化した後にパターニングしたが、シリコン膜１０２をパターニングした後、再結晶化してもよい。
また、本実施の形態においては、ＴＦＴを例に説明したが、かかる素子に限定されるものではなく、上記水素火炎処理（装置）は、シリコン膜などの半導体膜の再結晶化を要する半導体装置の製造方法に広く適用可能である。
また、本実施の形態においては、シリコン膜の固相結晶成長を例に説明したが、シリコン膜の溶融再結晶成長に上記の水素火炎処理や装置を用いてもよい。例えば、表示装置に用いられるＴＦＴなどは、ＴＦＴの特性を均一化するため、広範囲のシリコン膜（半導体膜）において結晶粒径のばらつきが少ない個相成長が好ましいが、溶融再結晶成長が好ましい素子もある。例えば、高速動作の要求が大きい素子においては、溶融再結晶成長が適している場合もある。この場合、基板温度が高くなるよう各種条件を設定することで、溶融再結晶成長が可能である。
３）実験結果
次いで、具体的な実験結果に基づいて結晶特性を向上させる方法について説明する。
まず、図１７に、ステージ速度〔ｍ／ｓｅｃ〕と基板表面の最高温度〔℃〕との関係を示す。（ａ）は、石英基板上にアモルファスシリコンを堆積し、水素火炎処理を施す際、ガスバーナーの先端と基板との距離（Ｇａｐ）を５０ｍｍとした場合、（ｂ）は、石英基板上のアモルファスシリコン上にさらに酸化シリコン膜を堆積し、水素火炎処理を施す際、Ｇａｐを５０ｍｍとした場合、（ｃ）は、石英基板上にアモルファスシリコンを堆積し、水素火炎処理を施す際、Ｇａｐを３０ｍｍとした場合、（ｄ）は、石英基板上のアモルファスシリコン上にさらに酸化シリコン膜を堆積し、水素火炎処理を施す際、Ｇａｐを３０ｍｍとした場合を示す。
図示するように、（ａ）〜（ｄ）の処理について、いずれもシリコンの結晶化（再結晶化）に必要な６７０℃以上の基板温度が確保できており、これらの処理によって、シリコンの結晶化が可能であることが確認できた。また、図１７より、走査速度０．０３以上０．１３ｍ／ｓ以下とすることで、基板の最高表面温度６７０℃〜９００℃を確保できることが分かる。
また、Ｇａｐが小さく、また、ステージ速度（火炎の走査速度）が小さい場合に、基板表面温度が高くなる傾向が見られた。
図１８は、ステージ速度〔ｍ／ｓｅｃ〕と基板の上昇温度ΔＴ〔℃〕との関係を示すグラフである。処理条件（ａ）〜（ｄ）は、図１７と同じであり、図１７の縦軸を基板の上昇温度ΔＴ〔℃〕としたものである。図１８においても、Ｇａｐが小さく、また、ステージ速度（火炎の走査速度）が小さい場合に、基板上昇温度が大きくなる傾向が見られた。
次いで、種々の条件で水素火炎処理を施したＡ〜Ｅの５つのサンプルについて、再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率等を測定した。その結果を、図１９に示す。結晶化率とは、シリコン膜中の結晶相の占める割合（体積比）である。
各種サンプルについては、以下に示す条件で水素火炎処理を行なった後、図２０（Ａ）に示すｘ方向において、３０ｍｍの間、０．３ｍｍ間隔で測定位置を設定し、当該ポイントにおける結晶化率等を測定した。なお、水素火炎処理（熱処理、再結晶化処理）は、図２０（Ｂ）に示す、孔状のガス流出口２２ｅが複数設けられた導気管２２ａから放射される火炎を、図２０（Ａ）のｙ方向に走査することにより行なった。図２０は、水素火炎処理および測定位置を示す図である。
サンプルＡは、Ｇａｐ５０ｍｍ、走査速度６２ｍｍ／ｓとした場合、サンプルＢは、Ｇａｐ５０ｍｍ、走査速度５０ｍｍ／ｓとした場合、サンプルＣは、Ｇａｐ３０ｍｍ、走査速度９８ｍｍ／ｓとした場合であり、また、サンプルＤは、Ｇａｐ３０ｍｍ、走査速度６５ｍｍ／ｓとした場合、サンプルＥは、Ｇａｐ３０ｍｍ、走査速度３８ｍｍ／ｓとした場合を示す。
図１９に示すように、基板温度は、サンプルＥで最高となり、８８９℃であった。シリコン膜の膜厚については、サンプルＡ〜Ｄでほぼ０．０５１μｍ程度であり、また、その表面の酸化シリコン膜の膜厚はほぼ０．００４μｍ程度であった。この酸化シリコン膜は、空気中もしくは火炎中の酸素とシリコン膜が反応し形成されたものである。結晶化率は、サンプルＡ〜Ｄで０．８７〜０．８９程度であった。サンプルＥでは、結晶化率が、０．９４（９４％）程度と最高となり、良好な結晶が得られた。この際、シリコン膜は、０．０４μｍ、酸化シリコン膜は０．００９μｍ程度であった。このサンプルＥでは、シリコン膜の表面の酸化の程度が他のサンプルより大きかった。
上記データから、Ｇａｐを小さく、また、比較的ゆっくりとした走査によって、基板表面の温度が高温となり、結晶化率が向上したことが伺える。
Ｇａｐとしては、５０ｍｍ未満が良好である。Ｇａｐ５０ｍｍ未満であるサンプルＤ（Ｇａｐ３０ｍｍ）においても結晶化率０．８９の比較的良好な数値を得ている。また、例えば、この場合バーナー炎口から火炎の長さは１５ｃｍ程度であるため、ガスバーナーと前記基板との間隔を、炎口（バーナーの先端）から火炎の長さの３０％以下に設定することが好ましいと考えられる。
また、火炎の走査速度としては、４０ｍｍ／ｓ以下が良好である。このような条件により、結晶化率を、９０％以上とすることが可能である。
また、図１９には、サンプルＡ〜Ｅのシリコン膜のラマン散乱分光分析結果の半値幅（ＦＷＨＭ）〔ｃｍ-1〕も示す。
ラマン散乱分光法は、結晶に入射した光の散乱光のスペクトルにより結晶性を評価するもので、散乱光のスペクトルがシャープである（半値幅が小さい）程、結晶性が良好であることを示す。図示するように、サンプルＡ〜Ｄにおいては、比較的半値幅が大きく、また、これらの結晶性に優劣をつけ難いことが分かる。これに対し、サンプルＥにおいては、半値幅が小さく、結晶性が良好であることが分かる。
また、図１９には、サンプルＡ〜Ｅのシリコン膜のラマン散乱分光分析結果のピーク位置（Peak Center)〔ｃｍ-1〕も示す。ピーク位置は、入射光に対する反射光のピーク位置のずれを示すものである。単結晶シリコンであれば、５２０ｃｍ-1であり、当該数値に近い方がより結晶性が良好である。よって、かかる結果からも、サンプルＡ〜Ｄにおいては、５２０よりピーク位置が小さく、また、これらの結晶性に優劣をつけ難いことが分かる。これに対し、サンプルＥにおいては、ピーク位置がより５２０に近く、結晶性が良好であることが分かる。なお、ピーク位置が５２０より小さいということは、結晶格子間に引っ張り応力が加わっていることを示す。よって、サンプルＥにおいては、当該応力が小さく、他のサンプルより結晶性が良好である。
このように、ラマン散乱分光分析によっても、上記条件による結晶性の向上を確認することができた。
＜電気光学装置および電子機器の説明＞
次に、前述の実施の形態で説明した方法で形成される半導体装置（例えばＴＦＴ）が使用される電気光学装置や電子機器について説明する。
前述の半導体装置（例えばＴＦＴ）は、例えば、電気光学装置（表示装置）の駆動素子として用いられる。図２１に、本発明の電気光学装置を用いた電子機器の例を示す。図２１（Ａ）は携帯電話への適用例であり、図２１（Ｂ）は、ビデオカメラへの適用例である。また、図２１（Ｃ）は、テレビジョンへ（ＴＶ）の適用例であり、図２１（Ｄ）は、ロールアップ式テレビジョンへの適用例である。
図２１（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
図２１（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
図２１（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも本発明の電気光学装置を使用することができる。
図２１（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明により形成された半導体装置を使用する（組み込む）ことができる。
なお、電気光学装置を有する電子機器には、上記の他、大型スクリーン、パーソナルコンピュータ、携帯型情報機器（いわゆるＰＤＡ、電子手帳）等、さらには、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電光掲示板、宣伝広告用ディスプレイなど、各種のものが含まれる。
また、上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
本実施の形態の半導体装置の製造に用いられる半導体製造装置の構成例を示す図である。 半導体製造装置のガスバーナー部の構成例を示す平面図である。 半導体製造装置のガスバーナー部の構成例を示す断面図である。 半導体製造装置のガスバーナー部の第１構成例を示す図である。 半導体製造装置のガスバーナー部の第２構成例を示す図である。 半導体製造装置のガスバーナー部の第３構成例を示す図である。 ノズルの高さと流出ガスの圧力との関係を示す図である。 ノズルの形状および角度と流出ガスの圧力との関係を示す図である。 ノズルと導気管との距離と流出ガスの圧力との関係を示す図である。 水素火炎処理装置（半導体製造装置）の構成例を示す斜視図である。 水素火炎処理装置（半導体製造装置）の構成例を示す装置断面図である。 シリコンの結晶状態と電子の移動度との関係を示す図表である。 各種処理方法におけるアニール時間〔ｓ〕と熱拡散長Ｌｔｈ〔ｍ〕との関係を示すグラフである。 シリコン膜の温度〔℃〕と、アニール時間〔ｓ〕との関係を示す図である。 本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。 本実施の形態の半導体装置（ＴＦＴ）の製造方法を示す工程断面図である。 ステージ速度〔ｍ／ｓｅｃ〕と基板表面の最高温度〔℃〕との関係を示す図である。 ステージ速度〔ｍ／ｓｅｃ〕と基板の上昇温度ΔＴ〔℃〕との関係を示す図である。 Ａ〜Ｅのサンプルについて、再結晶化後のシリコン膜厚、酸化シリコン膜厚および結晶化率等を示す図である。 水素火炎処理および測定位置を示す図である。 電気光学装置を用いた電子機器の例を示す図である。
符号の説明
１１…水タンク、１２…電気分解槽、１５…ガスコントローラ、２１…チャンバ（処理室）、２２…ガスバーナー、２２ａ…導気管、２２ｂ…遮蔽器、２２ｃ…燃焼室、２２ｄ…ノズル、２２ｅ…流出口、５１…ステージ部、１００…ガラス基板（基板）、１０１…下地保護膜、１０２…シリコン膜、１０３…ゲート絶縁膜、１０４ａ、１０４ｂ…ソース、ドレイン領域、１０５…層間絶縁膜、１０６ａ、１０６ｂ…ソース、ドレイン電極、５００…電気光学装置、５３０…携帯電話、５３１…アンテナ部、５３２…音声出力部、５３３…音声入力部、５３４…操作部、５４０…ビデオカメラ、５４１…受像部、５４２…操作部、５４３…音声入力部、５５０…テレビジョン、５６０…ロールアップ式テレビジョン、Ｇ…ゲート電極

Claims (7)

  1. 半導体装置の製造方法であって、
    ガラス基板上にシリコン膜を成膜する工程と、
    水素及び酸素の混合ガスを燃料とするガスバーナーの火炎を熱源として前記ガラス基板上に対し相対的に走査し、前記シリコン膜の再結晶化を行う工程と、を有し、
    前記ガスバーナーの火炎の走査速度は０．０１ｍ／ｓ以上１．５ｍ／ｓ以下で、前記ガ
    ラス基板上に走査され、
    前記再結晶化は、固相結晶成長によりなされ、
    前記再結晶化を行なう工程における前記ガラス基板に対する熱拡散長は、０．８〜０．０４ｍｍである
    ことを特徴とする半導体装置の製造方法。
  2. 前記ガスバーナーの火炎の走査速度は０．０２ｍ／ｓ以上０．５ｍ／ｓ以下で、前記ガラス基板上に走査されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記再結晶化を行なう工程における前記ガラス基板に対する熱拡散長は、０．５〜０．０８ｍｍであることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記再結晶化を行なう工程における前記ガラス基板に対する熱拡散長は、前記ガラス基板の厚さの７５％以下であることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置の製造方法。
  5. 前記再結晶化を行なう工程における前記ガラス基板に対する熱拡散長は、前記ガラス基板の厚さの４０％以下であることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置の製造方法。
  6. 前記再結晶化を行なう工程における前記ガラス基板の表面温度は、６７０〜７５０℃であることを特徴とする請求項１乃至５のいずれか一項記載の半導体装置の製造方法。
  7. 半導体装置を有する電子機器の製造方法であって、請求項１乃至６のいずれか一項に記載の半導体装置の製造方法を有する電子機器の製造方法。
JP2006277932A 2006-10-11 2006-10-11 半導体装置の製造方法および電子機器の製造方法 Expired - Fee Related JP4407685B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006277932A JP4407685B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法および電子機器の製造方法
US11/905,961 US7935585B2 (en) 2006-10-11 2007-10-05 Method of fabricating semiconductor device and method for fabricating electronic device
TW096137377A TW200834740A (en) 2006-10-11 2007-10-05 Method for fabricating semiconductor device and method for fabricating electronic device
KR1020070101995A KR20080033095A (ko) 2006-10-11 2007-10-10 반도체 장치의 제조 방법 및 전자 기기의 제조 방법
CNA2007101807516A CN101221906A (zh) 2006-10-11 2007-10-11 半导体装置的制造方法和电子仪器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006277932A JP4407685B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2008098372A JP2008098372A (ja) 2008-04-24
JP4407685B2 true JP4407685B2 (ja) 2010-02-03

Family

ID=39303536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277932A Expired - Fee Related JP4407685B2 (ja) 2006-10-11 2006-10-11 半導体装置の製造方法および電子機器の製造方法

Country Status (5)

Country Link
US (1) US7935585B2 (ja)
JP (1) JP4407685B2 (ja)
KR (1) KR20080033095A (ja)
CN (1) CN101221906A (ja)
TW (1) TW200834740A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453021B2 (ja) * 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) * 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP4362834B2 (ja) * 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
US9482518B2 (en) 2012-06-07 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for semiconductor device process determination using reflectivity measurement
US8753904B2 (en) 2012-06-07 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for semiconductor device pattern loading effect characterization
JP6068074B2 (ja) * 2012-09-20 2017-01-25 株式会社ディスコ ゲッタリング層形成方法
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272591A (en) 1959-05-08 1966-09-13 Union Carbide Corp Production of single crystals from incongruently melting material
US3870472A (en) 1969-11-26 1975-03-11 Joseph A Adamski Method and apparatus for growing crystals by annealing the crystal after formation
US3652431A (en) 1970-03-12 1972-03-28 Julian Louis Reynolds Method of operating an electrolysis cell for the production of gases under hydrostatic pressure
US3876382A (en) 1970-03-24 1975-04-08 Siemens Ag Verneuil apparatus for growing spinel-type oxide monocrystals
US3786382A (en) * 1972-12-27 1974-01-15 Gen Electric Compact circuit breaker
DE2324783A1 (de) 1973-05-16 1974-12-12 Siemens Ag Verfahren und vorrichtung zum herstellen eines kristalls nach verneuil
US4525223A (en) * 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
JPS56137643A (en) 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Thermal processing of semiconductor
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH088255B2 (ja) 1990-02-20 1996-01-29 株式会社東芝 半導体基板表面処理方法および半導体基板表面処理装置
JP3360139B2 (ja) 1991-03-13 2002-12-24 株式会社アルバック ゲート絶縁膜形成方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP2884203B2 (ja) 1991-12-04 1999-04-19 正國 鈴木 半導体結晶層の製造方法
JP3173135B2 (ja) 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JPH06302511A (ja) 1992-07-27 1994-10-28 Masakuni Suzuki 半導体単結晶層の製造方法
KR950004855B1 (ko) 1992-10-30 1995-05-15 현대전자산업 주식회사 반도체 메모리 소자의 어드레스 전이 검출 회로
JPH088255A (ja) 1994-06-22 1996-01-12 Sony Corp 半導体装置の配線構造および表示素子用トランジスタアレイ
JP3105770B2 (ja) 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP3977455B2 (ja) 1995-11-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6000789A (en) 1996-04-23 1999-12-14 Fuji Xerox Co., Ltd. Printer and ink tank
JPH106523A (ja) 1996-06-20 1998-01-13 Fuji Xerox Co Ltd インクタンク
JP3429129B2 (ja) 1996-04-26 2003-07-22 三菱電機株式会社 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
WO1998013645A1 (de) 1996-09-26 1998-04-02 Siemens Aktiengesellschaft Hitzeschildkomponente mit kühlfluidrückführung und hitzeschildanordnung für eine heissgasführende komponente
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
WO2002057812A2 (en) 2001-01-17 2002-07-25 Neophotonics Corporation Optical materials with selected index-of-refraction
JPH11135492A (ja) 1997-11-04 1999-05-21 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11145148A (ja) 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
CN1130756C (zh) 1998-02-13 2003-12-10 精工爱普生株式会社 半导体装置的制造方法及热处理装置
JP3472482B2 (ja) 1998-06-30 2003-12-02 富士通株式会社 半導体装置の製造方法と製造装置
JP2000094710A (ja) 1998-09-24 2000-04-04 Seiko Epson Corp 印刷ヘッド装置、インクジェットプリンタおよびインクカートリッジ
JP2000219523A (ja) 1999-01-28 2000-08-08 Nikon Corp 石英ガラスの成形方法、成形装置、及びそれにより得られた石英ガラス
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP2003130315A (ja) 2001-10-26 2003-05-08 Zetto:Kk バーナ装置
JP2003197618A (ja) 2001-12-25 2003-07-11 Sanyo Electric Co Ltd 薄膜形成方法
JP2004281998A (ja) 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP4423068B2 (ja) 2004-03-03 2010-03-03 信越化学工業株式会社 光ファイバ用多孔質母材の製造方法及びガラス母材
US20050217799A1 (en) 2004-03-31 2005-10-06 Tokyo Electron Limited Wafer heater assembly
US7491431B2 (en) 2004-12-20 2009-02-17 Nanogram Corporation Dense coating formation by reactive deposition
JP4453021B2 (ja) 2005-04-01 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置
JP4453693B2 (ja) 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP4434167B2 (ja) 2006-03-28 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
JP4362834B2 (ja) 2006-10-11 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法および半導体製造装置

Also Published As

Publication number Publication date
US7935585B2 (en) 2011-05-03
TW200834740A (en) 2008-08-16
JP2008098372A (ja) 2008-04-24
CN101221906A (zh) 2008-07-16
US20080090388A1 (en) 2008-04-17
KR20080033095A (ko) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100739092B1 (ko) 반도체 장치의 제조 방법, 제조 장치 및 전자기기
JP4407685B2 (ja) 半導体装置の製造方法および電子機器の製造方法
US7700460B2 (en) Semiconductor device fabrication method and electronic device fabrication method
US6693258B2 (en) Process for producing thin film semiconductor device and laser irradiation apparatus
US9328414B2 (en) Method of manufacturing thin film semiconductor device
JP4362834B2 (ja) 半導体装置の製造方法、電子機器の製造方法および半導体製造装置
JP2004179634A (ja) レーザーアニール処理装置及び方法
JP2003289046A (ja) 半導体装置、半導体装置の製造方法、表示装置、電子機器
JP5324837B2 (ja) 表示装置の作製方法
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
US20120256185A1 (en) Semiconductor device and process for production thereof, and display device
JP2007141885A (ja) 半導体装置の製造方法及び電子機器
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JP2007242819A (ja) 半導体装置の製造方法、及び半導体製造装置
JP2008098371A (ja) 半導体装置の製造方法及び電子機器の製造方法
KR101057147B1 (ko) 다결정 실리콘 박막의 제조방법
JP2008098377A (ja) 半導体装置の製造方法及び電子機器の製造方法
Paetzel et al. Laser annealing of LTPS
JP2006024736A (ja) 多結晶シリコン系薄膜の形成方法、及び、表示装置の製造方法
JP2005150394A (ja) 半導体薄膜の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees