CN112908849A - 一种形成SiGe沟道的热处理方法 - Google Patents

一种形成SiGe沟道的热处理方法 Download PDF

Info

Publication number
CN112908849A
CN112908849A CN202110115637.5A CN202110115637A CN112908849A CN 112908849 A CN112908849 A CN 112908849A CN 202110115637 A CN202110115637 A CN 202110115637A CN 112908849 A CN112908849 A CN 112908849A
Authority
CN
China
Prior art keywords
silicon
sige channel
heat treatment
temperature
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110115637.5A
Other languages
English (en)
Inventor
姜兰
沈耀庭
归琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110115637.5A priority Critical patent/CN112908849A/zh
Publication of CN112908849A publication Critical patent/CN112908849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种形成SiGe沟道的热处理方法，采用多阶段变温变气体热处理工艺形成SiGe沟道，第一阶段为高温热处理，热处理温度为1050‑1100℃，所通气体为氧气，其主要目的使外延生长的硅锗层中的Ge向绝缘体上硅衬底的绝缘体上硅层移动；第二阶段为相对低温热处理，热处理温度为900‑1000℃,所通气体为氮气，其流量为0.5‑10升/分钟，主要目的是形成均匀SiGe沟道；并且进行多次进行高低温改变以及气体切换的热处理工艺。本发明能保证形成均匀的SiGe沟道，同时保证SiGe沟道不在高温下弛豫，提高器件的电学性能。

Description

一种形成SiGe沟道的热处理方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种形成SiGe沟道的热处理方法。
背景技术
为提高PMOS性能，绝缘层附着硅(SOI)结构的PMOS器件沟道逐步由Si向SiGe沟道发展。目前，SiGe沟道主要通过在PMOS区域SOI上外延生长SiGe，随后在热退火工艺的作用下形成。其中，如何保证在SiGe沟道形成过程中热退火工艺温度均匀性以及预防SiGe发生应力弛豫成为技术关键。
目前主要采用传统的高温热处理方式，即将晶圆放置在热处理腔后，直接将温度升至1050-1100C,混合通入氧气和氮气，以形成SiGe沟道。但是，采用该方法，由于晶圆一直处于高温反应状态，SiGe容易发生应力弛豫，另外，SiGe沟道的均匀性不易控制。
因此，需要提出一种新的方法解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种形成SiGe沟道的热处理方法，用于解决现有技术中形成的SiGe沟道均匀性差以及SiGe发生应力弛豫的问题。
为实现上述目的及其他相关目的，本发明提供一种形成SiGe沟道的热处理方法，至少包括：
步骤一、提供绝缘体上硅结构，在所述绝缘体上硅结构上表面外延生长硅锗层；
步骤二、在所述硅锗层上沉积一层第一氧化层；
步骤三、通过多阶段变温变气体热处理工艺使所述绝缘体上硅结构形成为SiGe沟道以及位于SiGe沟道上的第二氧化硅层；
步骤四、去除SiGe沟道表面的所述第一、第二氧化层。
优选地，步骤一中的所述绝缘体上硅结构位于氧化物掩埋层上，所述氧化物掩埋层位于硅衬底上。
优选地，步骤一中在所述绝缘体上硅结构上表面外延生长的硅锗层的厚度为15-40nm。
优选地，步骤一中在所述绝缘体上硅结构上表面外延生长的硅锗层中，锗浓度占比15％-60％。
优选地，步骤二中采用原子层沉积法在所述硅锗层上沉积所述第一氧化层。
优选地，步骤一中的所述第一氧化层的厚度为
Figure BDA0002920325370000021
优选地，步骤三中的所述多阶段变温变气体热处理工艺包括：第一阶段的高温热处理阶段，该高温热处理的温度为1050-1100℃，所通气体为氧气，氧气流量为0.5-5升/分钟，并且通入氧气的时间为20秒-5分钟。
优选地，步骤三中的所述多阶段变温变气体热处理工艺还包括：第二阶段的相对低温热处理阶段，该低温热处理的温度为900-1000℃，所通气体为氮气，氮气流量为0.5-10升/分钟，并且通入氮气的时间为20秒-5分钟。
优选地，步骤三中所述多阶段变温变气体热处理工艺中的高低温切换次数为1～10次。
优选地，步骤四中利用稀氢氟酸去除所述SiGe沟道表面的所述第一、第二氧化层。
如上所述，本发明的形成SiGe沟道的热处理方法，具有以下有益效果：本发明采用多阶段变温变气体热处理工艺形成SiGe沟道，第一阶段为高温热处理，热处理温度为1050-1100℃，所通气体为氧气，其主要目的使外延生长的硅锗层中的Ge向绝缘体上硅衬底的绝缘体上硅层移动；第二阶段为相对低温热处理，热处理温度为900-1000℃,所通气体为氮气，其流量为0.5-10升/分钟，主要目的是形成均匀SiGe沟道；并且进行多次进行高低温改变以及气体切换的热处理工艺。本发明能保证形成均匀的SiGe沟道，同时保证SiGe沟道不在高温下弛豫，提高器件的电学性能。
附图说明
图1显示为本发明中形成有硅锗层的绝缘体上硅结构示意图；
图2显示为本发明中在硅锗层上沉积第一氧化层后的结构示意图；
图3显示为本发明中形成SiGe沟道的结构示意图；
图4显示为本发明中去除第一、第二氧化层后的结构示意图；
图5显示为本发明的多阶段变温变气体热处理工艺温度曲线示意图；
图6显示为本发明的形成SiGe沟道的热处理方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种形成SiGe沟道的热处理方法，如图6所示，图6显示为本发明的形成SiGe沟道的热处理方法流程图，该方法至少包括以下步骤：
步骤一、提供绝缘体上硅结构，在所述绝缘体上硅结构上表面外延生长硅锗层；本发明进一步地，本实施例的步骤一中的所述绝缘体上硅结构位于氧化物掩埋层上，所述氧化物掩埋层位于硅衬底上。如图1所示，图1显示为本发明中形成有硅锗层的绝缘体上硅结构示意图。
绝缘体上硅结构所述硅衬底01上设有所述氧化物掩埋层02，所述氧化物掩埋层02上设有所述绝缘体上硅结构03，本发明的步骤一在所述绝缘体上硅结构03的上表面外延生长所述硅锗层04；
本发明再进一步地，本实施例的步骤一中在所述绝缘体上硅结构03的上表面外延生长的所述硅锗层04的厚度为15-40nm。
本发明再进一步地，本实施例的步骤一中在所述绝缘体上硅结构上表面外延生长的硅锗层中，锗浓度占比15％-60％。
步骤二、在所述硅锗层上沉积一层第一氧化层；如图2所示，图2显示为本发明中在硅锗层上沉积第一氧化层后的结构示意图。本发明进一步地，本实施例的步骤二中的所述第一氧化层05的厚度为
Figure BDA0002920325370000031
本发明再进一步地，本实施例的步骤二中采用原子层沉积法在所述硅锗层上沉积所述第一氧化层。
步骤三、通过多阶段变温变气体热处理工艺使所述绝缘体上硅结构形成为SiGe沟道以及位于SiGe沟道上的第二氧化硅层；如图3所示，图3显示为本发明中形成SiGe沟道的结构示意图。该步骤三中通过多阶段变温变气体热处理工艺使所述绝缘体上硅结构03形成为SiGe沟道06以及位于SiGe沟道06上的第二氧化硅层07。
本发明进一步地，本实施例的步骤三中的所述多阶段变温变气体热处理工艺包括：第一阶段的高温热处理阶段，该高温热处理的温度为1050-1100℃，所通气体为氧气，氧气流量为0.5-5升/分钟，并且通入氧气的时间为20秒-5分钟。
如图5所示，图5显示为本发明的多阶段变温变气体热处理工艺温度曲线示意图。其中曲线“O2 gas flow”表示为高温热处理阶段过程中通入氧气条件下温度随时间的变化曲线；
在高温热处理阶段，生长的所述硅锗层中的Ge所述绝缘体上硅衬底的绝缘体上硅结构移动，使得所述锗硅层中的锗进入其下表面的绝缘体上硅结构中，而锗硅层中的硅在氧气的作用下，被氧化成为二氧化硅，即形成为所述第二氧化硅层07。
本发明再进一步地，本实施例的步骤三中的所述多阶段变温变气体热处理工艺还包括：第二阶段的相对低温热处理阶段，该低温热处理的温度为900-1000℃，所通气体为氮气，氮气流量为0.5-10升/分钟，并且通入氮气的时间为20秒-5分钟。使得所述绝缘体上硅结构形成为所述SiGe沟道06。图5中的曲线“N2 gas flow”表示为相对低温热处理阶段过程中通入氮气条件下温度随时间的变化曲线。
如图5所示，本发明更进一步地，本实施例的步骤三中所述多阶段变温变气体热处理工艺中的高低温切换次数为1～10次。
步骤四、去除SiGe沟道表面的所述第一、第二氧化层。如图4所示，图4显示为本发明中去除第一、第二氧化层后的结构示意图。该步骤四中将位于所述SiGe沟道06上的所述第二氧化层07以及位于所述第二氧化层07上的第一氧化层05去除。
本发明进一步地，本实施例的步骤四中利用稀氢氟酸(DHF)去除所述SiGe沟道表面的所述第一、第二氧化层。
综上所述，本发明采用多阶段变温变气体热处理工艺形成SiGe沟道，第一阶段为高温热处理，热处理温度为1050-1100℃，所通气体为氧气，其主要目的使外延生长的硅锗层中的Ge向绝缘体上硅衬底的绝缘体上硅层移动；第二阶段为相对低温热处理，热处理温度为900-1000℃,所通气体为氮气，其流量为0.5-10升/分钟，主要目的是形成均匀SiGe沟道；并且进行多次进行高低温改变以及气体切换的热处理工艺。本发明能保证形成均匀的SiGe沟道，同时保证SiGe沟道不在高温下弛豫，提高器件的电学性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种形成SiGe沟道的热处理方法，其特征在于，至少包括：
步骤一、提供绝缘体上硅结构，在所述绝缘体上硅结构上表面外延生长硅锗层；
步骤二、在所述硅锗层上沉积一层第一氧化层；
步骤三、通过多阶段变温变气体热处理工艺使所述绝缘体上硅结构形成为SiGe沟道以及位于SiGe沟道上的第二氧化硅层；
步骤四、去除SiGe沟道表面的所述第一、第二氧化层。
2.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤一中的所述绝缘体上硅结构位于氧化物掩埋层上，所述氧化物掩埋层位于硅衬底上。
3.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤一中在所述绝缘体上硅结构上表面外延生长的硅锗层的厚度为15-40nm。
4.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤一中在所述绝缘体上硅结构上表面外延生长的硅锗层中，锗浓度占比15％-60％。
5.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤二中采用原子层沉积法在所述硅锗层上沉积所述第一氧化层。
6.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤二中的所述第一氧化层的厚度为
Figure FDA0002920325360000011
7.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤三中的所述多阶段变温变气体热处理工艺包括：第一阶段的高温热处理阶段，该高温热处理的温度为1050-1100℃，所通气体为氧气，氧气流量为0.5-5升/分钟，并且通入氧气的时间为20秒-5分钟。
8.根据权利要求7所述的形成SiGe沟道的热处理方法，其特征在于：步骤三中的所述多阶段变温变气体热处理工艺还包括：第二阶段的相对低温热处理阶段，该低温热处理的温度为900-1000℃，所通气体为氮气，氮气流量为0.5-10升/分钟，并且通入氮气的时间为20秒-5分钟。
9.根据权利要求8所述的形成SiGe沟道的热处理方法，其特征在于：步骤三中所述多阶段变温变气体热处理工艺中的高低温切换次数为1～10次。
10.根据权利要求1所述的形成SiGe沟道的热处理方法，其特征在于：步骤四中利用稀氢氟酸去除所述SiGe沟道表面的所述第一、第二氧化层。
CN202110115637.5A 2021-01-28 2021-01-28 一种形成SiGe沟道的热处理方法 Pending CN112908849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110115637.5A CN112908849A (zh) 2021-01-28 2021-01-28 一种形成SiGe沟道的热处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110115637.5A CN112908849A (zh) 2021-01-28 2021-01-28 一种形成SiGe沟道的热处理方法

Publications (1)

Publication Number Publication Date
CN112908849A true CN112908849A (zh) 2021-06-04

Family

ID=76119405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110115637.5A Pending CN112908849A (zh) 2021-01-28 2021-01-28 一种形成SiGe沟道的热处理方法

Country Status (1)

Country Link
CN (1) CN112908849A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957458A (zh) * 2003-09-12 2007-05-02 国际商业机器公司 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
US20070207598A1 (en) * 2006-03-01 2007-09-06 Commissariat A L'energie Atomique Method for producing a substrate by germanium condensation
CN101228616A (zh) * 2005-07-22 2008-07-23 加利福尼亚大学董事会 用于控制硅锗缓冲层中的位错位置的方法
KR20100096480A (ko) * 2009-02-24 2010-09-02 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
CN103646910A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 一种sgoi结构的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1957458A (zh) * 2003-09-12 2007-05-02 国际商业机器公司 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
CN101228616A (zh) * 2005-07-22 2008-07-23 加利福尼亚大学董事会 用于控制硅锗缓冲层中的位错位置的方法
US20070207598A1 (en) * 2006-03-01 2007-09-06 Commissariat A L'energie Atomique Method for producing a substrate by germanium condensation
KR20100096480A (ko) * 2009-02-24 2010-09-02 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
CN103646910A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 一种sgoi结构的制备方法

Similar Documents

Publication Publication Date Title
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
JP2008508696A5 (zh)
JP4306266B2 (ja) 半導体基板の製造方法
CN106098609B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN101160664B (zh) 压缩SiGe<110>生长的MOSFET器件及其制造方法
CN1732556A (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
JP4207548B2 (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
WO2003019632A1 (fr) Procede de production de substrats de semi-conducteurs et procede de production de transistors a effet de champ, et substrats de semi-conducteurs et transistors a effet de champ
CN112652539B (zh) 用于氧化镓材料的微波退火改性方法
CN100472761C (zh) 缓变半导体层
CN113782423A (zh) 杂质扩散方法和太阳能电池制造方法
CN112908849A (zh) 一种形成SiGe沟道的热处理方法
CN109671620B (zh) 半导体器件制备过程中的杂质扩散工艺
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
US5286334A (en) Nonselective germanium deposition by UHV/CVD
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
CN115206792A (zh) 改善晶圆翘曲的方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
TWI720587B (zh) 用於製作具較低缺陷密度超晶格結構之方法及元件
CN108987250B (zh) 衬底及其制作方法
CN110473780A (zh) 改善栅极氧化层的方法及半导体器件的制造方法
TWI407488B (zh) 電子裝置及其製程
CN100336171C (zh) 基于注氧隔离技术的绝缘体上锗硅材料及其制备方法
JP2007180285A (ja) Ｓｇｏｉ基板の製造方法
CN117626425B (zh) 一种igbt用8英寸硅外延片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210604