JP2007180285A - Sgoi基板の製造方法 - Google Patents
Sgoi基板の製造方法 Download PDFInfo
- Publication number
- JP2007180285A JP2007180285A JP2005377286A JP2005377286A JP2007180285A JP 2007180285 A JP2007180285 A JP 2007180285A JP 2005377286 A JP2005377286 A JP 2005377286A JP 2005377286 A JP2005377286 A JP 2005377286A JP 2007180285 A JP2007180285 A JP 2007180285A
- Authority
- JP
- Japan
- Prior art keywords
- sige layer
- layer
- substrate
- sige
- strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】SOI基板上に歪み緩和SiGe層を有する歪み緩和SGOI基板の製造方法であって、(1)SOI基板のSi層上に、760トール未満の減圧CVD装置を用いて、雰囲気ガスがSiH4/GeH4で、かつ成長温度が550〜950℃でSiGe層をエピタキシャル成長させて、Ge濃度が10〜30%であり、表面平坦性が100μm2の観察領域でRMS値<0.5nm、クロスハッチ状の周期的表面凹凸を有しない歪みSiGe層を設け、(2)前記歪みSiGe層を有するSOI基板を900〜1350℃、50時間以内で熱処理して、Ge濃度を増大させ、ないしは増大させること無く、かつ歪みを緩和すること、を特徴とする。
【選択図】図1
Description
本発明のSGOI基板の製造方法の第1の実施の形態は図1に示されるように、基板Si(2)、酸化層(3)、Si層(4)からなるSOI基板(1)のシリコン層(4)の上にSiGe層(5)をエピタキシャル成長させ、さらに成長した歪みSiGe層を熱酸化処理してSiGe層の歪みを緩和すると同時にGe濃度を増加させ、緩和SiGe層(6)を酸化層(3)の上に形成させることを特徴とする。ここで得られたSGOI基板はその最上部に酸化層(7)が形成されている。
本発明のSGOI基板の製造方法の第2の実施の形態は図2に示されるように、第1の実施の形態で説明したSOI基板(1)のシリコン層(4)の上にSiGe層(5)をエピタキシャル成長させた歪みSiGe層(5)を有するSOI基板を、熱処理してSiGe層の歪みを緩和すると同時にGeを拡散させることで、緩和SiGe層(9)を酸化層(3)の上に形成させることを特徴とする。従って第2の実施の形態では、SOI基板の上表面のSi層がSiGe層にと変化していることが特徴である。
★表面平坦性は原子間力顕微鏡で評価した。
★使用したSOI基板は酸素イオンをSi基板へ注入して作製したSIMOX基板である。
★SiGeエピタキシャル成長は次の種々の条件で行った。
装置:減圧CVD炉
使用圧力:80トール
雰囲気ガス:SiH4/GeH4混合ガス
温度:700℃
時間:500秒
★熱酸化処理は次の種々の条件で行った。
装置:高温熱処理炉
使用圧力:760トール
雰囲気ガス:酸素/アルゴン混合ガス
温度:1350℃から900℃まで、SiGe中のGe濃度に依存して多段階の酸化処理
時間:30時間
得られた基板の表面品質評価の結果を表1にまとめた。
★表面平坦性は原子間力顕微鏡で評価した。
★使用したSOI基板は酸素イオンをSi基板へ注入して作製したSIMOX基板である。
★SiGeエピタキシャル成長は次の種々の条件で行った。
装置:減圧CVD炉
使用圧力:80トール
雰囲気ガス:SiH4/GeH4混合ガス
温度:700℃
時間:500秒
★熱処理は次の種々の条件で行った。
装置:高温熱処理炉
使用圧力:760トール
雰囲気ガス:酸素/アルゴン混合ガス
温度:1150℃
時間:20時間
得られた基板の表面品質評価の結果を表2にまとめた。
2 基板Si
3 酸化層
4 Si層
5 SiGe層
6 緩和SiGe層
7 酸化層
8 歪Si層
9 緩和SiGe層
Claims (5)
- 絶縁膜上に歪み緩和SiGe層を有する歪み緩和SGOI基板の製造方法であって、
(1)SOI基板のSi層上に、760トール未満の減圧CVD装置を用いて、雰囲気ガスがSiH4/GeH4で、かつ成長温度が550〜950℃でSiGe層をエピタキシャル成長させて、
Ge濃度が10〜15%であるとともに、基板表面側から見たSiGe層内の単位面積あたりのGe含有量が3×1017atoms/cm2以内であり、表面平坦性が100μm2の観察領域でRMS値<0.5nm、クロスハッチ状の周期的表面凹凸を有しない歪みSiGe層を設け、
(2)前記歪みSiGe層を有するSiGe on SOI基板を900〜1350℃、50時間以内で熱酸化処理して、Ge濃度を増大させ、かつ歪みを緩和すること、
を特徴とする歪み緩和SGOI基板の製造方法。 - 前記SiGe層の含有Ge組成比が熱酸化処理前に10〜15%であり、かつ前記酸化熱処理前のSiGe on SOI基板の表面側から見たSiGe層内の単位面積あたりのGe含有量が3×1017atoms/cm2以内であることを特徴とする、請求項1に記載の製造方法で作製されたSiGe on SOI基板。
- 絶縁膜上に歪みが緩和されたSiGe層を有する歪み緩和SGOI基板の製造方法であって、
(1)SOI基板のSi層上に、760トール未満の減圧CVD装置を用いて、雰囲気ガスがSiH4/GeH4で、かつ成長温度が550〜950℃でSiGe層をエピタキシャル成長させて、
Ge濃度が15〜30%であるとともに、基板表面側から見たSiGe層内の単位面積あたりのGe含有量が3×1017atoms/cm2以内であり、表面平坦性が100μm2の観察領域でRMS値<0.5nm、クロスハッチ状の周期的表面凹凸を有しない歪みSiGe層を設け、
(2)前記歪みSiGe層を有するSiGe on SOI基板を900〜1325℃、50時間以内で熱処理して初期Ge濃度を増大させることなく歪みを緩和するとともに、前記SOI基板の表面Si層をSiGe層に置換することを特徴とする、歪み緩和SGOI基板の製造方法。 - 前記SiGe層の含有Ge組成比が熱処理前に15〜30%であり、かつ基板表面側から見たSiGe層内の単位面積あたりのGe含有量が3×1017atoms/cm2以内であることを特徴とする、請求項3に記載の製造方法により作製されたSiGe on SOI基板。
- 前記請求項1又は3に記載の製造方法により作製されたSiGe層の表面の平坦性が100μm2の観察領域でRMS値<0.5nmであるSGOI基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377286A JP2007180285A (ja) | 2005-12-28 | 2005-12-28 | Sgoi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377286A JP2007180285A (ja) | 2005-12-28 | 2005-12-28 | Sgoi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180285A true JP2007180285A (ja) | 2007-07-12 |
Family
ID=38305177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377286A Pending JP2007180285A (ja) | 2005-12-28 | 2005-12-28 | Sgoi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180285A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226080A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
US8871615B2 (en) | 2013-03-25 | 2014-10-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
KR20160033636A (ko) * | 2014-09-18 | 2016-03-28 | 소이텍 | 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
JP2002076347A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | 半導体装置、半導体基板およびその製造方法 |
JP2004349314A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Ceramics Co Ltd | 歪みsoi基板ウエハの製造方法 |
JP2005012196A (ja) * | 2003-05-26 | 2005-01-13 | Toshiba Ceramics Co Ltd | 歪みシリコン基板ウエハの製造方法 |
-
2005
- 2005-12-28 JP JP2005377286A patent/JP2007180285A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169926A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 疑似基板構造体及びその製造方法 |
JP2002076347A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | 半導体装置、半導体基板およびその製造方法 |
JP2004349314A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Ceramics Co Ltd | 歪みsoi基板ウエハの製造方法 |
JP2005012196A (ja) * | 2003-05-26 | 2005-01-13 | Toshiba Ceramics Co Ltd | 歪みシリコン基板ウエハの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226080A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
US8871615B2 (en) | 2013-03-25 | 2014-10-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
KR20160033636A (ko) * | 2014-09-18 | 2016-03-28 | 소이텍 | 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조 |
JP2016063224A (ja) * | 2014-09-18 | 2016-04-25 | ソイテックSoitec | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 |
KR102465268B1 (ko) | 2014-09-18 | 2022-11-10 | 소이텍 | 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3970011B2 (ja) | 半導体装置及びその製造方法 | |
US7592671B2 (en) | Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer | |
JP4686480B2 (ja) | 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。 | |
JP2001274090A (ja) | 半導体基板の製造方法 | |
JP2006270000A (ja) | 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板 | |
JP2006501637A (ja) | シリコン−ゲルマニウム合金及びシリコン−カーボン合金を用いるヘテロ接合電界効果トランジスタ | |
JP2008504704A5 (ja) | ||
US20040219767A1 (en) | SiGe rectification process | |
JP4856544B2 (ja) | 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成 | |
JP2009049411A (ja) | Ssoi基板の製造方法 | |
JP4207548B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
US7833884B2 (en) | Strained semiconductor-on-insulator by Si:C combined with porous process | |
US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
JP2003128494A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007142291A (ja) | 半導体構造およびその成長方法 | |
JP4700324B2 (ja) | 半導体基板の製造方法 | |
JP2007180285A (ja) | Sgoi基板の製造方法 | |
JP2012121751A (ja) | グラフェン・ダイヤモンド積層体 | |
JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
JP2004343052A (ja) | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 | |
US20120299156A1 (en) | Wafer processing method | |
JP2005244187A (ja) | 歪みシリコンウエハおよびその製造方法 | |
JP6796407B2 (ja) | SiCエピタキシャルウェハの製造方法 | |
JP2006324466A (ja) | 半導体ウェーハの製造方法 | |
JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081003 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081006 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100823 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |