JP2009049411A - Ｓｓｏｉ基板の製造方法 - Google Patents
Ｓｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP2009049411A JP2009049411A JP2008209039A JP2008209039A JP2009049411A JP 2009049411 A JP2009049411 A JP 2009049411A JP 2008209039 A JP2008209039 A JP 2008209039A JP 2008209039 A JP2008209039 A JP 2008209039A JP 2009049411 A JP2009049411 A JP 2009049411A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- manufacturing
- sige
- ssoi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 79
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- -1 hydrogen ions Chemical class 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 claims description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims 1
- 230000003993 interaction Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 description 24
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 13
- 238000000926 separation method Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】低温熱処理によって接合基板を分離してＳＳＯＩ基板を製造することができるＳＳＯＩ基板の製造方法を提供する。
【解決手段】本発明のＳＳＯＩ基板の製造方法は、基板を提供するステップと、基板の表面にＳｉＧｅを成長させてＳｉＧｅ層を形成するステップと、ＳｉＧｅ層の表面にＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、変形シリコン層表面に向かってイオンを注入するステップとを含み、ＳｉＧｅ層には、イオンが注入される深さに不純物がドーピングされる。したがって、表面微小粗度が優ぐれた基板を製造することができ、注入されたイオンと不純物との相互作用によって低温熱処理で接合基板を分離することができ、製造費用を節減する効果と共に装置の構成を容易にすることができる。
【選択図】図５
【解決手段】本発明のＳＳＯＩ基板の製造方法は、基板を提供するステップと、基板の表面にＳｉＧｅを成長させてＳｉＧｅ層を形成するステップと、ＳｉＧｅ層の表面にＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、変形シリコン層表面に向かってイオンを注入するステップとを含み、ＳｉＧｅ層には、イオンが注入される深さに不純物がドーピングされる。したがって、表面微小粗度が優ぐれた基板を製造することができ、注入されたイオンと不純物との相互作用によって低温熱処理で接合基板を分離することができ、製造費用を節減する効果と共に装置の構成を容易にすることができる。
【選択図】図５
Description
本発明は、ＳＳＯＩ基板を製作する製作方法に関し、より詳細には、デバイス特性向上のために必須的な表面微小粗度が優ぐれた基板を提供し、低温熱処理でも接合基板の分離が可能なＳＳＯＩ基板の製作方法に関する。
Ｔ．Ａ．Ｌａｎｇｄｏなどは、Ｓｏｌｉｄ−ｓｔａｔｅ ｅｌｅｃｔｒｏｎｉｃｓ ４８（２００４）に「Ｓｔｒａｉｎｅｄ Ｓｉ ｏｎ ｉｎｓｕｌａｔｏｒ ｔｅｃｈｎｏｌｏｇｙ：ｆｒｏｍ ｍａｔｅｒｉａｌｓ ｔｏ ｄｅｖｉｃｅｓ」という題目でＳＳＯＩ製造方法および特性に関する論文を発表した。
シリコン基板に傾いたシリコンゲルマニウム層を成長した後、その上に弛緩したシリコンゲルマニウム層を一定のゲルマニウム含量を有するように成長し、最上層にストレインドシリコンを成長させた。次に、弛緩したシリコンゲルマニウム層内にイオンを注入して酸化したシリコンウエハと接合および熱処理した後、弛緩したシリコンゲルマニウム層のイオン注入領域から分離がなされて最上層にシリコンゲルマニウム層の一部が残る構造を形成し、この層は８００度以下の湿式酸化工程および希薄したフッ酸を活用して除去してＳＳＯＩを製造した。また、米国特許第６，９９２，０２５ Ｂ２号の「Ｓｔｒａｉｎｅｄ ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ ｆｒｏｍ ｆｉｌｍ ｔｒａｎｓｆｅｒ ａｎｄ ｒｅｌａｘａｔｉｏｎ ｂｙ ｈｙｄｒｏｇｅｎ ｉｍｐｌａｎｔａｔｉｏｎ」によれば、シリコン基板上にシリコンゲルマニウム層を形成させるときに、ゲルマニウム含量が一定になるようにした後、水素イオン注入をしてシリコンゲルマニウム層を弛緩した後、ストレインドシリコンを成長してストレインドシリコン基板を製造している。この後、酸化したシリコンウエハとの接合時に、接合強度強化のために２５０℃、１４時間以下で熱処理を進め、４００℃、４時間以下で熱処理によってイオン注入領域から分離がなされるようにしている。この後、最上層に存在するシリコンゲルマニウム層の一部を乾式エッチングで除去した後、分離したシリコンゲルマニウム表面粗度を向上させるための化学的機械的研磨（ＣＭＰ）前に９００℃、１時間以下で熱処理が進められ、湿式エッチング方法でシリコンゲルマニウムを除去し、最終的にＳＳＯＩ構造を有する基板を製造している。
上述した技術は、水素イオン注入を用いた分離および層転移技術であって、製造過程に用いられた２枚のウエハのうちで１枚のストレインドシリコンウエハにイオン注入を進め、さらに他の１枚の酸化膜ウエハと常温で接合がなされる。接合されたウエハは、一連の工程を介してイオン注入深さだけの層転移現象が発生し、１枚のウエハ上にシリコン酸化膜と転移したイオン注入層、すなわちシリコンゲルマニウムの一部とストレインドシリコン層が存在する構造を有するようになる。このとき、最上層に存在するシリコンゲルマニウムを除去し、最終的にＳＳＯＩ構造を有するウエハを生成することができる。
このような製造過程において、イオン注入による分離および層移転技術は、比較的高い温度を必要とするため、昇温、保持、下降時の工程所要時間が長く、分離直後の表面粗度特性値が高く形成される。分離直後の表面粗度特性値が高い場合には、シリコンゲルマニウム除去後に表面粗度を向上させる別途の工程を必要とする場合があるため工程が複雑になるし、このような結果は電子および正孔の移動に影響を及ぼすため、デバイス製造時に移動度特性を低下させる原因となる虞がある。
米国特許第６，９９２，０２５Ｂ２号
上述した問題点を解決するために、本発明は、デバイスの特性向上のために必須的な表面微小粗度が優ぐれた基板を製造することができるＳＳＯＩ基板の製造方法を提供することを目的とする。
また、本発明は、エピ成長段階中に不純物がドーピングされた層にイオンを注入し、低温の熱処理でも容易に分離することができるＳＳＯＩ基板の製造方法を提供することを他の目的とする。
上述した目的を達成するために、本発明のＳＳＯＩ基板を製造する方法は、基板を提供するステップと、前記基板の表面にＳｉＧｅを成長させてＳｉＧｅ層を形成するステップと、前記ＳｉＧｅ層の表面に前記ＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、前記変形シリコン層表面にイオンを注入するステップとを含んでなされ、前記ＳｉＧｅ層には、前記イオンが注入される深さに前記ＳｉＧｅ層の成長中に不純物がドーピングされる。
前記不純物は、Ｂ、Ｐ、およびＡｓのうちのいずれか１つの元素を含むことができ、気体状態で供給する場合には、Ｂ2Ｈ6、ＰＨ3、およびＡｓＨ3ガスのうちの少なくともいずれか１つを用いて構成することができる。さらに、前記不純物の濃度は１ｅ１５〜１ｅ２０ｃｍ-3で供給され、約１０〜３００ｓｃｃｍの流量で供給されることが好ましい。
ここで、前記不純物は、約１００〜１２００℃の温度と、約１〜７６０Ｔｏｒｒの圧力下でドーピングされることが好ましい。
前記イオンは水素イオン（Ｈ+、Ｈ2 +）を含み、このとき、前記水素イオンの濃度は約１０15〜１０17ｃｍ-2となることが好ましい。
このような前記ＳｉＧｅ層は、上側に行くほどゲルマニウム濃度が増加するグレード層と、前記グレード層の表面に成長され、ゲルマニウム濃度が均一に保持される均一層（ｕｎｉｆｏｒｍ ｌａｙｅｒ）とを含むことができる。さらに、前記均一層には、前記不純物層が形成される。
一方、前記グレード層に含まれた前記ゲルマニウム濃度は、約１０〜１００％を保持することが好ましい。さらに、前記均一層は、その厚さが約０．１〜５μｍで形成されることが好ましく、インサイチュ（ｉｎ−ｓｉｔｕ、「その場」）工程を介して成長されることが好ましい。
一方、本発明の前記ＳｉＧｅ層および変形シリコン層の成長は、エピタキシャル成長を介してなされる。
また、本発明のＳＳＯＩ基板の製造方法は、第１基板を提供するステップと、前記第１基板の表面にＳｉＧｅを成長してグレードおよび均一な（ユニホーム）ＳｉＧｅ層を形成するステップとを含む。ここで、前記ＳｉＧｅ層には、前記イオンが注入される深さにエピ成長中に不純物がドーピングされ、表面平坦化のためのＣＭＰ工程を実行するステップをさらに含むことができる。次に、前記ＳｉＧｅ層の表面に前記ＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、前記変形シリコン層表面から前記ＳｉＧｅ層にイオンを注入するステップと、酸化膜が形成された第２基板を提供するステップと、前記変形シリコン層と前記酸化膜が対向するようにして前記第１基板と前記第２基板とを接合して接合基板を形成するステップと、前記接合基板を熱処理して前記ＳｉＧｅ層を中心に分離するステップと、前記分離した前記ＳｉＧｅ層を除去するステップとを含む。
また、前記接合基板を形成するステップは、接合前に前記第１基板および第２基板の接合面を洗浄して乾燥させるステップをさらに含むことができる。
さらに、前記接合基板を形成するステップは、接合後に前記第１基板と前記第２基板を加圧するステップをさらに含むことができる。
このような前記接合基板は、約１００〜６００℃の温度条件で熱処理をし、前記イオンが注入された層を中心に２つに分離することができる。ここで、前記イオンが注入された層は、前記ＳｉＧｅ層で注入されたイオンの濃度が最も高い地点を意味する。
前記熱処理は、１時間〜数時間に渡って少なくとも１回以上なされることが好ましい。
本発明における前記第１基板および第２基板は、シリコン基板を用いることができる。
以上のように、本発明によれば、ＳｉＧｅ層の内部に不純物をドーピングし、この不純物層にイオンを注入することによって、注入されたイオンとホウ素などの不純物の相互作用によってクラックがより一層よく生成および成長されることで、低い温度でも分離が可能であるという効果がある。
また、分離面の粗度が良好であるため乾式エッチング、ＣＭＰ、熱処理などのような別途の表面処理作業が必要なく、追加的な工程による費用負担を減らすことができる上に作業所要時間を減らすことができ、大量生産に寄与するという効果がある。
以下、添付の図面を参照しながら、本発明の好ましい実施形態について詳細に説明するが、本発明が実施形態によって制限されたり限定されたりすることはない。本発明で用いられる基板は、ＳｉＯ2からなるシリコン基板を用いることができるが、これに限定されたり制限されたりすることはない。
まず、図１は、本発明の変形シリコン層が形成された第１基板を製造する方法を説明するための断面図である。これに示すように、まず、シリコンからなる第１基板１００を提供する。さらに、第１基板１００の上面には、ＳｉＧｅが成長されたＳｉＧｅ層１１０が形成される。ここで、ＳｉＧｅは、エピタキシャル成長によって第１基板１００の上面に層を形成することができる。本発明のＳｉＧｅ層１１０は、厚さが数百ｎｍ〜数μｍになることができる。
ＳｉＧｅ層１１０は、第１基板１００から離隔するほどゲルマニウムの濃度が濃くなるグレード層１１２と、グレード層１１２の上面から均一なゲルマニウム濃度を有する均一層１１４とからなる。ここで、グレード層１１２は、上側に行くほどゲルマニウムの濃度が濃くなるため、これによって格子定数が大きくなる。通常、グレード層１１２のゲルマニウムの濃度は、約１０〜１００％になることができる。
このとき、ＳｉＧｅ層１１０は、欠陥制御のために第１基板１００とグレード層１１２との間に約１０％以下の低いゲルマニウム濃度を有するＳｉＧｅ層が形成されたり、ゲルマニウムが含有されていないＳｉ層が形成されたりする。このような低いゲルマニウム濃度を有するＳｉＧｅ層とゲルマニウムが含有されていないＳｉ層の厚さは、数百ｎｍ〜数μｍで形成されることが好ましい。
一方、ＳｉＧｅ層１１０は、グレード層１１２および均一層１１４のように２つの濃度パターンを有する形態で形成されることができるが、これに限定されたり制限されるものではなく、グレード層１１２のみで形成されたり、均一層１１４のみで形成されたりする場合もある。
ここで、ＳｉＧｅ層１１０は、エピタキシャル成長を介して形成され、具体的な製造過程は次のとおりである。すなわち、均一層１１４の厚さが２μｍでありイオン注入深さが４００ｎｍである場合に、均一層１１４をインサイチュ工程を介して、まず１．５μｍ厚さだけエピタキシャル成長させ、続いてそれぞれ１００ｎｍを有する５つの層に分け、残りの０．５μｍ厚さだけエピタキシャル成長させることができる。このとき、層の数と厚さは、イオン注入深さに応じて装備で実現が可能な範囲で減らしたり増やしたりできることは勿論である。
ここで、注入されたイオンの深さが約２００ｎｍ以下である場合には、ＳｉＧｅ層に不純物をドーピングし、注入されたイオンとの相互作用を誘導することができる。
不純物ドーピングは、約１ｅ１５〜１ｅ２０ｃｍ-3の高濃度で行うことが好ましく、ドーピングの際に用いられる不純物ガスとしては、ジボラン（ｄｉｂｏｒａｎｅ：Ｂ2Ｈ6）、ホスフィン（ｐｈｏｓｐｈｉｎｅ：ＰＨ3）、またはアルシン（ａｒｓｉｎｅ：ＡｓＨ3）のうちの少なくともいずれか１つを用いることができる。
続いて、不純物層１２０がドーピングされた均一層１１４にシリコンをエピタキシャル成長させる。しかしながら、ここで、ＳｉＧｅ層１１０の格子定数がシリコンの格子定数よりも大きいため、成長するシリコンは伸長する方向に応力を受けるようになり、変形シリコン層１４０に成長するようになる。
変形シリコン層１４０は、ＳＳＯＩ基板上に形成される素子に応じて所望する厚さだけ成長させることができ、通常、数十ｎｍ〜数百ｎｍの厚さを有する。
一方、変形シリコン層１４０を成長させる前に、ＳｉＧｅ層１１０を平坦化するためのＣＭＰ工程を実施することもできる。
続いて、水素イオン（Ｈ+またはＨ2 +）をイオン注入方式で注入し、ＳｉＧｅ層１１０内部にイオン注入領域を形成する。イオンは不純物層１２０まで注入されることができ、不純物層１２０に注入されたイオンとドーピングされた不純物との間の相互作用により、この後に熱処理によってマイクロクラックが生成、成長しながら分離する。すなわち、不純物層１２０の不純物原子は、イオン注入された多数の原子をトラップさせる役割をし、この後に熱処理によってトラップされた原子が内部で拡散しながらイオン注入領域を基準として分離する。
注入される水素イオンの濃度は、通常、約１０15〜１０17ｃｍ-2が適当であり、イオンを注入するために要されるイオン注入エネルギーは、数十Ｋｅｖ〜数百ＫｅＶが適当である。このようなイオン注入エネルギーを増加させるほど水素イオンは基板深く注入されるが、イオン注入エネルギーを調節することによってＳｉＧｅ層１１０内部にイオン注入領域を形成することもでき、グレード層１１２、ゲルマニウムを含まないｉ（intrinsic,
真性）ＳｉＧｅ層、または低いゲルマニウム濃度を有するＳｉＧｅ層、さらには第１基板１００内部までにもイオン注入領域を形成することができる。
真性）ＳｉＧｅ層、または低いゲルマニウム濃度を有するＳｉＧｅ層、さらには第１基板１００内部までにもイオン注入領域を形成することができる。
イオン注入領域が形成される最大深さは、結果的に基板を分離した後に除去しなければならない層の種類および厚さと関連する。すなわち、イオン注入領域の深さが深いほど除去しなければならないＳｉＧｅ層の厚さが厚く、反対に、イオン注入領域の深さが浅いほど除去しなければならないＳｉＧｅ層の厚さが薄い。
また、注入されたイオンによって変形シリコン層１４０にも影響を及ぼすため、変形シリコン層１４０の損傷および分離された層の状態を総合的に考慮して、注入されるイオンの量とイオン注入エネルギーを適切に調節することが好ましい。
図２は、図１の第１基板と酸化膜が形成された第２基板とを接合する過程を説明するための断面図である。
これに示すように、上側に変形シリコン層１４０が形成された第１基板１００と、酸化膜２１０が形成された第２基板２００とを接近する。通常、酸化膜２１０は、ＳｉＯ2からなるシリコン酸化膜を用いることができる。
ここで、酸化膜２１０を形成する方法として、１つはシリコン基板を熱酸化して形成することができ、この他にも、シリコン基板上にＳｉＯ2を蒸着することによって形成することができる。酸化膜２１０は、ＳＳＯＩ基板上に形成される素子を電気的に分離する役割をするようになるが、通常、約１００〜２００ｎｍの厚さで形成される。
第１基板１００と第２基板２００は、変形シリコン層１４０とシリコン酸化膜２１０とを互いに対向するように接合して接合基板を形成する。通常、第１基板１００および第２基板２００を接合する前に、第１基板１００および第２基板２００の両接合面をＳＣ−１などの洗浄液と純水で洗浄および乾燥することが好ましい。
一方、第１基板１００および第２基板２００の両接合面を対向させた状態で軽く加圧すれば、両接合面に沿って接合領域が拡散しながら２つの基板はより一層良好に接合される。ここで、第１基板１００および第２基板２００の間の接合力を向上させるために、相対的に低温、例えば１００〜６００℃の温度で１段階または２段階に分けて１時間〜数十時間熱処理することができる。
図３は、図２から接合基板を分離する過程を説明するための断面図であり、図４は、図３から不純物層とＳｉＧｅ層を除去して完成したＳＳＯＩ基板を説明するための断面図である。
図に示すように、イオンが注入されたイオン注入層１３０を中心に、第１基板１００と第２基板２００は互いに分離される。すなわち、第１基板１００と第２基板２００が接合されて形成された接合基板を、比較的に低温状態である１００〜６００℃の温度下で数十分〜数時間熱処理するようになれば、イオン注入層１３０にマイクロクラックが生成されるが、このようなクラックが成長しながら接合基板が２つに分離する。
一方、接合基板の分離面は、粗度を有する面で形成される。
分離面が形成された不純物層１２０と均一層１１４をＳＣ１エッチングによる湿式エッチングによって除去することで、最終的に変形シリコン層１４０、酸化膜２１０、および第２基板２００が順次に積層されたＳＳＯＩ基板３００を形成することができる。ここで、ＳＣ１エッチングによる湿式エッチングの他に、乾式エッチング工程を実行することもでき、表面粗度向上のための化学的機械的研磨工程を実行することもできる。このような方法は、個別に用いられたり、並行して用いられたりする。
図５は、本発明のＳＳＯＩ基板を製造する過程を説明するためのフローチャートである。
これに示すように、まず、シリコンからなる第１基板を提供する（Ｓ１１）。次に、第１基板にＳｉＧｅ層を成長させ（Ｓ１２）、ＳｉＧｅ層は、第１基板から離隔するほどゲルマニウム濃度が大きくなるグレード層と、グレード層の上側に均一なゲルマニウム濃度を有する均一層とで形成される。均一層を形成した後、イオン注入深さに該当する厚さに不純物をドーピングして不純物層を形成する（Ｓ１３）。次に、不純物層の上側に均一なゲルマニウム濃度を有するＳｉＧｅ層をインサイチュ工程を介して形成する（Ｓ１４）。次に、ＳｉＧｅ層の上側にＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成する（Ｓ１５）。次に、変形シリコン層から不純物層までイオンを注入し、分離のためのイオン注入層を形成する（Ｓ１６）。次に、酸化膜が形成された第２基板を提供する（Ｓ２１）。次に、変形シリコン層の表面と酸化膜の表面を洗浄および乾燥させる（Ｓ３１）。次に、変形シリコン層と酸化膜が互いに対向した状態で第１基板と第２基板を接合して接合基板を形成する（Ｓ３２）。次に、接合基板を熱処理し、イオン注入層を中心に接合基板を分離させる（Ｓ３３）。次に、分離した面を有する不純物層と均一層を除去し、変形シリコン層、酸化膜、および第２基板が順次に積層されたＳＳＯＩ基板を形成する（Ｓ３４）。
上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。
１００：第１基板
１１０：ＳｉＧｅ層
１１２：グレード層
１１４：均一層
１２０：不純物層
１３０：イオン注入層
１３２：イオン
１４０：変形シリコン層
２００：第２基板
２１０：酸化膜
３００：ＳＳＯＩ基板
１１０：ＳｉＧｅ層
１１２：グレード層
１１４：均一層
１２０：不純物層
１３０：イオン注入層
１３２：イオン
１４０：変形シリコン層
２００：第２基板
２１０：酸化膜
３００：ＳＳＯＩ基板
Claims (19)
- 基板を提供するステップと、
前記基板の表面にＳｉＧｅを成長させてＳｉＧｅ層を形成するステップと、
前記ＳｉＧｅ層の表面に前記ＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、
前記変形シリコン層表面にイオンを注入するステップと、
を含み、
前記ＳｉＧｅ層には、前記イオンが注入される深さに前記ＳｉＧｅ層の成長中に不純物がドーピングされることを特徴とするＳＳＯＩ基板の製造方法。 - 前記不純物のドーピングは、ホウ素、リン、またはヒ素のうちのいずれか１つの元素を含むことを特徴とする請求項１に記載のＳＳＯＩ基板の製造方法。
- 前記不純物は、ジボラン、ホスフィン、またはアルシンガスのうちの少なくともいずれか１つを用いることを特徴とする請求項２に記載のＳＳＯＩ基板の製造方法。
- 前記不純物の濃度は、１ｅ１５ｃｍ-3〜１ｅ２０ｃｍ-3であることを特徴とする請求項３に記載のＳＳＯＩ基板の製造方法。
- 前記不純物は、１０ｓｃｃｍ〜３００ｓｃｃｍの流量で供給されることを特徴とする請求項３に記載のＳＳＯＩ基板の製造方法。
- 前記不純物は、１Ｔｏｒｒ〜７６０Ｔｏｒｒの圧力でドーピングされることを特徴とする請求項３に記載のＳＳＯＩ基板の製造方法。
- 前記不純物は、１００℃〜１２００℃の温度でドーピングされることを特徴とする請求項３に記載のＳＳＯＩ基板の製造方法。
- 前記イオンは水素イオン（Ｈ+、Ｈ2 +）を含み、前記水素イオンの濃度は１０15ｃｍ-2〜１０17ｃｍ-2であることを特徴とする請求項１に記載のＳＳＯＩ基板の製造方法。
- 前記ＳｉＧｅ層は、
上側に行くほどゲルマニウム濃度が増加するグレード層と、
前記グレード層の表面にゲルマニウム濃度が均一に保持され、前記不純物層が形成された均一層と、
を含むことを特徴とする請求項１に記載のＳＳＯＩ基板の製造方法。 - 前記グレード層に含まれた前記ゲルマニウム濃度は、１０％〜１００％であることを特徴とする請求項９に記載のＳＳＯＩ基板の製造方法。
- 前記均一層の厚さは、０．１μｍ〜５μｍであることを特徴とする請求項９に記載のＳＳＯＩ基板の製造方法。
- 前記均一層は、インサイチュ工程を介して形成されることを特徴とする請求項９に記載のＳＳＯＩ基板の製造方法。
- 前記ＳｉＧｅ層および変形シリコン層の成長は、エピタキシャル成長を介してなされることを特徴とする請求項１に記載のＳＳＯＩ基板の製造方法。
- 第１基板を提供するステップと、
前記第１基板の表面にＳｉＧｅを成長してＳｉＧｅ層を形成するステップと、
前記ＳｉＧｅ層の表面に前記ＳｉＧｅの格子定数よりも小さい格子定数を有するＳｉを成長させて変形シリコン層を形成するステップと、
前記変形シリコン層表面から前記ＳｉＧｅ層にイオンを注入するステップと、
酸化膜が形成された第２基板を提供するステップと、
前記変形シリコン層と前記酸化膜が対向するように前記第１基板と前記第２基板を接合して接合基板を形成するステップと、
前記接合基板を熱処理して前記イオンが注入された部分を中心に分離するステップと、
前記ＳｉＧｅ層を除去して、前記変形シリコン層、酸化膜、および第２基板から成るＳＳＯＩ基板を完成するステップと、
を含み、
前記ＳｉＧｅ層には、前記イオンが注入される深さに不純物がドーピングされることを特徴とするＳＳＯＩ基板の製造方法。 - 前記変形シリコン層を形成する前に、前記ＳｉＧｅ層の表面平坦化のためのＣＭＰ工程を実行するステップ、
をさらに含むことを特徴とする請求項１４に記載のＳＳＯＩ基板の製造方法。 - 前記接合基板を形成するステップは、
接合前に前記第１基板および第２基板の接合面を洗浄して乾燥させるステップ、
をさらに含むことを特徴とする請求項１４に記載のＳＳＯＩ基板の製造方法。 - 前記接合基板を形成するステップは、
接合後に前記第１基板と前記第２基板を加圧するステップ、
をさらに含むことを特徴とする請求項１４に記載のＳＳＯＩ基板の製造方法。 - 前記接合基板は、１００℃〜６００℃の温度で熱処理され、
前記熱処理は、１時間〜数時間に渡って１回以上実行されることを特徴とする請求項１４に記載のＳＳＯＩ基板の製造方法。 - 前記ＳｉＧｅ層除去は、湿式エッチング、乾式エッチング、およびＣＭＰのうちの少なくともいずれか１つでなされることを特徴とする請求項１４に記載のＳＳＯＩ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0083630 | 2007-08-20 | ||
| KR1020070083630A KR100873299B1 (ko) | 2007-08-20 | 2007-08-20 | Ｓｓｏｉ 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009049411A true JP2009049411A (ja) | 2009-03-05 |
| JP5697839B2 JP5697839B2 (ja) | 2015-04-08 |
Family
ID=39967379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008209039A Active JP5697839B2 (ja) | 2007-08-20 | 2008-08-14 | Ｓｓｏｉ基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7906408B2 (ja) |
| EP (1) | EP2028685B1 (ja) |
| JP (1) | JP5697839B2 (ja) |
| KR (1) | KR100873299B1 (ja) |
| CN (1) | CN101373710B (ja) |
| AT (1) | ATE538494T1 (ja) |
| TW (1) | TWI470744B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124581A (ja) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | 薄いｓｏｉデバイスの製造 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044827A1 (en) * | 2008-08-22 | 2010-02-25 | Kinik Company | Method for making a substrate structure comprising a film and substrate structure made by same method |
| EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| US7935612B1 (en) * | 2010-02-05 | 2011-05-03 | International Business Machines Corporation | Layer transfer using boron-doped SiGe layer |
| CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
| CN103311172A (zh) * | 2012-03-16 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | Soi衬底的形成方法 |
| CN103441132A (zh) * | 2013-07-10 | 2013-12-11 | 上海新储集成电路有限公司 | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 |
| CN105097437A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应变硅层的方法、pmos器件的制作方法及半导体器件 |
| US10658474B2 (en) | 2018-08-14 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． | 所望の基板への単結晶材料からなる薄層の移動方法 |
| JP2003347229A (ja) * | 2002-05-31 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US20060160328A1 (en) * | 2005-01-19 | 2006-07-20 | Nicolas Daval | Treatment of a removed layer of silicon-germanium |
| JP2006269552A (ja) * | 2005-03-22 | 2006-10-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法 |
| JP2007096274A (ja) * | 2005-09-07 | 2007-04-12 | Soi Tec Silicon On Insulator Technologies Sa | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| US20020187619A1 (en) * | 2001-05-04 | 2002-12-12 | International Business Machines Corporation | Gettering process for bonded SOI wafers |
| JP2003078116A (ja) | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| FR2847076B1 (fr) * | 2002-11-07 | 2005-02-18 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| JP2007503130A (ja) * | 2003-05-29 | 2007-02-15 | アプライド マテリアルズ インコーポレイテッド | 不純物に基づく導波路検出器 |
| KR100596093B1 (ko) * | 2003-12-17 | 2006-06-30 | 주식회사 실트론 | 에스오아이 웨이퍼의 제조 방법 |
| KR100584124B1 (ko) * | 2003-12-26 | 2006-05-30 | 한국전자통신연구원 | 반도체 소자용 기판 제조 방법 및 이를 이용한 반도체소자의 제조방법 |
| US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| US6982208B2 (en) * | 2004-05-03 | 2006-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for producing high throughput strained-Si channel MOSFETS |
| US7241670B2 (en) * | 2004-09-07 | 2007-07-10 | Sharp Laboratories Of America, Inc | Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| KR100593747B1 (ko) * | 2004-10-11 | 2006-06-28 | 삼성전자주식회사 | 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법 |
| JP4773101B2 (ja) * | 2005-01-12 | 2011-09-14 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US7153761B1 (en) * | 2005-10-03 | 2006-12-26 | Los Alamos National Security, Llc | Method of transferring a thin crystalline semiconductor layer |
| EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
| FR2902233B1 (fr) * | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
-
2007
- 2007-08-20 KR KR1020070083630A patent/KR100873299B1/ko active IP Right Grant
-
2008
- 2008-08-14 JP JP2008209039A patent/JP5697839B2/ja active Active
- 2008-08-15 EP EP08162465A patent/EP2028685B1/en active Active
- 2008-08-15 AT AT08162465T patent/ATE538494T1/de active
- 2008-08-20 CN CN2008101471321A patent/CN101373710B/zh active Active
- 2008-08-20 US US12/195,229 patent/US7906408B2/en active Active
- 2008-08-20 TW TW97131791A patent/TWI470744B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． | 所望の基板への単結晶材料からなる薄層の移動方法 |
| JP2003347229A (ja) * | 2002-05-31 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US20060160328A1 (en) * | 2005-01-19 | 2006-07-20 | Nicolas Daval | Treatment of a removed layer of silicon-germanium |
| JP2006269552A (ja) * | 2005-03-22 | 2006-10-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法 |
| JP2007096274A (ja) * | 2005-09-07 | 2007-04-12 | Soi Tec Silicon On Insulator Technologies Sa | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124581A (ja) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | 薄いｓｏｉデバイスの製造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090053875A1 (en) | 2009-02-26 |
| KR100873299B1 (ko) | 2008-12-11 |
| CN101373710A (zh) | 2009-02-25 |
| US7906408B2 (en) | 2011-03-15 |
| CN101373710B (zh) | 2012-12-05 |
| ATE538494T1 (de) | 2012-01-15 |
| JP5697839B2 (ja) | 2015-04-08 |
| TWI470744B (zh) | 2015-01-21 |
| TW200919648A (en) | 2009-05-01 |
| EP2028685B1 (en) | 2011-12-21 |
| EP2028685A1 (en) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5697839B2 (ja) | Ｓｓｏｉ基板の製造方法 | |
| US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
| TWI590298B (zh) | Method of manufacturing a bonded SOI wafer | |
| TWI711118B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| JP2012518290A (ja) | 半導体材料の薄層の形成 | |
| JP2017520936A (ja) | ゲルマニウム・オン・インシュレータ基板の製造方法 | |
| KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
| JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| KR100596093B1 (ko) | 에스오아이 웨이퍼의 제조 방법 | |
| JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2008263025A (ja) | 半導体基板の製造方法 | |
| JP6111678B2 (ja) | ＧｅＯＩウェーハの製造方法 | |
| JP3933405B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 | |
| JP2004342819A (ja) | 半導体基板およびその製造方法 | |
| JP7224325B2 (ja) | 半導体基板の製造方法及び半導体基板 | |
| US20120299156A1 (en) | Wafer processing method | |
| JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
| US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP5572914B2 (ja) | 直接接合ウェーハの製造方法 | |
| JP5830255B2 (ja) | 半導体基板の製造方法 | |
| JP2010171282A (ja) | 半導体基板及びその製造方法、並びにＳｉ−ＳｉＧｅ積層体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5697839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |