CN106098609B - 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 - Google Patents
基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 Download PDFInfo
- Publication number
- CN106098609B CN106098609B CN201610445854.XA CN201610445854A CN106098609B CN 106098609 B CN106098609 B CN 106098609B CN 201610445854 A CN201610445854 A CN 201610445854A CN 106098609 B CN106098609 B CN 106098609B
- Authority
- CN
- China
- Prior art keywords
- layer
- sin
- wafer
- aln
- strip array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法。其实现步骤是：在清洗后的AlN埋绝缘层上Si晶圆顶层Si层上淀积SiO2层；对顶层Si层进行离子注入形成非晶化层，并去除非晶化层上的SiO2层；在顶层Si层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使AlN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变Si。本发明散热性好、应变量大，可用于制作AlN埋绝缘层上晶圆级单轴应变Si材料。
Description
技术领域
本发明属于微电子技术领域，涉及半导体材料制作工艺技术，特别是一种AlN埋绝缘层上晶圆级单轴应变Si的制作方法，可用于制作高温、大功耗、高功率半导体器件与集成电路所需的高性能SOI晶圆。
背景技术
随着Si基半导体器件制造工艺的发展，特征尺寸的持续缩小正面临着巨大的挑战，即持续的特征尺寸的缩小会导致寄生电容的增加、短沟效应的恶化、热载流子的退变、漏电较严重等，导致器件性能下降。
SOI，即绝缘层上硅，是一种具有“Si/埋绝缘层/Si”三层结构的Si基半导体衬底材料，SOI晶圆的埋绝缘层通常是SiO2，其热导率仅为硅的百分之一，阻碍了SOI在高温、大功率方面的应用；其介电常数仅为3.9，易导致信号传输丢失，也阻碍了SOI材料在高密度、高功率集成电路中的应用。AlN的热导率是SiO2的200倍、电阻率为320W/m·K、化学和热稳定性能好、热膨胀系数与Si相近，相较于SiO2是一种更加优异的介电和绝缘材料。AlN埋绝缘层上Si材料的绝缘性和散热性好，已被广泛应用在高温、大功耗、高功率集成电路中。与体Si相比，SOI具有速度高、功耗低、集成密度高、寄生电容小、抗辐照能力强、工艺简单的优势，在低功耗、抗辐照等器件与电路领域被广泛应用。但SOI材料载流子的迁移率较低，无法满足目前高速集成电路的需求。
利用应变Si与SOI生成的应变SOI材料既克服了体Si与SOI材料的缺点又具有较高的载流子迁移率，是高速、低功耗、抗辐照集成电路的优选工艺，已成为21世纪延续摩尔定律的关键技术。应变SOI分为单轴应变SOI和双轴应变SOI，其中：
双轴应变SOI具有两个方向的应变量，其在高电场下载流子迁移率的提升会随着电场的增加而退化。
单轴应变SOI仅具有一个方向的应变量，相较于双轴应变SOI，其载流子迁移率的提升不随电场的增加而退化，且在相同应变量下，单轴应变对载流子迁移率的提升高于双轴应变。
目前，应变SOI制造技术大多数都是利用SiGe外延生长应变Si层制造方法，即在驰豫的SiGe层上外延应变Si层，再通过键合和智能剥离转移至绝缘层上形成应变SOI。但该方法的主要缺点是仅能引入双轴应变、Ge杂质扩散、粗糙度高、制作成本高、散热性差、引入的应力较小等。
2008年国际商业机器公司提出应变SOI衬底的制造方法和在其上制造CMOS器件的方法(CN200810002269)，是利用高应力的SiN层在非晶硅层上形成牺牲应变结构，牺牲应变结构可以是拉伸或压缩应变结构，当具有牺牲应变结构的晶片被适当退火时，它的应变特性会转移到退火过程中再结晶的顶层应变硅层中，形成全局双轴应变硅层。该发明的缺点是：仅能制作双轴应变SOI材料。
2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作晶圆级单轴应变SOI材料的新方法专利(CN201110361512)。是将SOI顶层硅层向上放置在弧形弯曲台上，用圆柱形机械压杆使AlN埋绝缘层上Si晶圆与弧形台面完全贴合，在温度200℃至1250℃的退火炉中进行退火，使SiO2埋绝缘层发生塑性形变，顶层Si层和衬底发生弹性形变。机械压杆卸下后，AlN埋绝缘层上Si晶圆恢复原状，由于SiO2埋绝缘层的塑性形变对顶层Si层有拉持作用，使得顶层Si层薄膜保持相应的应变，从而形成晶圆级单轴应变SOI。该发明的缺点：需要将AlN埋绝缘层上Si晶圆弯曲，易破碎、SiO2埋绝缘层散热性差、SOI片弹回后平整度低、成品率低。
2010年，中国科学院上海微系统与信息技术研究所、上海新傲科技股份有限公司获得的一种制备双轴应变SOI的方法专利(CN201010223281)。是将SOI的顶层硅热氧化减薄至10-30nm形成超薄的顶层硅层，然后在超薄的顶层Si层上外延Si1-xGex应变层，Si1-xGex应变层的厚度不超过其临界厚度；进行离子注入，选择合适的能量，使离子注入到埋氧层和衬底硅层的界面；进行退火工艺，形成弛豫的Si1-xGex层，同时，顶层硅层受到拉伸的应力，离子注入使得埋氧层和衬底硅层的界面疏松，最终形成应变硅层；将剩余弛豫的Si1-xGex应变层移除，得到全局双轴应变SOI材料。该发明缺点：仅能形成双轴应变AlN埋绝缘层上Si晶圆、在制作过程中有Ge扩散问题、应变量小。
2007年飞思卡尔半导体公司提出的厚应变SOI衬底中的工程致应变专利(CN200780019691)中将SOI分成四个区，在第四区域沿着晶体管宽度方向上进行条状非晶化以消除晶体管长度方向的应变，保留宽度方向上的应变，从而得到单轴应变。如图1所示其工艺步骤如下：
1)选取顶层Si层为双轴张应变的SOI晶圆；2)将SOI片的顶层Si层分为四个区域；3)在第一区域上淀积掩蔽层，在第四区域上进行条状掩膜；4)对顶层Si层进行离子注入非晶化；5)去除掩蔽层；6)淀积SiO2层；7)在顶层Si层上淀积张应变SiN层；8)刻蚀掉第三区域以外的SiN层；9)退火使非晶半导体再结晶；10)去除掉第三区域的SiN层；11)去除掉SiO2层。
该发明的缺点：1.必须使用具有双轴应变的SOI晶圆，成本较高。2.顶层Si层中的应变大小固定，在后续的工艺步骤中不可调整。3.该方法得到的单轴应力是消除一个应力分量得到，应力较小。4.SOI应变的性质为张应变仅能提高电子的迁移率，不能提高空穴的迁移率。
发明内容
本发明的目的在于针对上述现有技术的不足，提出了一种基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法，以降低晶圆级单轴应变SOI制作成本，增加应变量，消除Ge杂质扩散，提高载流子迁移率，满足高温、大功耗、高功率集成电路的需求。
本发明的技术方案是这样实现的：
一.技术原理：
通过等离子体增强化学气相淀积PECVD工艺淀积具有双轴张应力或双轴压应力的SiN薄膜。当SiN薄膜被刻蚀成宽度为亚微米级的长条时，由于“尺度效应”的影响，SiN条宽度方向的应力会释放掉，而SiN条长度方向为宏观尺度应力得到保留，可得到具有单轴张应力或单轴压应力的SiN条状阵列，其沿着条长方向对顶层Si层中的非晶化层施加单轴张应力或单轴压应力。在700℃～1250℃退火，可使非晶化层重结晶，由于顶层Si层的非晶化层在退火过程中始终受到SiN条状阵列施加的单轴应力，因而在退火过程中由应力引起的单轴应变被保留到顶层Si层中，最终在退火后得到晶圆级单轴应变的顶层Si层，同时，退火使AlN埋绝缘层发生塑性形变，该塑性形变的AlN埋绝缘层对顶层Si层具有拉持作用，以保障去除高应力SiN薄膜后单轴应变的顶层Si层中的应力不消失，最终得到了AlN埋绝缘层上晶圆级单轴应变Si材料。
二.实现步骤
根据上述原理，本发明的实现步骤如下：
1)选取AlN埋绝缘层上Si晶圆进行清洗，该AlN埋绝缘层上Si晶圆包括顶层Si层、AlN埋绝缘层和Si衬底；
2)在顶层Si层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为5nm～25nm的SiO2层，以消除后续离子注入工艺的沟道效应；
3)对顶层Si层进行离子注入，以在顶层Si层内部形成非晶化层；
4)去除非晶化层上的SiO2层；
5)在顶层Si层上采用等离子体增强化学气相淀积PECVD工艺淀积-1GPa以上的高压应力SiN应力膜薄膜或1GPa以上的张应力SiN薄膜；
6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN应力膜刻蚀成宽度和间距均为0.12μm～0.22μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列；
7)对带有SiN条状阵列的AlN埋绝缘层上Si晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使AlN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层Si层的应力不消失；
8)采用湿法刻蚀去除掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变Si材料。
本发明与现有的晶圆级单轴应变SOI制造技术相比，具有如下优点：
1、散热性好：
本发明采用AlN取代SiO2作为埋绝缘层，具有更好的绝缘性和散热性。
2、成本低：
现有的晶圆级单轴应变SOI制造技术通过消除双轴应变SOI的一个应变分量得到单轴应变，而双轴应变SOI需额外的工艺由无应变的SOI晶圆制造，因而成本高，本发明采用高压应力SiN条状阵列对无应变的SOI晶圆直接引入单轴应变，成本低。
3、单轴应变大小可控
本发明通过改变SiN淀积工艺调整SiN的应力，能控制最终得到的单轴应变的大小。
4、无Ge杂质扩散
本发明使用张应力SiN条状阵列或压应力SiN条状阵列引入应力，无Ge杂质，避免了传统应变制造技术中利用驰豫Ge1-xSix层引入应变产生的Ge杂质扩散问题，提高了材料性能。
5、成品率高
本发明使用张应力SiN条状阵列或压应力SiN条状阵列引入应变，避免了机械致晶圆级单轴应变SOI方法对SOI晶圆进行弯曲引起的破损和缺陷问题，成品率高。
6、平整度高
本发明使用张应力SiN条状阵列或压应力SiN条状阵列引入应变，避免了机械致晶圆级单轴应变SOI方法中对SOI晶圆弯曲退火后SOI晶圆平整度较低的问题。
7.应变量大
本发明采用张应力SiN条状阵列或压应力SiN条状阵列引入单轴应变，且AlN埋绝缘层退火后发生塑性形变对顶层Si层具有拉持作用，增大了顶层Si层应变量，使得载流子迁移率有了明显的提升。
附图说明
图1为现有单轴应变AlN埋绝缘层上Si晶圆的工艺流程图；
图2为本发明AlN埋绝缘层上晶圆级单轴应变Si的工艺流程图；
图3为本发明中淀积在顶层Si层上的SiN条状阵列的俯视图。
具体实施方式
AlN埋绝缘层上Si晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格，且顶层Si层厚度为0.05μm～0.5μm。
参照图2，本发明给出基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法的三个实施例，即制作5英寸AlN埋绝缘层上晶圆级单轴张应变Si材料；制作6英寸AlN埋绝缘层上晶圆级单轴张应变Si材料；制作8英寸AlN埋绝缘层上晶圆级单轴压应变Si材料。上述AlN埋绝缘层上Si晶圆均具有三层结构，即顶层Si层1，AlN埋绝缘层2，Si衬底3，如图2(a)所示。其中：
5英寸AlN埋绝缘层上Si晶圆，顶层Si层1的厚度为0.15μm，AlN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为525μm。
6英寸AlN埋绝缘层上Si晶圆，顶层Si层1的厚度为0.25μm，AlN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为675μm。
8英寸AlN埋绝缘层上Si晶圆，顶层Si层1的厚度为0.35μm，AlN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为725μm。
实施例1，制作5英寸AlN埋绝缘层上晶圆级单轴张应变Si材料。
步骤1：选用5英寸AlN埋绝缘层上Si晶圆，并对其进行清洗。
(1a)使用丙酮和异丙醇对所选AlN埋绝缘层上Si晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1b)将氨水、双氧水、去离子水按照1：1：3的比例配成混合溶液，加热至120℃，将AlN埋绝缘层上Si晶圆置于此混合溶液中浸泡12min，取出后用大量去离子水冲洗，以去除AlN埋绝缘层上Si晶圆表面无机污染物；
(1c)将AlN埋绝缘层上Si晶圆用HF酸缓冲液浸泡2min，去除表面的氧化层。
步骤2：淀积SiO2层4，如图2(b)所示。
将清洗后的AlN埋绝缘层上Si晶圆取出，在其顶层Si层1上利用等离子体增强化学淀积PECVD工艺淀积厚度为6nm的SiO2层4，淀积的工艺条件如下：
SiH4流量为45sccm；
N2O流量为164sccm；
N2流量为800sccm；
气压为600mTorr；
功率为60W；
淀积温度为为300℃；
淀积厚度为6nm。
步骤3：形成非晶化层5，如图2(c)所示。
通过离子注入机对顶层Si层1进行离子注入，以在顶层Si层1内部形成非晶化层5；注入的工艺条件如下：
注入离子为C，注入剂量为1E15cm-2，注入能量为50keV。
步骤4：去除SiO2层4，如图2(d)所示。
在室温下，将带有SiO2层4的AlN埋绝缘层上Si晶圆在BHF溶液中浸泡30s，去除非晶化层5上的SiO2层4。
步骤5：在非晶化层上淀积压应力SiN薄膜6，如图2(e)所示。
采用等离子体增强化学气相淀积PECVD工艺在非晶化层5上淀积应力大小为-1.5GPa，厚度为0.5μm的压应力SiN薄膜6，淀积工艺条件如下：
高频HF功率为0.14kW，低频LF功率为0.86kW，高纯SiH4流量为0.41slm，高纯NH3流量为1.6slm，高纯氮气流量为1.9slm，反应室压强为2.6Torr，反应室温度为400℃。
步骤6：将压应力SiN薄膜6刻蚀成压应力SiN条状阵列7，如图如图2(f)所示。
(6a)利用半导体光刻工艺在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.12μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.12μm的条状阵列，再用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(6b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在AlN埋绝缘层上Si晶圆顶层Si层1上的无光刻胶掩蔽膜保护的压应力SiN薄膜6，留下条状光刻胶掩蔽膜下的压应力SiN薄膜6，得到宽度和间距均为0.12μm的SiN条状阵列7，以消除SiN条宽度方向的应力，保留SiN条长度方向的应力，得到单轴压应变SiN条状阵列7。如图2(f)所示；
(6c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，带有SiN条状阵列的AlN埋绝缘层上Si晶圆俯视图如图3所示。
步骤7：对带有SiN条状阵列7的AlN埋绝缘层上Si晶圆进行退火，如图2(g)所示。
在退火炉中，先按照4℃/min的升温速率将温度由室温提升至700℃后，将带有SiN条状阵列7的AlN埋绝缘层上Si晶圆在惰性气体Ne下退火3.5h；
再按照4℃/min的降温速率将退火炉温度降至室温，退火后AlN埋绝缘层上Si晶圆顶层Si层1变为单轴应变顶层Si层8；
在退火过程中SiN条状阵列应力进一步增强，使非晶化层5重结晶，同时使AlN埋绝缘层2发生塑性形变，变成塑性形变AlN埋绝缘层9，以保证SiN条状阵列去除后其上的应变顶层Si层8的应力不消失。
步骤8：去除AlN埋绝缘层上Si晶圆上的SiN条状阵列，如图2(h)所示。
配置150℃，体积分数为85％的热磷酸溶液，将带有SiN条状阵列7的AlN埋绝缘层上Si晶圆在热磷酸溶液中浸泡5min，去除掉SiN条状阵列7，得到5英寸AlN埋绝缘层上晶圆级单轴张应变Si材料。
实施例2，制作6英寸AlN埋绝缘层上晶圆级单轴张应变Si材料。
步骤一：选用6英寸AlN埋绝缘层上Si晶圆，并对其进行清洗。
本步骤的实现与实施例1的步骤1相同。
步骤二：将清洗后的AlN埋绝缘层上Si晶圆取出，在其顶层Si层1上通过等离子体增强化学气相淀积PECVD工艺淀积SiO2层，即在SiH4流量为45sccm，N2O流量为164sccm，N2流量为800sccm，气压为600mTorr，功率为60W，淀积温度为300℃的工艺条件下，淀积厚度为16nm的SiO2层4，如图2(b)所示。
步骤三：通过离子注入机对顶层Si层1内注入剂量为3E15cm-2，能量为60keV，的Si离子，以在顶层Si层1内部形成非晶化层5，如图2(c)所示。
步骤四：将带有SiO2层4的AlN埋绝缘层上Si晶圆在BHF溶液中浸泡50s，去除非晶化层5上的SiO2层4，如图2(d)所示。
步骤五：采用等离子体增强化学气相淀积PECVD工艺在非晶化层5上淀积应力大小为-1.7GPa，厚度为0.7μm的压应力SiN薄膜6，如图2(e)所示。
本步骤的淀积工艺条件如下：
高频HF功率为0.17kW，低频LF功率为0.83kW，高纯SiH4流量为0.35slm，高纯NH3流量为1.7slm，高纯氮气流量为2.2slm，反应室压强为2.7Torr，反应室温度为400℃。
步骤六：利用半导体光刻和刻蚀技术，将压应力SiN薄膜6刻蚀成条状阵列，以消除SiN条宽度方向的应力，保留SiN条长度方向的应力，得到单轴应力SiN条状阵列7。
(6.1)在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.16μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.16μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(6.2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在AlN埋绝缘层上Si晶圆顶层Si层1上的无光刻胶掩蔽膜保护的压应力SiN薄膜6，留下条状光刻胶掩蔽膜下的压应力SiN薄膜6，得到宽度和间距均为0.16μm的SiN条状阵列7，如图2(f)所示；
(6.3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，带有SiN条状阵列的AlN埋绝缘层上Si晶圆俯视图如图3所示。
步骤七：在退火炉中，按照4℃/min的升温速率将温度由室温提升至950℃后，将带有SiN条状阵列7的AlN埋绝缘层上Si晶圆在惰性气体He下退火3h，以进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使AlN埋绝缘层2发生塑性形变，变成塑性形变AlN埋绝缘层9，以保证SiN条状阵列去除后顶层Si层的应力不消失；再按照4℃/min的降温速率将退火炉温度降至室温。退火后顶层Si层1变为单轴应变顶层Si层8。如图2(g)所示。
步骤八：配置156℃，体积分数为86％的热磷酸溶液，将带有SiN条状阵列7的AlN埋绝缘层上Si晶圆在热磷酸溶液中浸泡8min，去除掉SiN条状阵列7，得到6英寸AlN埋绝缘层上晶圆级单轴张应变Si材料，如图2(h)所示。
实施例3，制作8英寸AlN埋绝缘层上晶圆级单轴压应变Si材料。
步骤A：选用8英寸AlN埋绝缘层上Si晶圆，并对其进行清洗。
本步骤的实现与实施例1的步骤1相同。
步骤B：淀积SiO2层4，如图2(b)所示。
将清洗后的AlN埋绝缘层上Si晶圆取出，在其顶层Si层1上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为25nm的SiO2层4，防止“沟道效应”发生，如图2(b)所示。
淀积的工艺如下：SiH4流量为45sccm，N2O流量为164sccm，N2流量为800sccm，气压为600mTorr，功率为60W，淀积温度为300℃。
步骤C：形成非晶化层5，如图2(c)所示。
形成SiO2层4后，通过离子注入机对顶层Si层1进行Ge离子注入，以在顶层Si层1内部形成非晶化层5；
注入剂量为1E16cm-2，注入能量为70keV，如图2(c)所示。
步骤D：去除SiO2层4，如图2(d)所示。
将带有SiO2层4的AlN埋绝缘层上Si晶圆在BHF溶液中浸泡100s，去除非晶化层5上的SiO2层4，以免在淀积SiN应力膜6后阻碍其应力传递给非晶化层5，如图2(d)所示。
步骤E：在非晶化层上淀积SiN应力膜6，如图2(e)所示。
采用等离子体增强化学气相淀积PECVD工艺，在非晶化层5上淀积应力大小为1.5GPa，厚度为0.9μm的SiN应力膜6；
淀积工艺条件如下：
高频HF功率为1.3kW，低频LF功率为0.3kW，高纯SiH4流量为0.21slm，高纯NH3流量为1.9slm，高纯氮气流量为1.9slm，反应室压强为3.1Torr，反应室温度为400℃。
步骤F：将SiN应力膜6刻蚀成SiN条状阵列7，如图2(f)所示。
(F1)利用半导体光刻工艺在张应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.21μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.21μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在张应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(F2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在AlN埋绝缘层上Si晶圆顶层Si层上的无光刻胶掩蔽膜区域，即曝光区域下的SiN，留下条状光刻胶掩蔽膜下的SiN，得到宽度和间距均为0.21μm的单轴应变SiN条状阵列7，以消除SiN条宽度方向的应变，保留SiN条长度方向的应变，如图2(f)所示；
(F3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，带有SiN条状阵列的AlN埋绝缘层上Si晶圆俯视图如图3所示。
步骤G：对带有SiN条状阵列7的AlN埋绝缘层上Si晶圆进行退火。
在退火炉中，按照4℃/min的升温速率将温度由室温提升至1250℃后，将带有SiN条状阵列7的AlN埋绝缘层上Si晶圆在惰性气体Ar下退火2.5h，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使AlN埋绝缘层2发生塑性形变，变成塑性形变AlN埋绝缘层9，保证SiN条状阵列去除后顶层Si层的应力不消失；
接着，按照4℃/min的降温速率将退火炉温度降至室温，退火后顶层Si层变为单轴应变顶层Si层8。如图2(g)所示。
步骤H：去除AlN埋绝缘层上Si晶圆上的SiN条状阵列。
配置160℃，体积分数为87％的热磷酸溶液，将带有SiN条状阵列的AlN埋绝缘层上Si晶圆在热磷酸溶液中浸泡10min，去除掉SiN条状阵列7，得到8英寸AlN埋绝缘层上晶圆级单轴压应变Si材料，如图2(h)所示。
Claims (9)
1.基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法，包括如下步骤：
1)选取AlN埋绝缘层上Si晶圆进行清洗，该AlN埋绝缘层上Si晶圆包括顶层Si层、AlN埋绝缘层和Si衬底；
2)在顶层Si层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为5nm～25nm的SiO2层，以消除后续离子注入工艺的沟道效应；
3)对顶层Si层进行离子注入，使顶层Si层形成非晶化层；
4)去除非晶化层上的SiO2层；
5)在顶层Si层上采用等离子体增强化学气相淀积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.12μm～0.22μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列；
7)对带有SiN条状阵列的AlN埋绝缘层上Si晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使AlN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层Si层的应力不消失；
8)用湿法刻蚀去除掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变Si材料。
2.根据权利要求1所述的方法，其特征在于AlN埋绝缘层上Si晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格；顶层Si层厚度为0.05μm～0.5μm。
3.根据权利要求1所述的方法，其特征在于步骤3)中对顶层Si层进行离子注入的工艺条件是：
注入离子：C或Si或Ge或它们的任意组合；
注入剂量：1E15cm-2～1E16cm-2；
注入能量：50keV～70keV。
4.根据权利要求1所述的方法，其特征在于，步骤4)中在去除非晶化层上的SiO2层，是将带有SiO2层的AlN埋绝缘层上Si晶圆在BHF溶液中浸泡30s～100s，以去除非晶化层上的SiO2层。
5.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层Si层上淀积1GPa以上张应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积张应力SiN薄膜参数如下：
反应室温度400℃；
高频HF功率为1.0kW～1.4kW；
低频LF功率为0.2kW～0.5kW；
高纯SiH4流量0.2slm～0.5slm，高纯NH3流量1.8slm～2.1slm，高纯氮气流量0.9slm～1.2slm；
反应室压强为2.7Torr～3.2Torr；
淀积厚度为0.5μm～1.0μm。
6.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层Si层上淀积-1GPa以上压应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积压应力SiN薄膜参数如下：
反应室温度400℃；
高频HF功率为0.14kW～0.34kW；
低频LF功率为0.66kW～0.86kW；
高纯SiH4流量0.21slm～0.41slm，高纯NH3流量1.6slm～2.0slm，高纯氮气流量1.9slm～2.3slm；
反应室压强为2.6Torr～3.1Torr；
淀积厚度为0.5μm～1.0μm。
7.根据权利要求1所述的方法，其特征在于步骤6)中使用光刻和反应离子刻蚀RIE工艺方法将SiN薄膜刻蚀成条状阵列，按如下步骤进行：
(7a)在SiN薄膜上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.12μm～0.22μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.12μm～0.22μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN薄膜上形成条状光刻胶掩蔽膜阵列；
(7b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在AlN埋绝缘层上Si晶圆顶层Si层上的无光刻胶掩蔽膜保护的SiN薄膜，留下条状光刻胶掩蔽膜下的SiN薄膜，得到宽度和间距均为0.12μm～0.22μm的SiN条状阵列；
(7c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。
8.根据权利要求1所述的方法，其特征在于，步骤7)中对带有SiN条状阵列的AlN埋绝缘层上Si晶圆进行退火，其工艺条件如下：
温度：700℃～1250℃；
时间：2.5h～3.5h；
环境：He、Ne、Ar或它们的混合物。
9.根据权利要求1所述的方法，其特征在于，步骤8)中采用湿法刻蚀去除掉SiN条状阵列，是配置150℃～200℃，体积分数为85％～87％的热磷酸溶液，将带有SiN条状阵列的AlN埋绝缘层上Si晶圆在热磷酸溶液中浸泡5min～10min，去除掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变Si材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610445854.XA CN106098609B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610445854.XA CN106098609B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098609A CN106098609A (zh) | 2016-11-09 |
| CN106098609B true CN106098609B (zh) | 2019-03-26 |
Family
ID=57237449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610445854.XA Active CN106098609B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098609B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12062700B2 (en) | 2018-04-04 | 2024-08-13 | Qorvo Us, Inc. | Gallium-nitride-based module with enhanced electrical performance and process for making the same |
| US12046505B2 (en) | 2018-04-20 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation |
| CN118213279A (zh) | 2018-07-02 | 2024-06-18 | Qorvo美国公司 | Rf半导体装置及其制造方法 |
| US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
| US12057374B2 (en) | 2019-01-23 | 2024-08-06 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| CN113632209A (zh) | 2019-01-23 | 2021-11-09 | Qorvo美国公司 | Rf半导体装置和其制造方法 |
| US12046483B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12046570B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US12074086B2 (en) | 2019-11-01 | 2024-08-27 | Qorvo Us, Inc. | RF devices with nanotube particles for enhanced performance and methods of forming the same |
| US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
| US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
| US20240030126A1 (en) * | 2020-12-11 | 2024-01-25 | Qorvo Us, Inc. | Microelectronics package with vertically stacked wafer slices and process for making the same |
| US12062571B2 (en) | 2021-03-05 | 2024-08-13 | Qorvo Us, Inc. | Selective etching process for SiGe and doped epitaxial silicon |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101454894A (zh) * | 2006-05-30 | 2009-06-10 | 飞思卡尔半导体公司 | 厚应变soi衬底中的工程应变 |
| CN102569163A (zh) * | 2011-11-16 | 2012-07-11 | 西安电子科技大学 | 一种基于AlN埋绝缘层的晶圆级单轴应变SOI晶圆的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528056B2 (en) * | 2007-01-12 | 2009-05-05 | International Business Machines Corporation | Low-cost strained SOI substrate for high-performance CMOS technology |
-
2016
- 2016-06-20 CN CN201610445854.XA patent/CN106098609B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101454894A (zh) * | 2006-05-30 | 2009-06-10 | 飞思卡尔半导体公司 | 厚应变soi衬底中的工程应变 |
| CN102569163A (zh) * | 2011-11-16 | 2012-07-11 | 西安电子科技大学 | 一种基于AlN埋绝缘层的晶圆级单轴应变SOI晶圆的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098609A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098609B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| KR101023208B1 (ko) | 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법 | |
| US7772059B2 (en) | Method for fabricating graphene transistors on a silicon or SOI substrate | |
| US7544585B2 (en) | Structure of strained silicon on insulator and method of manufacturing the same | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| JP2006512766A (ja) | 厚い歪みシリコン層を形成する方法、および厚い歪みシリコン層を組み込んだ半導体構造 | |
| CN105977198B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| JP2005079517A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| CN105977197B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105845616B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| CN105938809B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN106098611B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 | |
| CN105845617B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105938811B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变soi的制作方法 | |
| CN106098610B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105977199B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| CN105938813B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 | |
| CN106098608B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105938814B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN106098613B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105938812B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| JP4290038B2 (ja) | 半導体装置及びトランジスタ並びに半導体装置の製造方法 | |
| CN106024717B (zh) | 带隙改性Ge CMOS集成器件及其制备方法 | |
| CN105938810B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN106067441B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |