CN105977197B - 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 - Google Patents
基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 Download PDFInfo
- Publication number
- CN105977197B CN105977197B CN201610445851.6A CN201610445851A CN105977197B CN 105977197 B CN105977197 B CN 105977197B CN 201610445851 A CN201610445851 A CN 201610445851A CN 105977197 B CN105977197 B CN 105977197B
- Authority
- CN
- China
- Prior art keywords
- sin
- layer
- sige
- enterrees
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000000694 effects Effects 0.000 title claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims abstract description 95
- 238000003491 array Methods 0.000 claims abstract description 30
- 238000007906 compression Methods 0.000 claims abstract description 20
- 230000006835 compression Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000004033 plastic Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000000243 solution Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910052682 stishovite Inorganic materials 0.000 claims description 14
- 229910052905 tridymite Inorganic materials 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 241000033695 Sige Species 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 15
- 229940090044 injection Drugs 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000003643 water by type Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法。其实现步骤是：在清洗后的SiN埋绝缘层上SiGe晶圆顶层SiGe层上淀积SiO2层；对顶层SiGe层进行离子注入形成非晶化层，并去除非晶化层上的SiO2层；在顶层SiGe层上淀积压应力SiN薄膜或张应力SiN薄膜后将SiN薄膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使SiN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变SiGe。本发明应变量大，可用于制作SiN埋绝缘层上晶圆级单轴应变SiGe材料。
Description
技术领域
本发明属于微电子技术领域，涉及半导体材料制作工艺技术，特别是一种SiN埋绝缘层上晶圆级单轴应变SiGe材料的制作方法，可用于制作超高速、高温、大功耗、高功率集成电路、光电集成电路所需的高性能SGOI晶圆。
背景技术
传统的体Si材料的载流子迁移率很难满足未来高性能半导体器件和电路的需求。
应变SiGe器件与集成电路具有工作频率高、功耗小、与Si工艺兼容、成本低等优点，在微波器件、移动通信、高频电路等产业领域有着广泛的应用前景。SiGe还是极优异的光电材料，在探测器、调制器、光波导、光发射器、太阳电池、光电集成等方面有着广泛的应用。
SGOI，即绝缘层上锗硅，是具有“SiGe/埋绝缘层/Si”三层结构的新型Si基半导体衬底材料。SGOI晶圆的埋绝缘层通常是SiO2，其热导率仅为硅的百分之一，阻碍了SGOI在高温、大功率方面的应用；SiO2介电常数仅为3.9，易导致信号传输丢失，也阻碍了SGOI在高密度、高功率集成电路中的应用。SiN埋绝缘层上SiGe用SiN取代SiO2，具有更好的绝缘性和散热性，可被广泛应用于制造高温、大功耗、高功率集成电路。
应变技术可较大提升SiGe的载流子迁移率，结合了应变技术和SGOI优点的应变SGOI为研发新型的超高速、低功耗、抗辐射、高集成度器件和芯片提供了一种新的解决方案，在光电集成、系统级芯片等方面有着重要的应用前景。
传统的应变SGOI是基于SOI晶圆的双轴压应变SGOI，即在SOI晶圆上直接生长应变SiGe，或先在SOI晶圆上生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变SiGe层，其主要缺点是位错密度高、只能是双轴应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变SiGe层临界厚度受Ge组分限制、高场下的空穴迁移率提升会退化等。
2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作SiN埋绝缘层上晶圆级单轴应变SiGe材料的新方法专利(CN201110361521)，用以制作SiN埋绝缘层上晶圆级单轴应变SiGe材料，其主要工艺如图1所示，步骤如下：
1.SiN埋绝缘层上SiGe晶圆顶层SiGe层面向上或向下放置在弧形弯曲台上；
2.两根圆柱形不锈钢压杆分别水平放置在SiN埋绝缘层上SiGe晶圆两端，距SiN埋绝缘层上SiGe晶圆边缘1cm；
3.缓慢旋动连接压杆的螺帽，使SiN埋绝缘层上SiGe晶圆沿弧形台面逐渐弯曲，直至SiN埋绝缘层上SiGe晶圆完全与弧形台面贴合；
4.载有SiN埋绝缘层上SiGe晶圆的弧形弯曲台放置在退火炉中进行退火，退火温度在250℃至1250℃范围内可任意选择。
5.退火结束后缓慢降温至室温，取出载有SiN埋绝缘层上SiGe晶圆的弧形弯曲台；
6.旋动连接压杆的螺帽，将压杆缓慢提升，直至弯曲的SiN埋绝缘层上SiGe晶圆恢复原状。
该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的SiN埋绝缘层上SiGe晶圆，其需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使SiN埋绝缘层上SiGe晶圆弯曲，会在顶层锗硅中引入缺陷；若SiN埋绝缘层上SiGe晶圆弯曲度过大，会造成晶圆碎裂。3)由于担心SiN埋绝缘层上SiGe晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层锗硅中引入的应变量的大小，所能实现的应变量较小。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法，以降低SiN埋绝缘层上晶圆级单轴应变SiGe的制作成本，增加应变量，提高大功率、高功耗、高集成度电路的电学性能和光学性能。
本发明的技术方案是这样实现的：
一.技术原理：
通过等离子体增强化学气相淀积PECVD工艺，在SiN埋绝缘层上SiGe晶圆上淀积具有双轴张应力或双轴压应力的SiN薄膜。当双轴应力SiN薄膜被刻蚀成宽度为亚微米级的长条时，由于“尺度效应”的影响，SiN条宽度方向的应力会释放掉，而SiN条长度方向为宏观尺度的应力得到保留，可得到具有单轴张应力或单轴压应力的SiN条状阵列，其沿着条长方向对SiN埋绝缘层上SiGe晶圆顶层SiGe层中的非晶化层施加单轴张应力或单轴压应力。在500℃～520℃退火，可使非晶化层重结晶，由于顶层SiGe层的非晶化层在退火过程中始终受到SiN条状阵列施加的单轴张应力或单轴压应力，因而在退火过程中由应力引起的单轴应变被保留到顶层SiGe层中，最终在退火后得到晶圆级单轴张应变或单轴压应变的顶层SiGe层。同时，退火使SiN埋绝缘层发生塑性形变。该塑性形变的SiN埋绝缘层对单轴应变的顶层SiGe层具有拉持作用，以保障去除高应力SiN薄膜后单轴应变的顶层SiGe层中的应力不消失，最终可得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。
二.实现步骤
根据上述原理，本发明的实现步骤如下：
1)选取SiN埋绝缘层上SiGe晶圆进行清洗，该SiN埋绝缘层上SiGe晶圆包括顶层SiGe层、SiN埋绝缘层和Si衬底；
2)在顶层SiGe层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为18nm～20nm的SiO2层，以消除后续离子注入工艺的沟道效应；
3)对顶层SiGe层进行离子注入，使顶层SiGe层形成非晶化层；
4)去除非晶化层上的SiO2层；
5)在顶层SiGe层上采用等离子体增强化学气相沉积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.15μm～0.17μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；
7)对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层SiGe层的应力不消失；
8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。
本发明与现有的SiN埋绝缘层上晶圆级单轴应变SiGe制造技术相比，具有如下优点：
1.本发明与现有的半导体制造工艺兼容，无需定制其他仪器，成本低。
2.本发明使用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入应变，避免了机械致SiN埋绝缘层上晶圆级单轴应变SiGe方法中对SiN埋绝缘层上SiGe晶圆弯曲退火后SiN埋绝缘层上SiGe晶圆平整度较低的问题。
3.本发明采用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入单轴应变，且SiN埋绝缘层退火后发生塑性形变对顶层SiGe层具有拉持作用，增大了顶层SiGe层应变量，使得载流子迁移率有了明显的提升。
附图说明
图1为现有SiN埋绝缘层上晶圆级单轴应变SiGe的工艺流程图；
图2为本发明SiN埋绝缘层上晶圆级单轴应变SiGe的工艺流程图；
图3为本发明中淀积在顶层SiGe层上的SiN条状阵列的俯视图。
具体实施方式
SiN埋绝缘层上SiGe晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格，且顶层SiGe层厚度为0.4μm～0.42μm。
参照图2，本发明给出基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法的三个实施例，即制作8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料；制作12英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料；制作16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料。上述SiN埋绝缘层上SiGe晶圆均具有三层结构，即顶层SiGe层1，SiN埋绝缘层2，Si衬底3，如图2(a)所示。其中：
8英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.4μm，SiN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为525μm。
12英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.41μm，SiN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为675μm。
16英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.42μm，SiN埋绝缘层2的厚度为0.5μm，Si衬底3的厚度为725μm。
实施例1，制作8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
步骤1：选用8英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
(1a)使用丙酮和异丙醇对所选SiN埋绝缘层上SiGe晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1b)将氨水、双氧水、去离子水按照1：1：3的比例配成混合溶液，加热至120℃，将SiN埋绝缘层上SiGe晶圆置于此混合溶液中浸泡12min，取出后用大量去离子水冲洗，以去除SiN埋绝缘层上SiGe晶圆表面无机污染物；
(1c)将SiN埋绝缘层上SiGe晶圆用HF酸缓冲液浸泡2min，去除表面的氧化层。
步骤2：淀积SiO2层4，如图2(b)所示。
(2a)将清洗后的SiN埋绝缘层上SiGe晶圆取出，置于等离子体增强化学气相淀积PECVD反应室中，启动真空泵，将反应室抽真空至600mTorr，再启动加热器将反应室的温度升至300℃并保持恒温；
(2b)向反应室内依次通入45sccm的SiH4，164sccm的N2O，800sccm的N2；
(2c)设定低频LF功率为60W，在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上淀积厚度为18nm的SiO2层4；
(2d)淀积完成后将反应室抽真空，再将反应室温度降温至室温后，取出淀积了SiO2层4的SiN埋绝缘层上SiGe晶圆。
步骤3：形成非晶化层5，如图2(c)所示。
将淀积SiO2层4后的SiN埋绝缘层上SiGe晶圆放入离子注入机，选用Si离子，设定注入剂量为5E16cm-2，注入能量为90keV，对顶层SiGe层1进行离子注入，以在顶层SiGe层1内部形成非晶化层5；
步骤4：去除SiO2层4，如图2(d)所示。
在室温下，将带有SiO2层4的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡70s，去除非晶化层5上的SiO2层4。
步骤5：在非晶化层上淀积压应力SiN薄膜6，如图2(e)所示。
(5a)将去除SiO2层4后的SiN埋绝缘层上SiGe晶圆取出，置于等离子体增强化学气相淀积PECVD反应室中，先启动真空泵，再启动加热器将反应室的温度升至400℃并保持恒温；
(5b)向反应室内依次通入0.35slm的高纯SiH4，2.0slm的高纯NH3，2.1slm的高纯N2，反应室压强为3.0Torr；
(5c)设高频HF功率为0.3kW，低频LF功率为0.7kW，在SiN埋绝缘层上SiGe晶圆非晶化层5上淀积应力大小为-1.7GPa，厚度为0.6μm的压应力SiN薄膜6；
(5d)淀积完成后将反应室抽真空，再将反应室温度降温至室温后，取出淀积了压应力SiN薄膜6的SiN埋绝缘层上SiGe晶圆。
步骤6：将压应力SiN薄膜6刻蚀成SiN条状阵列7，如图2(f)所示。
(6a)利用半导体光刻工艺在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.15μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15μm的条状阵列，再用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(6b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上的无光刻胶掩蔽膜保护的SiN薄膜6，留下条状光刻胶掩蔽膜下的SiN薄膜6，得到宽度和间距均为0.15μm的SiN条状阵列7，以消除SiN条宽度方向的应变，保留SiN条长度方向的应变，得到具有单轴压应变SiN条状阵列7，如图2(f)所示；
(6c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，该带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆的俯视图如图3所示。
步骤7：对带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆进行退火，如图2(g)所示。
(7a)在退火炉中，先按照4℃/min的升温速率将温度由室温提升至500℃后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体Ar下退火5.5h；
(7b)按照4℃/min的降温速率将退火炉温度降至室温，退火后SiN埋绝缘层上SiGe晶圆顶层SiGe层1变为单轴应变顶层SiGe层8；
(7c)在退火过程中SiN条状阵列应力进一步增强，使非晶化层5重结晶，同时使SiN埋绝缘层2发生塑性形变，变成塑性形变SiN埋绝缘层9，以保证SiN条状阵列去除后其上的应变顶层SiGe层8的应力不消失。
步骤8：去除SiN埋绝缘层上SiGe晶圆上的SiN条状阵列，如图2(h)所示。
配置170℃，体积分数为85％的热磷酸溶液，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡6min，去除掉SiN条状阵列7，得到8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
实施例2，制作12英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
步骤一：选用12英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
本步骤的实现与实施例1的步骤1相同。
步骤二：将清洗后的SiN埋绝缘层上SiGe晶圆取出，在其顶层SiGe层1上通过等离子体增强化学气相淀积PECVD工艺淀积SiO2层4，如图2(b)所示。
淀积步骤与实施例1的步骤2相同，
采用的工艺参数：SiH4流量为45sccm，N2O流量为164sccm，N2流量为800sccm，气压为600mTorr，功率为60W，淀积温度为300℃，淀积厚度为19nm。
步骤三：通过离子注入机对顶层SiGe层1内注入剂量为6E16cm-2，能量为95keV，的Ge离子，以在顶层SiGe层1内部形成非晶化层5，如图2(c)所示。
步骤四：将带有SiO2层4的SiN埋绝缘层上SiGe在BHF溶液中浸泡50s，去除非晶化层5上的SiO2层4，如图2(d)所示。
步骤五：采用等离子体增强化学气相淀积PECVD工艺，在非晶化层5上淀积应力大小为-1.9GPa，厚度为0.7μm的压应力SiN薄膜6，如图2(e)所示。
淀积步骤与实施例1的步骤5相同；
淀积工艺参数：高频HF功率为0.31kW，低频LF功率为0.69kW，高纯SiH4流量为0.36slm，高纯NH3流量为2.1slm，高纯氮气流量为2.2slm，反应室压强为3.3Torr，反应室温度为400℃。
步骤六：利用半导体光刻和刻蚀技术，将压应力SiN薄膜6刻蚀成条状阵列，以消除SiN条宽度方向的应力，保留SiN条长度方向的应力，得到单轴压应力SiN条状阵列7。
(6.1)在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.16μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.16μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(6.2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上的无光刻胶掩蔽膜保护的SiN薄膜6，留下条状光刻胶掩蔽膜下的SiN薄膜6，得到宽度和间距均为0.16μm的单轴压应力SiN条状阵列7，如图2(f)所示；
(6.3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，该带有SiN条状阵列的SiN埋绝缘层上SiGe俯视图如图3所示。
步骤七：在退火炉中，先按照4℃/min的升温速率将温度由室温提升至510℃后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体Ne下退火5.6h，以进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层2发生塑性形变，变成塑性形变SiN埋绝缘层9，以保证SiN条状阵列去除后顶层SiGe层的应力不消失；再按照4℃/min的降温速率将退火炉温度降至室温。退火后顶层SiGe层1变为单轴应变顶层SiGe层8，如图2(g)所示。
步骤八：配置165℃，体积分数为86％的热磷酸溶液，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡7min，去除掉SiN条状阵列7，得到12英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料，如图2(h)所示。
实施例3，制作16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料。
步骤A：选用16英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
本步骤的实现与实施例1的步骤1相同。
步骤B：淀积SiO2层4，如图2(b)所示。
将清洗后的SiN埋绝缘层上SiGe晶圆取出，在其顶层SiGe层1上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为20nm的SiO2层4，如图2(b)所示。
淀积步骤与实施例1的步骤2相同；
淀积参数设置：SiH4流量为45sccm，N2O流量为164sccm，N2流量为800sccm，气压为600mTorr，功率为60W，淀积温度为300℃。
步骤C：形成非晶化层5，如图2(c)所示。
形成SiO2层4后，通过离子注入机对顶层SiGe层1进行剂量为7E16cm-2，能量为100keV的Ge离子注入，以在顶层SiGe层1内部形成非晶化层5。
步骤D：去除SiO2层4，如图2(d)所示。
将带有SiO2层4的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡80s，去除非晶化层5上的SiO2层4，以免在淀积张应力SiN薄膜6后阻碍其应力传递给非晶化层5，如图2(d)所示。
步骤E：在非晶化层上淀积张应力SiN薄膜6，如图2(e)所示。
采用等离子体增强化学气相淀积PECVD工艺，在非晶化层5上淀积应力大小为1.7GPa，厚度为0.8μm的SiN薄膜6，如图2(e)所示。
按照与实施例1步骤5相同的步骤进行淀积。
设置淀积参数如下：
高频HF功率为1.3kW，低频LF功率为0.2kW，高纯SiH4流量为0.37slm，高纯NH3流量为2.1slm，高纯氮气流量为1.1slm，反应室压强为3.3Torr，反应室温度为400℃；
步骤F：张应力将SiN薄膜6刻蚀成SiN条状阵列7，如图2(f)所示。
(F1)利用半导体光刻工艺在张应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.17μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.17μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
(F2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层上的无光刻胶掩蔽膜保护的SiN薄膜6，留下条状光刻胶掩蔽膜下的SiN薄膜6，得到宽度和间距均为0.17μm的单轴压应力SiN条状阵列7，以消除SiN条宽度方向的应力，保留SiN条长度方向的应力，如图2(f)所示；
(F3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7，该带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆的俯视图如图3所示。
步骤G：对带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆进行退火。
G1)按照4℃/min的升温速率将退火炉温度由室温提升至520℃后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体He下退火5.7h，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层2发生塑性形变，变成塑性形变SiN埋绝缘层9，保证SiN条状阵列去除后顶层SiGe层8的应力不消失；
G2)按照4℃/min的降温速率将退火炉温度降至室温，退火后顶层SiGe层变为单轴应变顶层SiGe层8。如图2(g)所示。
步骤H：去除SiN埋绝缘层上SiGe晶圆上的SiN条状阵列。
配置158℃，体积分数为87％的热磷酸溶液，将带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡8min，去除掉SiN条状阵列7，得到16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料，如图2(h)所示。
Claims (9)
1.基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法，包括如下步骤：
1)选取基于SiN埋绝缘层的上SiGe晶圆进行清洗，该SiN埋绝缘层的上SiGe晶圆包括顶层SiGe层、SiN埋绝缘层和Si衬底；
2)在顶层SiGe层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为18nm～20nm的SiO2层，以消除后续离子注入工艺的沟道效应；
3)对顶层SiGe层进行离子注入，使顶层SiGe层形成非晶化层；
4)去除非晶化层上的SiO2层；
5)在顶层SiGe层上采用等离子体增强化学气相沉积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.15μm～0.17μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；
7)对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层SiGe层的应力不消失；
8)采用湿法刻蚀去除掉SiN条状阵列，最终得到基于SiN埋绝缘层的上晶圆级单轴应变SiGe材料。
2.根据权利要求1所述的方法，其特征在于SiN埋绝缘层上SiGe晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格；顶层SiGe层厚度为0.4μm～0.42μm。
3.根据权利要求1所述的方法，其特征在于步骤3)中对顶层SiGe层进行离子注入的工艺条件是：
注入离子：C或Si或Ge或它们的任意组合；
注入剂量：5E16cm-2～7E16cm-2；
注入能量：90keV～100keV。
4.根据权利要求1所述的方法，其特征在于，步骤4)中在去除非晶化层上的SiO2层，是将带有SiO2层的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡70s～80s，以去除非晶化层上的SiO2层。
5.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层SiGe层上淀积1GPa以上张应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积张应力SiN薄膜参数如下：
反应室温度400℃；
高频HF功率为1.0kW～1.5kW；
低频LF功率为0.2kW～0.5kW；
高纯SiH4流量0.2slm～0.5slm，高纯NH3流量1.7slm～2.5slm，高纯氮气流量0.5slm～1.5slm；
反应室压强为2.8Torr～3.6Torr；
淀积厚度为0.6μm～0.8μm。
6.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层SiGe层上淀积-1GPa以上压应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积压应力SiN薄膜参数如下：
反应室温度400℃；
高频HF功率为0.3kW～0.32kW；
低频LF功率为0.68kW～0.7kW；
高纯SiH4流量0.35slm～0.37slm，高纯NH3流量2.0slm～2.2slm，高纯氮气流量2.1slm～2.3slm；
反应室压强为3.0Torr～3.5Torr；
淀积厚度为0.6μm～0.8μm。
7.根据权利要求1所述的方法，其特征在于步骤6)中使用光刻和反应离子刻蚀RIE工艺方法将SiN薄膜刻蚀成条状阵列，按如下步骤进行：
(7a)在SiN薄膜上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.15μm～0.17μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15μm～0.17μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN薄膜上形成条状光刻胶掩蔽膜阵列；
(7b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层上的无光刻胶掩蔽膜保护的SiN薄膜，留下条状光刻胶掩蔽膜下的SiN薄膜，得到宽度和间距均为0.15μm～0.17μm的单轴应力SiN条状阵列；
(7c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。
8.根据权利要求1所述的方法，其特征在于，步骤7)中对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，其工艺条件如下：
温度：500℃～520℃；
时间：5.5h～5.7h；
环境：He、Ne、Ar或它们的混合物。
9.根据权利要求1所述的方法，其特征在于，步骤8)中采用湿法刻蚀去除掉SiN条状阵列，是配置温度为150℃～200℃，体积分数为85％～88％的热磷酸溶液，将带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡6min～8min，去除掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610445851.6A CN105977197B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610445851.6A CN105977197B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105977197A CN105977197A (zh) | 2016-09-28 |
| CN105977197B true CN105977197B (zh) | 2018-09-11 |
Family
ID=57021899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610445851.6A Active CN105977197B (zh) | 2016-06-20 | 2016-06-20 | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977197B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231920A (zh) * | 2018-01-23 | 2018-06-29 | 中国电子科技集团公司第四十四研究所 | 带氮化硅致应力结构的硅基探测器及制作方法 |
| CN113793879B (zh) * | 2021-08-19 | 2023-11-07 | 苏州希卓科技有限公司 | 一种吸收增强型硅基光电探测器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027415A (ja) * | 1988-06-27 | 1990-01-11 | Agency Of Ind Science & Technol | Ｓｏｉ薄膜形成方法 |
| CN102593039A (zh) * | 2011-11-16 | 2012-07-18 | 西安电子科技大学 | 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法 |
-
2016
- 2016-06-20 CN CN201610445851.6A patent/CN105977197B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027415A (ja) * | 1988-06-27 | 1990-01-11 | Agency Of Ind Science & Technol | Ｓｏｉ薄膜形成方法 |
| CN102593039A (zh) * | 2011-11-16 | 2012-07-18 | 西安电子科技大学 | 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105977197A (zh) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098609B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| US7772059B2 (en) | Method for fabricating graphene transistors on a silicon or SOI substrate | |
| CN103038863A (zh) | 制备用于结合的表面的氧等离子体转化方法 | |
| US10741390B2 (en) | Forming method of epitaxial layer, forming method of 3D NAND memory and annealing apparatus | |
| CN105977197B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105977198B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105845616B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| CN106098611B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 | |
| CN105845617B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105977199B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法 | |
| US20200190664A1 (en) | Methods for depositing phosphorus-doped silicon nitride films | |
| CN106098613B (zh) | 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN106098608B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| WO2010021623A1 (en) | Epitaxial growth of silicon for layer transfer | |
| CN106098610B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN106067441B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法 | |
| CN105938810B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法 | |
| CN105938813B (zh) | 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法 | |
| CN105938809B (zh) | 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN106098612B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法 | |
| CN105938814B (zh) | 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN105938812B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN105938811B (zh) | 基于非晶化与尺度效应的晶圆级单轴应变soi的制作方法 | |
| KR20020080028A (ko) | 급속가열화학증착장치 및 그 장치를 이용한 기판 및박막제조방법 | |
| TW202040750A (zh) | 形成rf絕緣體上覆矽元件之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |