CN106098611B - 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 - Google Patents

基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 Download PDF

Info

Publication number
CN106098611B
CN106098611B CN201610446181.XA CN201610446181A CN106098611B CN 106098611 B CN106098611 B CN 106098611B CN 201610446181 A CN201610446181 A CN 201610446181A CN 106098611 B CN106098611 B CN 106098611B
Authority
CN
China
Prior art keywords
sgoi
wafer
sin
layer
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610446181.XA
Other languages
English (en)
Other versions
CN106098611A (zh
Inventor
郝跃
戴显英
焦帅
苗东铭
梁彬
祁林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610446181.XA priority Critical patent/CN106098611B/zh
Publication of CN106098611A publication Critical patent/CN106098611A/zh
Application granted granted Critical
Publication of CN106098611B publication Critical patent/CN106098611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SGOI的制作方法，其实现步骤为：1.对绝缘层上硅锗SGOI晶圆进行清洗，并进行He离子注入；2.在离子注入后的SGOI晶圆顶层SiGe层上淀积‑1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；3.对带有SiN薄膜阵列的SGOI晶圆进行退火；4.腐蚀去除SGOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变SGOI材料。本发明利用在条形SiN薄膜阵列作用下顶层Ge层会发生单轴拉伸或单轴压缩形变的特性引入应变，与现有工艺兼容，可制作用于光电集成、系统级芯片所需的SGOI晶圆。

Description

基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SGOI的制 作方法
技术领域
本发明属于微电子技术领域，涉及半导体衬底材料制作工艺技术，具体的说是一种晶圆级单轴应变SGOI材料的制作方法，可制作用于高频、低功耗、抗辐射集成电路所需的SGOI晶圆。
背景技术
业内所知，SiGe兼具Si和Ge的优点，以其器件与电路的工作频率高、功耗小、比GaAs价廉、与Si CMOS工艺兼容、成本低等诸多优点，在微波器件、移动通信、高频电路等产业领域有着广泛的应用前景和竞争优势。SiGe还是极优异的光电材料，在探测器、调制器、光波导、光发射器、太阳能电池等方面有着广泛的应用。与应变Si相似，应变SiGe也具有载流子迁移率高的特性。
与体Si相比，SOI器件与电路具有功耗低、抗干扰能力强、集成密度高、速度高、寄生电容小、工艺简单、抗辐照能力强、并可彻底消除体硅CMOS的闩锁效应等优点，在高速、低功耗、抗辐照等器件与电路领域被广泛应用，是21世纪Si集成电路技术的发展方向。
绝缘层上应变锗硅SSGOI结合了应变SiGe和SOI的优点，为研发新型的超高速、低功耗、抗辐射、高集成度硅基器件和芯片提供一种新的解决方案，在光电集成、系统级芯片等方面也有着重要的应用前景。
传统的应变SGOI是基于SOI晶圆的双轴压应变，即在SOI晶圆上直接生长应变SiGe，或先在SOI晶圆上生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变SiGe层。传统应变SGOI的主要缺点是位错密度高、只能是双轴压应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变SiGe层临界厚度受Ge组分限制、高场下空穴迁移率的提升会退化等。相对于双轴应变SGOI，单轴应变对载流子迁移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迁移率的提升高于双轴应变对载流子迁移率的提升。
2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作圆片级单轴应变SGOI材料的新方法专利(CN201110361525.4)，用以制作晶圆级全局单轴应变SGOI材料，其主要工艺如图1所示，步骤如下：
1、将SGOI晶圆顶层SiGe层向上放置在弧形弯曲台上，其弯曲方向与<110>或<100>方向平行。
2、弯曲台上的两根圆柱形水平压杆分别放置在SGOI晶圆片两端，用圆柱形水平压杆使SGOI晶圆与弧形台面完全贴合。
3、在温度200℃至1250℃的退火炉中退火1.5小时至10小时，使SiO2埋绝缘层在此过程中发生塑性形变。
4、卸下SGOI晶圆恢复原状后，由于SiO2埋绝缘层的塑形形变，形成顶层全局单轴应变SiGe层。
但是该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的SGOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使SGOI晶圆弯曲，会在顶层SiGe中引入缺陷；若SGOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心SGOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层SiGe中引入的应变量的大小，所能实现的应变量较小。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SGOI的制作方法，以降低应变SGOI晶圆的制作工艺复杂度和成本，提高单轴应变SGOI的应变量，增强SGOI晶圆片的电子迁移率与空穴迁移率，满足SGOI器件与集成电路的电学和光学性能要求。
为实现上述目的，本发明的技术方案包括如下：
(1)对绝缘层上硅锗SGOI晶圆进行清洗，该SGOI晶圆包括顶层SiGe层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的SGOI晶圆进行He离子注入，即将He离子注入到SGOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的SGOI晶圆顶层SiGe上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.10μm～0.16μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层SiGe层和SiO2埋绝缘层发生整体的拉伸形变或压缩形变，进而导致SGOI晶圆转变为晶圆级的单轴张应变SGOI或单轴压应变SGOI；
(5)对顶层SiGe表面形成条形SiN薄膜阵列的SGOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层SiGe层应力不消失；
(6)通过湿法腐蚀去除SGOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SGOI或单轴压应变SGOI材料。
本发明具有如下优点：
1、与现有集成电路工艺完全兼容：本发明的晶圆级单轴应变SOI的制作，可通过PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。
2、可靠性高：本发明通过将高应力SiN条形阵列引入晶圆级单轴应变，不需要对SGOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层SiGe中的缺陷产生和圆片碎裂，提高了成品率。
3、成本低：本发明由于采用高应力SiN条形阵列，能直接引入晶圆级的单轴应变，故可采用普通SGOI晶圆来制作单轴全局应变SGOI材料，而非双轴应变SGOI晶圆，降低了工艺成本。
4、应变量大：本发明通过条形SiN条形阵列的单轴应力使顶层SiGe层和SiO2埋绝缘层发生整体的单轴拉伸形变或压缩形变来引入应变，故可以通过调整SiN薄膜淀积工艺增大应变量。
附图说明
图1为现有晶圆级单轴应变SGOI晶圆的工艺流程图。
图2为本发明的晶圆级单轴应变SGOI工艺流程图。
图3为本发明中淀积在顶层SiGe层上的条形SiN薄膜阵列的俯视图。
具体实施方式
本发明的技术原理如下：
本发明根据离子注入工艺原理，将He离子注入到SiO2埋绝缘层与衬底Si层的界面处，会导致SiO2埋绝缘层和衬底Si层的界面结合变得疏松，以使SiO2埋绝缘层及其上的顶层Si层在淀积高应力SiN薄膜后容易发生相应的应变。又根据材料力学的尺度效应原理，通过半导体工艺技术制作宽度和间距均为100nm～160nm的条形SiN薄膜阵列，使得条形宽度方向的应力释放，而沿条形长度方向的应力大小不发生变化，从而使条形SiN薄膜阵列拥有单轴压应力或单轴张应力，以在顶层SiGe层和SiO2埋绝缘层中引入单轴张应变或单轴压应变。在退火过程中，条形SiN薄膜阵列的应力会进一步增强，并同时导致SiO2埋绝缘层产生拉伸或压缩的塑性形变，而顶层SiGe仍处于弹性形变。当去除条形SiN薄膜阵列后，由于SiO2埋绝缘层拉伸或压缩的塑性形变作用，导致顶层SiGe发生单轴张应变或单轴压应变，最终形成拥有应变顶层SiGe层的晶圆级单轴应变SOI。
SGOI晶圆包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，顶层SiGe层的厚度为100～500nm。
参照图2，本发明给出基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SGOI的制作方法的三个实施例，即制备6英寸、8英寸、12英寸的单轴应变SGOI晶圆材料，不同规格的SGOI晶圆均包括三层结构：Si衬底3、SiO2埋绝缘层2和顶层SiGe层1，如图2a所示。其中：
6英寸SGOI晶圆，其Si衬底的厚度为550μm，SiO2埋绝缘层的厚度为500nm，顶层SiGe层的厚度为100nm；
8英寸SGOI晶圆，其Si衬底的厚度为550μm，SiO2埋绝缘层的厚度为500nm，顶层SiGe层的厚度为200nm；
12英寸SGOI晶圆，其Si衬底的厚度为550μm，SiO2埋绝缘层的厚度为500nm，顶层SiGe层的厚度为300nm。
实施例1，制备6英寸单轴张应变SGOI晶圆材料。
步骤1：清洗SGOI晶圆，以去除表面污染物。
(1.1)使用丙酮和异丙醇对SGOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1.2)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将SGOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SGOI晶圆表面无机污染物；
(1.3)将SGOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
步骤2：离子注入。
通过离子注入机对已清洗的SGOI晶圆注入剂量为1.4E14cm-2，能量60Kev的He离子，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
步骤3：淀积SiN薄膜。
(3.1)将离子注入后的SGOI晶圆取出，再放置于等离子体增强化学气相淀积PECVD反应室中，先启动真空泵，将反应室抽真空至2.8Torr，再启动加热器将反应室的温度升至400℃并保持恒温；
(3.2)向反应室内依次通入0.41slm的高纯SiH4，2.0slm的高纯NH3，2.0slm的高纯N2；
(3.3)设高频HF功率为0.21KW，低频LF功率为0.81KW，在SGOI晶圆上淀积厚度为0.8μm，应力为-1GPa的SiN压应力膜5，如图2c所示；
(3.4)淀积完成后将反应室抽真空，再将反应室温度降温至室温后，取出淀积了SiN压应力膜的SGOI晶圆。
步骤4：利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4.1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.16μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.16μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4.2)采用反应离子刻蚀RIE工艺，在反应腔压强为4Pa，反应室温度为40℃，基片温度为5℃，13.56MHz高频射频功率为400W，刻蚀气体CHF4流量为30sccm，O2气体流量为3sccm的条件下，对淀积在SGOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.16μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SGOI晶圆俯视图如图3所示；
(4.3)去除条形SiN薄膜阵列上的光刻胶。
步骤5：退火。
对顶层SiGe层1表面形成条形SiN薄膜阵列6的SGOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为340℃的条件下在惰性气体Ne中退火3.2小时，再以4℃/min的速率降温至室温；
在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致SiO2埋绝缘层2产生拉伸的塑性形变。
步骤6：去除条形SiN薄膜。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在150℃下进行6分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料，如图2f所示。
实施例2，制备8英寸单轴压应变SGOI晶圆材料。
步骤一：清洗SGOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤二：对已清洗的SGOI晶圆注入剂量为1.4E15cm-2，能量110Kev的He离子，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
步骤三：在已完成离子注入的SGOI晶圆的顶层SiGe层1的表面淀积厚度为0.9μm，应力为1.1GPa的张应力SiN薄膜5，如图2c所示。
本步骤的实现过程与实施例1的步骤3相同，其工艺参数如下：
反应室温度为400℃，反应室压强为3.1Torr，高频HF功率为1.2KW，低频LF功率为0.3KW，SiH4流量为0.3slm，NH3流量为1.8slm，高纯氮气流量为1.0slm。
步骤四：利用半导体光刻和刻蚀技术，刻蚀张应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(4a)在张应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.15μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺，对淀积在SGOI晶圆顶层Si层上的张应力SiN薄膜5进行刻蚀，形成宽度为0.15μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SGOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1中的步骤(4.1)相同；
(4c)去除条形SiN薄膜阵列6上的光刻胶。
步骤五：对顶层SiGe层1表面形成条形SiN薄膜阵列6的SGOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为390℃的条件下在惰性气体Ne中退火2.7小时，再以4℃/min的速率降温至室温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致SiO2埋绝缘层2产生压缩的塑性形变。
步骤六：去除SGOI晶圆顶层SiGe层1表面的条形SiN薄膜阵列6，如图2f所示。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在170℃下进行9分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴压应变SOI晶圆材料。
实施例3，制备12英寸单轴张应变SGOI晶圆材料。
步骤A：清洗SGOI晶圆，以去除表面污染物。
本步骤的实现与实施例1的步骤1相同。
步骤B：对已清洗的SGOI晶圆进行离子注入，以使Si衬底3和SiO2埋绝缘层2界面4疏松，如图2b所示。
离子注入的工艺是：注入剂量为1.4E16cm-2，注入能量140Kev，注入离子为He离子。
步骤C：淀积SiN薄膜。
在已完成离子注入的SGOI晶圆的顶层SiGe层1的表面淀积厚度为0.8μm，应力为-1.2GPa的压应力SiN薄膜5，如图2c所示；
本步骤的实现过程与实施例1的步骤3相同，其工艺参数如下：
反应室温度为400℃，反应室压强为3.0Torr，高频HF功率为0.41KW，低频LF功率为0.61KW，SiH4流量为0.21slm，NH3流量为2.2slm，高纯氮气流量为2.4slm。
步骤D：利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
(D1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.10μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.10μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(D2)采用反应离子刻蚀RIE工艺，对淀积在SGOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.10μm的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SGOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1的步骤(4.1)相同；
(D3)去除条形SiN薄膜阵列6上的光刻胶。
步骤E：退火。
对顶层SiGe层1表面形成条形SiN薄膜阵列6的SGOI晶圆进行退火，如图2e所示，即在升温速率为4℃/min，温度为440℃的条件下在惰性气体Ne中退火2.2小时，再以4℃/min的速率降温至室温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致SiO2埋绝缘层2产生拉伸的塑性形变。
步骤F：去除条形SiN薄膜阵列。
把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85％的磷酸溶液中，在190℃下进行8分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料，如图2f所示。

Claims (9)

1.基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SGOI的制作方法，包括如下步骤：
(1)对绝缘层上硅锗SGOI晶圆进行清洗，该SGOI晶圆包括顶层SiGe层、SiO2埋绝缘层和Si衬底三层结构；
(2)对清洗过的SGOI晶圆进行He离子注入，即将He离子注入到SGOI晶圆的SiO2埋绝缘层与Si衬底界面处；
(3)在离子注入后的SGOI晶圆顶层SiGe上采用PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；
(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.10μm～0.16μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条氮化硅应力条，使顶层SiGe层和SiO2埋绝缘层发生整体的拉伸形变或压缩形变，进而导致SGOI晶圆转变为晶圆级的单轴张应变SGOI或单轴压应变SGOI；
(5)对顶层SiGe表面形成条形SiN薄膜阵列的SGOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层SiGe层应力不消失；
(6)通过湿法腐蚀去除SGOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SGOI或单轴压应变SGOI材料。
2.根据权利要求1所述的方法，其中步骤(1)中的SGOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，顶层SiGe层厚度为100～500nm。
3.根据权利要求1所述的方法，其中步骤(1)中对SGOI晶圆进行清洗，其步骤如下：
(1a)使用丙酮和异丙醇对SGOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
(1b)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将SGOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SGOI晶圆表面无机污染物；
(1c)将SGOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1.4E14cm-2～1.4E16cm-2变化，注入能量根据顶层SiGe层厚度的不同从60Kev～140Kev变化。
5.根据权利要求1所述的方法，其中步骤(3)在顶层SiGe上淀积压应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为0.21KW～0.41KW；
低频功率LF从0.61KW～0.81KW；
高纯SiH4流量0.21slm～0.41slm，高纯NH3流量2.0slm～2.2slm，高纯氮气流量2.0slm～2.4slm；
反应室压强2.8Torr～3.0Torr；
反应室温度400℃；
淀积厚度0.8μm～1.0μm。
6.根据权利要求1所述的方法，其中步骤(3)在顶层Si上淀积张应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下：
高频功率HF为1.1KW～1.3KW；
低频功率LF从0.2KW～0.4KW；
高纯SiH4流量0.2slm～0.4slm，高纯NH3流量1.7slm～1.9slm，高纯氮气流量0.8slm～1.2slm；
反应室压强2.9Torr～3.3Torr；
反应室温度400℃；
淀积厚度0.8μm～1.2μm。
7.根据权利要求1所述的方法，其特征在于步骤(4)中使用光刻和反应离子刻蚀RIE工艺方法将SiN层刻蚀成条状阵列，按如下步骤进行：
(4a)在SiN层上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.10μm～0.16μm的光刻板进行曝光，曝光的区域为宽度和间隔均为0.10μm～0.16μm的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
(4b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SGOI晶圆顶层SiGe上的无光刻胶掩蔽膜区域，即曝光区域下的SiN，留下条状光刻胶掩蔽膜下的SiN，得到宽度和间距均为0.10μm～0.16μm的SiN条状阵列；
(4c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。
8.根据权利要求1所述的方法，其中步骤(5)中的退火，其工艺条件是：温度：340℃～440℃，时间：2.2～3.2小时，环境：He、Ne、Ar或它们的混合物。
9.根据权利要求1所述的方法，其中步骤(6)中的湿法刻蚀去除SiN薄膜，是采用体积分数为85％的磷酸溶液，在温度为150℃～200℃下进行5～20分钟的刻蚀。
CN201610446181.XA 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法 Active CN106098611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610446181.XA CN106098611B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610446181.XA CN106098611B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法

Publications (2)

Publication Number Publication Date
CN106098611A CN106098611A (zh) 2016-11-09
CN106098611B true CN106098611B (zh) 2019-01-08

Family

ID=57238181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610446181.XA Active CN106098611B (zh) 2016-06-20 2016-06-20 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法

Country Status (1)

Country Link
CN (1) CN106098611B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946215A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 晶圆翘曲状态调整方法
CN112635492B (zh) * 2020-12-02 2023-04-07 广东省大湾区集成电路与系统应用研究院 一种应变GeSiOI衬底及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
CN101454894A (zh) * 2006-05-30 2009-06-10 飞思卡尔半导体公司 厚应变soi衬底中的工程应变
CN101546770A (zh) * 2008-03-28 2009-09-30 株式会社东芝 半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1650794B1 (en) * 2004-10-19 2008-01-16 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method
US9252208B1 (en) * 2014-07-31 2016-02-02 Stmicroelectronics, Inc. Uniaxially-strained FD-SOI finFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985374A (zh) * 2004-06-24 2007-06-20 国际商业机器公司 改进的应变硅cmos器件和方法
CN101454894A (zh) * 2006-05-30 2009-06-10 飞思卡尔半导体公司 厚应变soi衬底中的工程应变
CN101546770A (zh) * 2008-03-28 2009-09-30 株式会社东芝 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106098611A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106098609B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN1744298A (zh) 一种绝缘体上硅的制作方法
CN101836298A (zh) 超薄单晶半导体tft及其制造工艺
CN106098611B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法
EP2216803B1 (en) Manufacturing method for laminated substrate
CN105845616B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变GeOI的制作方法
CN106098608B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105977197B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
US20160148799A1 (en) Methods for manufacturing semiconductor devices
CN113555277A (zh) 碳化硅器件及其制备方法
CN105938810B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN106098610B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN105938813B (zh) 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变soi的制作方法
CN105977198B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN105977199B (zh) 基于非晶化与尺度效应的晶圆级单轴应变GeOI的制作方法
CN107799459B (zh) 一种绝缘体上锗硅衬底及其制造方法和半导体器件
CN105845617B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106098612B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106067441B (zh) 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
CN105938814B (zh) 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN106098613B (zh) 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN105938812B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
CN105938809B (zh) 基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
CN106356337B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant