KR101503000B1 - 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층 - Google Patents

스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층 Download PDF

Info

Publication number
KR101503000B1
KR101503000B1 KR20130125355A KR20130125355A KR101503000B1 KR 101503000 B1 KR101503000 B1 KR 101503000B1 KR 20130125355 A KR20130125355 A KR 20130125355A KR 20130125355 A KR20130125355 A KR 20130125355A KR 101503000 B1 KR101503000 B1 KR 101503000B1
Authority
KR
South Korea
Prior art keywords
germanium
silicon
pulse
buffer layer
delete delete
Prior art date
Application number
KR20130125355A
Other languages
English (en)
Inventor
한승희
김성민
김경훈
이근혁
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR20130125355A priority Critical patent/KR101503000B1/ko
Application granted granted Critical
Publication of KR101503000B1 publication Critical patent/KR101503000B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 스트레인이 완화된 실리콘-게르마늄 버퍼층(strain-relaxed SiGe buffer layer) 제조하는 방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층에 관한 것이다, 본 발명은 게르마늄(Ge)을 실리콘 웨이퍼에 직접 플라즈마 이온주입하고 후속 열처리 공정을 이용함으로써, 기존의 제작 방법에 비하여 매우 간단한 공정으로 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는 것을 특징으로 한다.

Description

스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층{A Method of fabricating strain-relaxed Si-Ge buffer layer and Si-Ge buffer layer fabricated thereby}
본 발명은 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층에 관한 것이다. 보다 상세하게는 실리콘 웨이퍼에 게르마늄을 직접 플라즈마 이온주입 한 후 열처리를 통하여 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는 방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층에 관한 것이다.
스트레인 상태의 실리콘 층은 스트레인이 없는 상태의 실리콘 층에 비하여 전자와 정공의 이동도가 높기 때문에 이러한 특성을 이용하여 저소비전력의 고속 반도체 소자를 제작할 수 있다. 스트레인 상태의 실리콘(strained silicon) 층은 일반적으로 스트레인이 완화된 실리콘-게르마늄 버퍼층(strain-relaxed Si-Ge buffer layer) 위에 MBE(Molecular Beam Epitaxy) 증착 방법을 이용하여 실리콘 층을 증착함으로써 제조할 수 있다. 따라서, 스트레인이 완화된 실리콘-게르마늄 버퍼층은 스트레인 상태의 실리콘 층 증착을 위하여 반드시 필요하다.
스트레인이 완화된 실리콘-게르마늄 버퍼층이 갖추어야 할 조건으로는 (1) 30% 이상의 게르마늄 농도, (2) 70% 이상의 스트레인 완화도, (3) 105 /cm2 이하의 관통 전위(threading dislocation) 밀도, (4) 100 nm 이하의 얇은 두께 및 (5) 낮은 표면 조도 등을 들 수 있다.
도 1에는 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는데 이용되는 종래의 방법들을 나타내었다.
도 1 (a)는 실리콘 웨이퍼 위에 게르마늄 양이 점차 증가된 조성 구배를 지닌 실리콘-게르마늄 층을 MBE 방법을 이용하여 증착하는 방법을 나타낸 것(“Low defect density/arbitrary lattice constant heteroepitaxial layers”, US. Pat. No. 5,659,187)으로, 이러한 방법은 고가의 증착 장비인 MBE 장비를 이용하여 약 5 μm의 두꺼운 게르마늄 조성 구배층을 증착해야 하므로 양산성이 떨어질 뿐만 아니라, 낮은 전기 전도도를 지닌 두꺼운 실리콘-게르마늄 층의 자체 발열(self-heating)로 인하여 작동 중 반도체 소자의 열화 등의 문제점이 있다.
도 1의 (B)에는 실리콘 웨이퍼 위에, 300 ℃의 낮은 온도에서 MBE 공정을 이용하여 실리콘 층을 증착하고 480 ℃의 높은 온도에서 실리콘-게르마늄 층을 증착한 후 열처리 공정을 거쳐, 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는 방법을 나타내었다(“High-quality strain-relaxed SiGe films grown with low temperature Si buffer”, Y. H. Luo et. al., J. Appl. Phys. 89, 8279 (2001)). 이 방법 또한 고가의 증착 장비인 MBE 장비를 이용해야 하며, 나아가 300 ℃의 낮은 온도에서는 양산성이 우수한 기체를 이용한 MBE 공정이 어려우므로, 고체 소스를 이용한 MBE 공정을 이용해야만 하는 단점이 있다.
도 1 (c)는 실리콘 웨이퍼 또는 SOI(Silicon-on-insulator)의 실리콘 층 위에 MBE 방법을 이용하여 실리콘-게르마늄 층을 증착하고 H(수소), He(헬륨), Si(실리콘) 등을 이온주입 한 후 열처리 공정을 거쳐, 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는 방법을 나타내었다("Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing", US. Pat. No. 6,855,649 B2). 이 방법 또한 고가의 증착 장비인 MBE 장비와 반도체용 이온주입 장비를 이용해야 하며, 반도체용 이온주입 장비의 낮은 이온주입 속도로 인하여 양산성이 저하되고 제작 단가가 높다는 단점이 있다.
본 발명은 MBE 등 고가의 증착 장비를 이용하는 대신 게르마늄(Ge)을 실리콘 웨이퍼에 직접 플라즈마 이온주입하고 후속 열처리 공정을 수행함으로써, 기존의 제작 방법에 비하여 매우 간단한 공정으로 스트레인이 완화된 실리콘-게르마늄 버퍼층을 제조하는 방법을 제공하고자 한다.
본 발명의 일 측면은 게르마늄 마그네트론 스퍼터링 증착원에 펄스 직류 전력을 인가하여 게르마늄 플라즈마를 발생시키는 제1 단계, 펄스 직류 전력과 동기화된 음(-)의 전압 펄스를 실리콘 웨이퍼가 장착된 전도성 시료 장착대에 인가하여 실리콘 웨이퍼에 게르마늄 플라즈마 이온을 주입하여 실리콘-게르마늄 층을 형성하는 제2 단계, 및 이온주입된 실리콘 웨이퍼를 열처리하여 결함을 제거하고 결정화시키는 제3 단계를 포함하는 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법일 수 있다.
본 발명의 다른 측면은 상기 방법에 의하여 제조된 실리콘-게르마늄 버퍼층일 수 있다.
본 발명의 또 다른 측면은 상기 실리콘-게르마늄 버퍼층을 포함하는 소자일 수 있다.
본 발명에 의하면, 고가의 MBE 증착 장비나 반도체용 이온주입 장비를 이용하지 않고도 실리콘 웨이퍼의 표면에 단결정의 스트레인이 완화된 실리콘-게르마늄 버퍼층(strain-relaxed SiGe buffer layer)을 쉽게 형성할 수 있다. 이로 인하여 생산성이 향상되고 제조비용을 크게 낮출 수 있는 장점이 있다.
도 1은 스트레인이 완화된 실리콘-게르마늄 버퍼층 제작을 위하여 이용된 종래 방법들을 나타내는 모식도이다.
도 2는 본 발명에 따른 게르마늄 플라즈마 이온주입 방법을 이용한, 스트레인이 완화된 실리콘-게르마늄 버퍼층 제작 장비의 개략도이다.
도 3은 실시예 1에 대한 Auger 분석 결과(a)와 단면 TEM 분석 결과(b) 이다.
도 4는 실시예 2에 대한 Auger 분석 결과(a)와 Raman 분석 결과(b)이다.
도 5는 실시예 3에 대한 Auger 분석 결과(a)와 Raman 분석 결과(b)이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2에는 본 발명에 따른 스트레인이 완화된 실리콘-게르마늄 버퍼층 제조하는데 사용하는 장비의 개략도를 나타내었다. 이하 도 2를 참조하여 본 발명에 대하여 설명한다.
진공조(1) 내부에 위치한 마그네트론 스퍼터링 증착원(2)에 게르마늄 스퍼터링 타겟을 장착하고, 전도성 시료 장착대(7)에는 실리콘 웨이퍼 시료(6)를 장착한 후, 진공펌프(12)를 이용하여 진공조(1) 내부의 진공도를 고진공 영역까지 배기한다.
이후, 반드시 이에 한정하는 것은 아니지만, 헬륨, 네온, 아르곤 등의 불활성 가스(9)를 가스유량 조절장치(8)을 통하여 인입시켜 진공조 내부의 압력을, 반드시 이에 한정하는 것은 아니지만, 0.1 mTorr ∼ 10 mTorr의 압력으로 조절한다. 진공조 내부의 가스 압력이 0.1 mTorr 보다 낮은 경우에는 게르마늄 마그네트론 스퍼터링 증착원의 작동이 어려울 수 있다. 반면에 10 mTorr 보다 높은 경우에는 게르마늄 이온과 주위 가스 입자들과의 빈번한 충돌로 인하여 이온 주입되는 게르마늄 이온의 에너지 손실이 매우 심할 수 있다. 다시 말하면 압력이 10 mTorr인 경우 이온들의 평균 충돌거리가 약 0.8 cm인 점을 감안하면, 10 mTorr 보다 높은 압력에서는 실리콘 웨이퍼 시료에 입사되는 게르마늄 이온의 에너지 손실이 너무 높아 게르마늄 플라즈마 이온주입이 효과적으로 이루어지지 않을 것임은 자명하다.
가스 인입 후 진공조 내부의 압력이 안정화 되면, 진공조에 장착된 게르마늄 마그네트론 스퍼터링 증착원(2)에 대출력 펄스직류 전원장치(3)에서 발생된 대출력 펄스직류 전력(4)을 인가하여 게르마늄 마그네트론 스퍼터링 증착원(2)을 작동시킨다.
게르마늄 마그네트론 스퍼터링 증착원(2)에 인가하는 대출력 펄스직류 전력(4)는, 반드시 이에 한정하는 것은 아니지만, 10 W/cm2 ∼ 10 kW/cm 일 수 있다. 10 W/cm2 이하의 낮은 펄스직류 전력으로는 게르마늄 마그네트론 스퍼터링 증착원(2)으로부터 이온화율이 높은 고밀도의 게르마늄 플라즈마(5)의 발생이 어려운 반면, 10 kW/cm2 이상의 값을 이용하기에는 현실적으로 대출력 펄스직류 전원장치(3)의 제작에 어려움이 많고, 게르마늄 마그네트론 증착원(2)의 냉각이 원활하지 않아 게르마늄 스퍼터링 타겟이 파괴되는 등의 문제가 있기 때문이다.
게르마늄 마그네트론 스퍼터링 증착원(2)에 인가하는 대출력 펄스직류 전력(4)의 작동 주파수는, 반드시 이에 한정하는 것은 아니지만, 10 Hz ∼ 10 kHz의 주파수를 이용하는 것이 바람직하다. 왜냐하면 10 Hz 이하의 낮은 주파수로는 게르마늄 플라즈마 이온주입 공정시간이 너무 많이 소요되므로 본 기술의 경제적인 가치가 감소하며, 또한 10 kHz 이상의 높은 주파수로 작동하는 대출력 펄스직류 전원장치(3)는 현실적으로 제작하기 어렵기 때문이다.
대출력 펄스직류 전력(4)의 펄스폭은, 반드시 이에 한정하는 것은 아니지만, 5 usec ∼ 500 usec의 펄스폭을 이용하는 것이 바람직하다. 5 usec 이하의 짧은 펄스폭으로 작동할 경우에는 고밀도 게르마늄 플라즈마(5)의 발생이 충분하지 않으므로 이온화율이 낮으며, 500 usec 이상의 긴 펄스폭을 이용할 경우에는 높은 펄스 전력으로 인하여 게르마늄 마그네트론 스퍼터링 증착원(2)에 아크가 발생할 확률이 높아 공정이 불안정하고 게르마늄 스퍼터링 타겟이 손상될 우려가 있기 때문이다.
게르마늄 마그네트론 스퍼터링 증착원(2)에 대출력 펄스직류 전력(4)을 인가함으로써 게르마늄 마그네트론 스퍼터링 증착원(2)을 작동시켜 고밀도의 게르마늄 플라즈마(5)를 발생시킴과 동시에, 실리콘 웨이퍼 시료(6)가 장착된 전도성 시료대(7)에는 고전압 펄스 발생 전원장치(10)에서 발생된 음(-)의 고전압 펄스 전압(11)을 인가함으로써 게르마늄 플라즈마 이온주입 공정을 수행한다.
게르마늄 마그네트론 증착원(2)에 인가하는 대출력 펄스직류 전력(4)과, 실리콘 웨이퍼 시료(6)가 장착된 전도성 시료대(7)에 인가하는 음(-)의 고전압 펄스(11)는 동기화시켜 같은 주파수로 작동되도록 해야 한다. 그 이유는 다음과 같다. 즉 대출력 펄스직류 전력(4)에 의하여 게르마늄 마그네트론 증착원(2)이 작동(pulse-on)되는 순간 발생되는 고밀도 게르마늄 플라즈마의 게르마늄 이온들은, 전도성 시료 장착대(7)에 인가되는 음(-)의 고전압 펄스(11)에 의하여, 실리콘 웨이퍼 시료(6)로 가속되어 실리콘 웨이퍼 시료의 표면에 이온주입되는 원리를 이용하므로 반드시 동기화가 이루어져야 한다.
게르마늄 플라즈마 이온주입시 전도성 시료대(7)에 인가되는 고전압 펄스(11)의 작동 주파수는, 게르마늄 마그네트론 증착원(2)에 인가되는 대출력 펄스직류 전력과 동일한 주파수인 1 Hz ∼ 10 kHz의 주파수로 반드시 동기화하여야 한다.
고전압 펄스(11)의 펄스폭은, 반드시 이에 한정하는 것은 아니지만 1 usec ∼ 200 usec 일 수 있다. 펄스폭이 1 usec 보다 짧은 경우에는 게르마늄 플라즈마 이온주입이 효과적으로 이루어지지 않으며, 펄스폭이 200 usec 보다 긴 경우에는 전도성 시료대(7)에 인가되는 음(-)의 고전압에 의한 플라즈마 sheath가 지나치게 팽창하여, 진공조(1)의 벽에 닿으면서 플라즈마가 꺼질 우려가 있으며, 시료대에 고전압이 인가되는 시간이 길어짐에 따라 시료대(7)에 아크가 발생할 가능성이 높기 때문이다.
고전압 펄스(11)의 음(-)의 펄스 고전압은, 반드시 이에 한정하는 것은 아니지만 -1 kv ∼ -100 kV의 값을 사용할 수 있다. 전압이 -1 kV 보다 작은 경우에는 시료의 표면에 게르마늄 이온이 주입되는 깊이가 너무 얕고, -100 kV 보다 큰 고전압 펄스 전원 장치(10)의 제작이 현실적으로 어렵기 때문이다.
게르마늄 플라즈마 이온주입된 실리콘 웨이퍼는, 이온주입으로 인하여 많은 결함(defect)이 존재하고 비정질화되어 있으므로, 결함을 제거하고 실리콘-게르마늄 층을 재결정화하고 나아가 스트레인을 완화시키는 과정이 필요하다. 즉, 600 ~ 1200 ℃의 열처리 과정을 거침으로써, 게르마늄 플라즈마 이온주입으로 인한 결함과 스트레인을 제거하여, 단결정의 스트레인이 완화된 실리콘-게르마늄 버퍼층을 실리콘 웨이퍼의 표면에 형성할 수 있다.
추가로, 게르마늄 플라즈마 이온 주입 이전에 미리 실리콘 웨이퍼 표면에 실리콘 플라즈마 이온주입을 행할 수 있다. 실리콘 이온 주입은 50 kV로 8 분간 행할 수 있다. 실리콘 웨이퍼(6)는 게르마늄 이온주입된 층과 실리콘 기판 사이의 계면에, 스트레인을 완화시키는데 매우 중요한 역할을 하는 misfit dislocation을 더욱 효율적으로 형성하기 위하여, misfit dislocation 형성에 필요한 defect 공급원을 사전에 만들어 주기 위한 것이다.
요컨대, 본 발명은 i) 마그네트론 스퍼터링 증착원에 게르마늄 스퍼터링 타겟을 장착하여 작동을 연속적인 작동이 아닌 대출력 펄스직류 전원을 이용한 펄스 모드로 작동하고, ii) 이와 동기화된 음(-)의 고전압 펄스를 실리콘 웨이퍼 시료에 인가함으로써 대출력 펄스 모드의 게르마늄 마그네트론으로부터 발생된 게르마늄 이온을 효과적으로 가속하여 실리콘 웨이퍼 시료의 표면에 게르마늄 이온주입을 한다는 점을 특징으로 한다. i) 게르마늄 마그네트론 증착원을 연속적인 작동이 아닌 대출력 펄스 모드로 작동함으로써, 게르마늄 마그네트론 증착원의 냉각에 문제가 없도록 낮은 평균 전력을 유지하면서도, 펄스가 인가되는 순간 매우 높은 펄스전력을 인가할 수 있으므로 게르마늄 스퍼터링 타겟으로부터 고밀도의 게르마늄 플라즈마를 발생시킬 수 있으며, iii) 발생된 게르마늄 이온들은 실리콘 웨이퍼 시료에 가해지는 동기화된 음(-)의 고전압 펄스에 의하여 시료 쪽으로 가속되어 실리콘 웨이퍼 시료의 표면에 효과적으로 이온주입될 수 있다. 이후, 게르마늄이 플라즈마 이온주입된 실리콘 웨이퍼를 600 ~ 1200 ℃의 열처리함으로써, 플라즈마 이온주입으로 인한 결함과 스트레인이 제거하여 단결정의 스트레인이 완화된 실리콘-게르마늄 버퍼층을 실리콘 웨이퍼의 표면에 형성할 수 있다.
이하에서는, 실시예 및 비교예를 들어 본 발명에 대하여 상세하게 설명한다.
실시예 1
직경 75 mm, 두께 6 mm의 게르마늄 타겟을 마그네트론 증착원에 장착하고, 직경 50 mm의 실리콘(001) 웨이퍼 시료를 전도성 시료대에 장착한 후, 진공조를 배기하여 2×10-6 Torr 로 맞추었다.
다음으로, 진공조에 아르곤 가스를 인입시켜 진공조 내부의 아르곤 압력을 2 mTorr로 유지하였다.
다음으로, 게르마늄 마그네트론 증착원에 대출력 펄스직류 전력을 인가하여 마그네트론 증착원을 작동시켰다. 대출력 펄스직류 전력의 펄스직류 전압은 -1.2 kV, 펄스전류는 50 A로 하여 약 1.2 kW/cm2의 펄스전력을 사용하였으며, 대출력 펄스직류 전력의 주파수는 50 Hz, 펄스폭은 80 usec로 하여 평균 전력이 240 W가 되도록 함으로써 게르마늄 마그네트론 증착원의 냉각에 문제가 없도록 하였다.
또한, 게르마늄 마그네트론 증착원을 작동시킴과 동시에, 실리콘 웨이퍼 시료에 음(-)의 고전압 펄스를 인가함으로써 게르마늄 플라즈마 이온주입 공정을 30 분간 행하였다. 고전압 펄스값은 -50 kV, 50 usec로 하였으며, 주파수는 게르마늄 마그네트론 증착원과 동일한 50 Hz로 하여 동기화시켰다. 또한 80 usec의 게르마늄 마그네트론 증착원용 대출력 펄스직류가 인가된 후 약 30 usec 후에 실리콘 웨이퍼 시료에 50 usec의 고전압 펄스가 인가되도록 함으로써, 게르마늄 플라즈마 이온 밀도가 충분히 높은 상태에서 게르마늄 플라즈마 이온주입이 이루어지도록 하였다.
다음으로, 게르마늄 플라즈마 이온주입된 실리콘 웨이퍼 표면에 스퍼터링 방법을 이용하여 50 nm 두께의 실리콘 층을 형성함으로써, 이후의 열처리 공정에서 실리콘-게르마늄 층 상에 산화막이 형성되는 것을 방지하였다.
다음으로, 질소 분위기 하 1000 ℃의 온도에서 80 초, 120 초, 160 초 동안 열처리를 실시하여, 플라즈마 이온주입으로 인하여 유발된 결함을 제거하고 스트레인이 완화된 단결정의 실리콘-게르마늄 버퍼층을 형성하였다.
실시예 2
실리콘 웨이퍼에 게르마늄 플라즈마 이온주입 공정을 수행한 후 표면에 실리콘 층을 증착하지 않은 점만을 제외하고는, 실시예 1과 동일한 방법에 의하여 스트레인이 완화된 실리콘-게르마늄 버퍼층을 형성하였다.
실시예 3
게르마늄 플라즈마 이온 주입 이전에 미리 실리콘 웨이퍼 표면에 실리콘 플라즈마 이온주입을 50 kV로 8 분간 행하였다는 점을 제외하고는, 실시예 2와 동일한 방법에 의하여 실리콘-게르마늄 버퍼층을 형성하였다.
평가
게르마늄 플라즈마 이온주입된 실리콘 웨이퍼 시료의, 깊이 방향의 게르마늄 조성분포 측정을 위하여 Auger 분석(Perkin Elmer, PHI-700)을 실시하였다. 또한 게르마늄 플라즈마 이온주입 층의 결정도를 확인하기 위하여 단면 TEM 분석(FEI, Tecnai G2)을 실시하였다. 또한 게르마늄 플라즈마 이온주입 층의 결정도와 스트레인 완화 정도를 확인하기 위하여 Raman 분석(Horiba Jobin-Yvon, LabRam HR)을 실시하였다.
실시예 1에 대한 분석 결과를 도 3에 나타내었다.
도 3 (a)는 실시예 1의 Auger 분석 결과이다. 도 3 (a)를 참조하면, 표면의 50 nm의 실리콘 증착층 이후에 100 nm의 깊이까지 게르마늄이 이온주입되어 있음을 확인할 수 있다. 또한 열처리 과정을 거치며 게르마늄이 표면과 내부 양쪽 방향으로 확산되었음을 알 수 있다. 160 초 열처리 시료의 경우, 게르마늄 조성이 약 30%에 달하는 것을 알 수 있다.
도 3 (b)는 게르마늄 플라즈마 이온주입 층의 결정도를 확인하기 위하여 수행한 단면 TEM 분석 결과이다. TEM 분석 결과에서 보듯이, 게르마늄 이온주입 층은 표면 상부층의 전위 외에는 단결정으로 형성되어 있음을 알 수 있으며, 또한, 게르마늄 이온주입된 층과 실리콘 기판 사이의 계면에, 스트레인을 완화시키는 역할을 하는 다수의 misfit dislocation(전위)이 만들어져 있음을 확인할 수 있다.
따라서, 게르마늄 플라즈마 이온주입 방법은, 스트레인이 완화된 단결정의 실리콘-게르마늄 버퍼층(strain-relaxed SiGe buffer layer) 형성을 위한 매우 효과적인 방법임을 알 수 있다.
실시예 2에 대한 분석 결과를 도 4에 나타내었다.
도 4 (a)는 Auger 분석 결과이다. 도 4 (a)를 참조하면, 실리콘 웨이퍼의 표면으로부터 100 nm의 깊이로 게르마늄이 이온주입되어 있음을 알 수 있다. 또한, 열처리 과정을 거치며 게르마늄이 내부 방향으로 확산되어, 160 초 열처리한 시료의 경우 게르마늄 조성이 약 35 % 에 달하는 것을 알 수 있다.
도 4(b)에 Raman 분석 결과를 나타내었다. 도 4(b)를 참조하면, 게르마늄 플라즈마 이온주입과 후속 열처리 공정으로, 결정도와 스트레인 완화도(~1)가 매우 높은 실리콘-게르마늄 버퍼층의 형성을 확인할 수 있다. 따라서, 게르마늄 플라즈마 이온주입 방법은, 스트레인이 완화된 단결정의 실리콘-게르마늄 버퍼층(strain-relaxed SiGe buffer layer) 형성을 위한 매우 효과적인 방법임을 알 수 있다.
실시예 3에 대한 분석 결과를 도 5에 나타내었다.
도 5(A)는 Auger 분석를 나타내었다. 도 5(A)를 참조하면, 표면으로부터 100 nm의 깊이로 게르마늄이 이온주입 되어 있고, 열처리 과정을 거치면서 게르마늄의 내부 방향으로의 확산이 억제되어, 160 초 열처리 시료의 경우, 게르마늄 조성이 약 50% 에 달하는 것을 알 수 있다.
제 5 도 (b)에 Raman 분석 결과를 나타내었다. 실리콘의 사전 플라즈마 이온주입 후 게르마늄 플라즈마 이온주입과 후속 열처리 공정으로, 결정도와 스트레인 완화도(약 1)가 매우 높은 실리콘-게르마늄 버퍼층의 형성을 확인할 수 있다. 따라서, 실리콘의 사전 플라즈마 이온주입 및 게르마늄 플라즈마 이온주입 방법은, 스트레인이 완화된 단결정의 실리콘-게르마늄 버퍼층(strain-relaxed SiGe buffer layer) 형성을 위한 매우 효과적인 방법임을 알 수 있다.
1: 진공조 2: 게르마늄(Ge) 마그네트론 증착원
3: 대출력 펄스직류 전원장치 4: 대출력 펄스직류
5: 게르마늄(Ge) 플라즈마 6: 실리콘 웨이퍼 시료
7: 전도성 시료 장착대 8: 가스유량조절장치
9: 사용가스 10: 고전압 펄스 전원장치
11: 고전압 펄스 12: 진공펌프
13: 진공조 접지

Claims (13)

  1. 진공조 내부 가스의 압력을 0.1 mTorr ∼ 10 mTorr 로 조절하되, 상기 진공조 내부 가스는 헬륨 가스, 네온 가스 및 아르곤 가스로 이루어지는 비활성 가스 중에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 제1단계;
    실리콘 웨이퍼에 수소, 헬륨, 네온, 아르곤 또는 실리콘을 플라즈마 이온주입하는 제2단계;
    게르마늄 마그네트론 스퍼터링 증착원에 펄스 직류 전력을 인가하여 게르마늄 플라즈마를 발생시키는 제3 단계;
    상기 펄스 직류 전력과 동기화된 음(-)의 전압 펄스를 실리콘 웨이퍼가 장착된 전도성 시료 장착대에 인가하여 상기 실리콘 웨이퍼에 게르마늄 플라즈마 이온을 주입하여 실리콘-게르마늄 층을 형성하되, 상기 펄스 직류 전력의 작동주파수가 10 Hz ∼ 10 kHz이고 상기 펄스 직류 전력의 전력밀도는 10 W/cm2 ∼ 10 kW/cm2이고 상기 펄스 직류 전력의 펄스폭은 5 usec ∼ 500 usec이며, 상기 음(-)의 전압 펄스는 상기 펄스 직류 전력과 동일한 주파수로 동기화되고 펄스폭은 1 usec ∼ 200 usec 이고 전압은 -1 kv ∼ -100 kV인 제4 단계;
    이온주입된 층 상에 실리콘 층을 형성하는 제5단계;및
    상기 이온주입된 실리콘 웨이퍼를 800 내지 1200 ℃에서 열처리하여 결함을 제거하고 결정화시키되, 상기 열처리는 10-5 Torr 이하의 진공 상태에서 수행하거나, 또는 질소 가스, 아르곤 가스 또는 이들의 혼합 가스 분위기에서 수행하는 제6 단계를 포함하는 것을 특징으로 하는 스트레인이 완화된 단결정 실리콘-게르마늄 버퍼층의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항에 의한 방법으로 제조된 실리콘-게르마늄 버퍼층.
  13. 제12항의 실리콘-게르마늄 버퍼층을 포함하는 소자.
KR20130125355A 2013-10-21 2013-10-21 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층 KR101503000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130125355A KR101503000B1 (ko) 2013-10-21 2013-10-21 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130125355A KR101503000B1 (ko) 2013-10-21 2013-10-21 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층

Publications (1)

Publication Number Publication Date
KR101503000B1 true KR101503000B1 (ko) 2015-03-18

Family

ID=53027699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130125355A KR101503000B1 (ko) 2013-10-21 2013-10-21 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층

Country Status (1)

Country Link
KR (1) KR101503000B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
WO2024025616A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Substrate modification for superlattice critical thickness improvement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221792A1 (en) 2003-05-07 2004-11-11 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
KR101117261B1 (ko) 2010-09-03 2012-02-24 한국과학기술연구원 절연체 박막 내에 반도체 물질 양자점들을 형성하는 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221792A1 (en) 2003-05-07 2004-11-11 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
KR101117261B1 (ko) 2010-09-03 2012-02-24 한국과학기술연구원 절연체 박막 내에 반도체 물질 양자점들을 형성하는 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570300B1 (en) 2016-02-08 2017-02-14 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
US9865462B2 (en) 2016-02-08 2018-01-09 International Business Machines Corporation Strain relaxed buffer layers with virtually defect free regions
WO2024025616A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Substrate modification for superlattice critical thickness improvement

Similar Documents

Publication Publication Date Title
JP2008504704A5 (ko)
US8716106B2 (en) Method for producing a bonded substrate
JP2004103805A (ja) 半導体基板の製造方法、半導体基板及び半導体装置
KR101503000B1 (ko) 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층
JP6229258B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR102129190B1 (ko) 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
JP6481603B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2010062291A (ja) 半導体基板及びその製造方法
JP6524862B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP6265291B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6913729B2 (ja) pn接合シリコンウェーハ
US20020098664A1 (en) Method of producing SOI materials
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6673183B2 (ja) pn接合シリコンウェーハの製造方法
JP6686419B2 (ja) シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JPH0319218A (ja) Soi基板の作成方法及び作成装置
JPH03250622A (ja) 半導体薄膜の形成方法
JP2019114800A (ja) Soiウェーハ
KR100576194B1 (ko) 대출력 펄스 rf 플라즈마를 이용한 매몰 절연막제조장치 및 제조방법
JP3550665B2 (ja) 炭化珪素薄膜の製造方法
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP6472016B2 (ja) 炭化珪素半導体装置の製造方法
JP6295815B2 (ja) 貼り合わせウェーハの製造方法
JPH08288215A (ja) 半導体基板の製造方法およびその半導体基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 6