JPH03250622A - 半導体薄膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体薄膜の形成方法、詳しくは非晶質絶縁
基板上に高品質の半導体薄膜領域を形成する方法に関す
るものである。本発明は例えばＴ　Ｆ　Ｔ’　（Ｔｈｉ
ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）用薄膜成膜技術
に好適に用いられる。

［従来の技術］ 従来、半導体デバイスの形成に不可欠である高品質半導
体薄膜は、単結晶基板からエピタキシャル成長させるこ
とによって形成されてきた。ところがこの方法によると
、非晶質基板上に単結晶を成長させることや、格子定数
や熱膨張係数が基板と異なる結晶を成長させることは非
常に難しく、使用できる基板材料及び成長膜の種類が限
定されてしまっていた。一方近年の研究開発では、半導
体デバイスを基板上に積層形成し高集積化及び多機能化
を図る三次元集積回路や、安価なガラス基板上に半導体
材料を堆積して、太陽電池やデバイスをアレー状に配列
する液晶画素のスイッチングトランジスタなどの開発が
盛んであり、これらのデバイスに共通する構造である非
晶質基板上に高品質な半導体薄膜層を形成する技術が重
要となってきている。近年この構造を実現するためのＴ
ＦＴ用薄膜薄膜形成技術上は顕著であり、非晶質基板上
の多結晶半導体薄膜もしくは非晶質半導体薄膜にイオン
注入を行ない完全非晶質化したのちに熱処理を施すこと
によって数μｍという大粒径の多結晶半導体薄膜を得た
り（Ｔ、Ｎｏｇｕｃｈｉ　ｅｔ　ａｌ、　Ｊ。

Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、　　ｖｏｌ、１３４
．　　Ｎｏ、７．ｐ１７７１．　１９８７）、非晶質基
板上にスパッタリング法によって堆積した非晶質半導体
薄膜にレーザ照射を施すことにより　４００人程度の粒
径を示す多結晶半導体薄膜を得るなどして（１９８９年
春季応用物理学会３ｐ−ＺＨ−１５゜１６）、どちらも
かなり電気的特性の良い高移動度を示すＭＯＳデバイス
を作成している。

［発明が解決しようとする課題］ しかし上記のようなイオン注入法やレーザー溶融法は、
いずれも高温プロセスが必須であるので三次元集積回路
への応用も難しいうえに、さらに最近要求の強まってい
る大面積基板対応や低コスト化のための大面積均一薄膜
形成、低温化プロセス、簡易プロセスに対しては大きな
障害をもち、イオン注入やレーザーを用いない簡易低温
プロセスで非晶質基板上に高品質デバイスを形成できる
高品質薄膜を形成する技術が望まれている。一方イオン
注入法やレーザー用溶融法を用いない低温大面積非晶質
基板上への半導体薄膜の形成法としてはスパッタリング
法や通常のＧＤ法などがあるが、これらの方法で堆積さ
せた半導体薄膜のデバイス特性は上記の方法と比べると
モビリティ等の電気的特性の面でまだ十分満足のいくも
のが得られていないのが実状である。

本発明の目的は、大面積非晶質基板上に低温で簡易なプ
ロセスで高品質な半導体薄膜を形成する方法を提供する
ことにある。

［課題を解決するための手段］ 本発明は、プラズマを発生させターゲット表面に高エネ
ルギイオンを衝突させることによりターゲット構成原子
をたたき出し、たたき出したターゲット構成原子を非晶
質基板上に堆積させて半導体薄膜を形成する薄膜形成工
程を有する半導体薄膜の形成方法において、 減圧下で該非晶質基板上の汚染物を除去する表面クリー
ニング工程を行った後、プラズマ中のイオンの非晶質基
板に照射されるエネルギが、非晶質基板上に堆積する半
導体薄膜の構成原子がスパッタリングされる閾値以下と
なるように、非晶質基板の表面電位を制御することを特
徴とする半導体薄膜の形成方法である。

一般に基板表面の汚染物としては■パーティクル、■有
機物、■金属、■自然酸化膜、■吸着不純物が考えられ
、それぞれ薄膜形成時に存在すると薄膜の結晶性および
電気的特性に大きな影響を及ぼす。しかし■〜■はチャ
ンバ導入前の酸洗浄もしくはトライプロセスで除去する
のが効果的である。■の自然酸化膜は本発明においては
、特に５ｉ０２基板のような非晶質基板を用いている場
合には大きな影響はない。結局主な問題となるのは■の
吸着不純物である。

この吸着不純物が半導体薄膜に悪影響を及ぼすのを防ぐ
ため、本発明では非晶質基板の表面上の吸着不純物を減
圧下で除去した直後、清浄な表面をもつ非晶質基板上に
不純物が吸着しないうちに、半導体薄膜形成を行う。こ
のクリーニング工程における減圧の程度は、一般的には
１Ｏ−３Ｔｏｒｒ以下が好ましく、さらにＨａｏ、　ｃ
ｏおよびＣＣｌ２の分圧が各々Ｉ　Ｘ　１Ｏ−８Ｔｏｒ
ｒ以下であることが好ましい。

これを実現するには表面クリーニング工程から薄膜堆積
工程に移る際に真空（減圧した状態）を破ってはならな
いし、できればこの２つの工程は同一チャンバ内で連続
的に行なうのが好ましい。

１度真空を破るとその時点で必ず吸着不純物は基板表面
に付着する。吸着不純物が残ったまま半導体薄膜を堆積
すると高品質な薄膜の形成ができない。

吸着不純物を除去する方法としてはプラズマを構成して
いるイオンの基板照射によるのが最も好ましいが、真空
加熱による方法などを用いてもよい。プラズマを構成し
ているイオンの基板照射による吸着不純物除去の際は、
イオンの照射エネルギは基板にダメージがない臨界エネ
ルギ以下であることが重要である。基板がＳｉ、イオン
がＡｒの場合、１０ｅＶ程度がこの臨界エネルギとなる
（Ｔ、　Ｏｈｍｉ。

Ｔ、Ｉｃｈｉｋａｗａ　　Ｔ、５ｈｉｂａｔａ、　Ｋ、
Ｍａｔｓｕｄｏ、　　ａｎｄ　Ｈ。

Ｉｗａｂｕｃｈｉ、　Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、
５３，４５（１９８８））。

本発明における半導体薄膜形成工程では、プラズマ中イ
オンの非晶質基板に照射されるエネルギが、該非晶質基
板上に堆積する半導体薄膜の構成原子がスパッタリング
される閾値以下のエネルギとなるように、非晶質基板の
表面電位を制御し、ターゲット構成原子をスパッタリン
グにより該非晶質基板上に堆積させる。すなわち、第１
図Ａに示すように、清浄な表面を持つ基板３０上に、堆
積する半導体薄膜の構成原子がスパッタリングされる閾
値以下にエネルギが精密に制御されたイオン３１を照射
しながら、半導体原子もしくは分子３２を堆積させるこ
とにより、第１図已に示すような、結晶粒の大きな、基
板面に法線方向の面方位の比較的揃った高品質な半導体
薄膜３３を形成することが可能となる。

ここでイオン照射をともなった半導体薄膜の堆積につい
て述へる。ターゲットから入射する　１００ＭＨｚとい
う高周波によりエネルギ分布の小さな均一なイオンから
なるプラズマを生成し、このプラズマ中のイオンを、タ
ーゲットにかける直流バイアスもしくはプラズマによる
セルフバイアスにより、半導体薄膜からなるターゲット
に入射させスパッタリングを起こさせる。ターゲットの
スパッタリングにより非晶質基板に飛来してきた中性半
導体原子（分子）それ自身の持つエネルギは２〜３ｅＶ
にピークをもつ非常に小さなものであり、非晶質基板上
で結晶化を起こさせるには不十分である。

基板温度を低温に保ったまま、堆積する半導体薄膜を結
晶化させるためには、基板にかける高周波のパワー、周
波数、基板とアース間のインピーダンスなどを制御して
、プラズマを生成しているイオンを数十ｅＶ程度の所望
のエネルギ（堆積した薄膜のスパッタリングの起こる閾
値以下の所望の値）に精密制御して基板に照射させる。

例えば堆積させる半導体薄膜が３１、プラズマを生成す
るイオン（ガス）がＡｒのある条件の場合４０ｅＶが閾
値となるが、プラズマ中のＡｒイオンの非晶質基板に照
射されるエネルギを４０ｅＶとすると、Ａ「イオンは高
々Ｓ１薄膜の１単位格子程度しか侵入せずにエネルギを
失うことになる。即ちＡｒイオンの持っているエネルギ
の多くはＳｉ薄膜の表面層高々１〜４原子層が吸収する
。したがってこのＳｉ薄膜表面層はエネルギ的にはかな
りの高温状態になり、Ｓｉ原子は非常に表面層を動きや
すくなる。このためこの薄膜堆積法によると、成膜と同
時に、下地には影響の少ない高温熱処理を施しているこ
とになり、非晶質基板上に堆積する半導体薄膜は大粒径
多結晶となり、かつ下地基板にかかわらず、その法線方
向に対しである一定方向の面方位をもった面が強く配向
する薄膜として成長する。この時基板上に吸着不純物が
存在すると、その吸着不純物を核とするランダムな結晶
成長が起こり堆積する半導体薄膜は非晶質もしくは粒径
の小さな多結晶となり、高品質な半導体薄膜は成長でき
ない。そのため、前述した基板表面クリーニングに続い
て行なわれる半導体薄膜の堆積工程は、基板表面クリー
ニングにより得られた清浄な表面に汚染物が吸着しない
よう、基板表面クリーニング工程後、速やかに行なうこ
とが重要である。また閾値を越えるエネルギを持つイオ
ンを照射すると、堆積した薄膜のスパッタリングが生じ
るため堆積していく半導体薄膜にダメージが生じてしま
い、高品質薄膜形成が実現できなくなる。

イオン照射により面方位を揃える技術はＴｉＮ成膜技術
（Ｍ、Ｋｉｕｃｈｉ　ｅｔ　ａｌ、　Ｎｕｃｌｅａｒ　
Ｉｎｓｔｒｕｍｅｎｔｓａｎｄ　Ｍｅｔｈｏｄｓ　ｉｎ
　Ｐｈｙｓｉｃｓ　Ｒｅ５ｅｒｃｈ　Ｂ５３（１９８８
）　ｐＩ）６４９−６５２）などにより報告されている
が、本発明によれば、シリコンなどの半導体の成膜に関
しても、基板表面クリーニング及びイオン照射エネルギ
の精密制御を行なうことにより、ある一定方向の面方位
をもった面が強く配向する薄膜を成長させることが可能
となる。

第２図に本発明を実施するのに好適に用いられる装置の
一例として２周波励起型のバイアススパッタリング装置
の概略図を示す。同図において、ＩＩか真空チャンバ、
１２がターゲット、１３．１４が静電チャック、１５か
永久磁石、１６が非晶質絶縁性基板、１７が１００Ｍ）
Ｉｚ高周波電源、１８が周波数可変型高周波電源、ｉ９
．２０かマツチング回路、２１．２２が高周波カットフ
ィルタ（ローパスフィルタ）、２３２４がバンドパスフ
ィルタ、２５が磁気浮上型タンデムターボ分子ポンプ、
２６がドライポンプ、２７．２８が直流電源、２９がＸ
ｅランプである。

このような装置に清浄な基板をセットした状態で、プロ
セスガスを流し、次いでターゲット側より高周波電力を
投入してプラズマを発生させ、スパッタリングによる成
膜を行なう。導入ガスはＡｒ、Ｈｅなどの不活性ガスや
Ｒ２，０２，）ＩＣ１，Ｆ　２などの活性ガスもしくは
それらの混合物でも良い。成膜時の真空チャンバ内圧力
は放電が起こればよく、通常は１　ｍＴｏｒｒ〜５０ｍ
　Ｔｏｒｒ程度である。

口実施例〕 実施例１ 本発明の方法に従い、半導体薄膜を形成し、その膜を用
いてＭＯ３型トランジスタを製作した。

まず非晶質基板として５インチ石英ウェハを用意した。

そのウェハを通常の酸洗浄およびオゾンクリーニングし
て、パーティクル、金属、及び有機物などの不純物を除
去したのちに、第２図に示す２周波励起型バイアススパ
ッタ装置に不図示のロードロック機構により搬送した。

真空チャンバ１はＳＵＳ　３１６Ｌ製で、表面処理とし
て電解複合研磨、電解研磨を施したＲ１．ｌＡＸ＜０．
１μｍの鏡面加工された表面に高純度酸素による不動態
酸化膜が形成されている。ガス配管系はマスフローコン
トローラやフィルタも含めて全て５ＩＪＳ　３１６Ｌ電
解研磨＋不動態酸化処理を施すなどして、チャンバ導入
時のガス中の不純物量を抑えた。排気系は以下のように
構成される。２５は磁気浮上型のターボ分子ポンプを２
段直列に結合させたタンデム型ターボ分子ポンプであり
、２６は補助ポンプとしてのトライポンプである。この
排気系は完全なオイルフリーシスデムであり、不純物汚
染の影響を著しく減少させた。尚２段目のターボ分子ポ
ンプは大流量型対応のポンプてあり、プラズマ発生中の
１Ｏ−３Ｔｏｒｒオーダーの真空度に対しても排気速度
は維持される。

このような構成により、真空チャンバのバックグランド
として２　Ｘ　１０−”　Ｔｏｒｒが実現し、基板温度
７００℃の場合でもＩ　Ｘ　１Ｏ−８Ｔｏｒｒであり、
通常の成膜時には大きな問題となる）＋２０．　ＣＯ１
ＣＯ７のチャンバ内分圧も基板温度７００℃の場合でも
］、Ｘｌ０−’Ｔｏｒｒ以下とすることができた。

イオンの基板照射エネルギは基板側から導入する高周波
電力および高周波周波数により精密に制御した。すなわ
ち基板を載置するサセプタに供給する高周波を高い周波
数ｆ、で、またプラズマ空間にあまり影響を与えないよ
うな小さなパワーで制御することにより、基板表面の直
流電位を変化させるか、もしくは、基板とアースの間の
インピーダンスをマツチング回路２０により変化させて
基板表面の直流電位を変化させることができる。

基板表面の電位はローパスフィルタ２２を通して電圧計
でモニターし、高周波電源あるいはマツチング回路にフ
ィードバックすることにより、精密に制御することが可
能となる。

一方ターゲットには基板側に投入するものとは異なる周
波数（ｆｄの高周波か与えられるため、基板の表面電位
もこの高周波に影響を受ける。

従って基板側には、ｆｓには高インピーダンス、ｆアに
は低インピーダンスのバンドパスフィルタ２４を設置し
、ｆＴの高周波を短絡する必要がある。例えばこのバン
ドパスフィルタに、ＬとＣの並列共振回路を用いるとす
ると、 ｆ、＝（１／２π）（ＬＣ）−”２ となるような回路を用いることができる。ターゲット側
も同様に考え、ｆＴには高インビーダンス、ｆ５には低
インピーダンスのバントパスフィルタ２３を設けること
が好ましいが、−船釣には基板側から与えられる高周波
のパワーはプラズマに影響の少ない低パワーなものであ
るので、バントパスフィルタ２３の必要性は低い。

さて、上記のような２周波励起型「ｆバイアススパッタ
装置を用い、非晶質絶縁基板である石英基板表面をスパ
ッタクリーニングした。まずウェハを真空チャンバに導
入した後、タンデム型ターボ分子ポンプにより真空チャ
ンバ内を２　Ｘ　１０−”Ｔｏｒｒまで真空引きした。

その後基板温度を５５０℃にあげ、プロセスガスである
Ａｒを導入しＡｒガス圧力１０ｍＴｏｒｒとし、ターゲ
ット側から１００ＭＨｚ、２０Ｗの高周波電力、及び基
板側から１９０Ｍ）Ｉｚで２Ｗから４０Ｗまで高周波電
力を変化させて投入し、プラズマを発生させた。この状
態を５分間保ち、表面クリーニングを行った。

このような設定においてプラズマポテンシャルの値は、
例えば基板側の高周波電力が５Ｗのとき、通常のエミッ
ションプローブ法によると１５■、基板表面のポテンシ
ャルは７ｖとなり、およそ８ｅＶ　（１５−７Ｖ）のエ
ネルギをもったＡｒイオンが非晶質絶縁基板である石英
基板表面に照射されることになる。この値は石英基板表
面にダメージを与えずに水分子を中心とする基板表面吸
着分子層を除去するのに効果的な値であり、実際５ｉ０
２のＡ「イオンに対する臨界エネルギ（約１０ｖ）より
小さかった。このことは以下のことから観測された。

第５図は、基板に入射させる高周波電力を変えることに
より設定した表面クリーニング時のイオン照射エネルギ
を横軸に、クリーニング後に後述の条件（薄膜形成時の
アルゴンイオン照射エネルギは４０ｅＶ）でＳｉ薄膜を
堆積した膜に公知の方法で形成したｎＭＯ３ＦＥＴのチ
ャネル移動度を縦軸に示したものである。照射エネルギ
が１０Ｖまではモビリティが１００〜１２０ｃｍ２／Ｖ
ｓｅｃとなるが、これを超えるエネルギを照射すると８
１薄膜堆積条件は一定にもかかわらすモビリティが劣化
する。

これは基板表面がイオン照射によりダメージを受けたた
めと考えられる。つまり、ここではＩＯＶが、基板の構
成原子がスパッタリングされる臨界エネルギと考えられ
る。また、更にエネルギを高くしていくと３０ｅＶ以上
で基板は大きくダメージを受け、モビリティはさらに劣
化した。

さて、クリーニング工程に引き続き、同じチャンバ内で
、ターゲットから入射する高周波を１００Ｍ１１ｚ、　
２００Ｗ、ターゲットのＤＣ電圧を一２５０Ｖ、基板側
から入射する高周波として５０〜２５０Ｍ）ｌｚ　、　
　５〜１００Ｗとしてシリコン薄膜の成膜を行なった。

ターゲットはＳｉ（＋１１）ＦＺ、５インチウェハ（Ｉ
　Ｘ　１０Ｉ１０ｌ５’、　　Ｂドープ）を用いた。ア
ルゴンガス圧力、基板加熱温度はそれぞれ１０ｍＴｏｒ
ｒ、５５０℃もしくは７００℃とし、Ｓｉ薄膜形成工程
中は常に一定とした。この時形成されるシリコン薄膜に
照射されるＡｒイオンのエネルギはｌＯ〜１００ｅＶの
値である。このとき非晶質絶縁基板である石英基板上に
堆積するＳｉ薄膜の粒径は、基板温度５５０℃、シリコ
ン薄膜に照射されるＡｒイオンのエネルギが４０ｅＶの
場合に、最大の結晶粒径として４μｍが得られた。この
時は５ｉＯｚ基板面の法線方向に対してＳｉ（＋１１．
）が強い配向を示した。他の場合はそれぞれの条件によ
り数千人〜数μｍの粒径の多結晶Ｓ１薄膜が得られたか
、上記以上の粒径は得られなかった。また５ｉ（ＩＩＩ
）たけが強い配向を示すわけてなく、条件によっては５
ｉ（１００）も強い配向を示した。

前記条件でクリーニングを行い（基板側の高周波電力は
５Ｗ）、上記プロセスにより作成した膜に公知の方法で
形成したｎＭＯ５ＦＥＴのチャネル移動度を、Ｓｉ膜堆
積時に基板表面に照射するイオンのエネルギをパラメー
タとして測定した結果を第４図に示す。他の条件は上記
の通りで一定であり、基板温度は５５０°Ｃとした。照
射エネルギが４０ｅＶのときモビリティは最高値１２０
ｃｍ２／Ｖｓｅｃを示したが、さらにエネルギーを強く
すると急速に膜は劣化し、モビリティも小さくなってし
まう。

つまり照射エネルギは４０ｅＶで閾値をとると考えられ
る。

第３図は上記の半導体薄膜を用い、公知の方法によって
製作したＭＯＳ型トランジスタの概略断面図である。同
図において、３４はｐ型半導体領域である。３５および
３６はｎ型半導体領域であり、それぞれソース、トレイ
ンを成す。３７はｐ型半導体領域３４及びｎ型半導体領
域３５．３６上に形成されるゲート酸化膜であり、３８
はゲート酸化膜３７上に形成されたポリシリコンなどの
ゲート電極であり、３９は金属電極、４０は眉間絶縁膜
である。なお今回のデバイスプロセスでは最後にプラズ
マＣＶＤ装置によって水素パッシベーションを行なった
。

本発明を利用して製造されたＭＯＳ型トランジスタは絶
縁基板上に形成されているために、ラッチアップやα線
障害がないなどの長所を有する。

またこのようにして得られたｎ　−ＭＯＳＦＥＴのチャ
ネル移動度は最も速いもので、ゲート幅＝４μｍ、実効
チャネル長＝２μｍのＦＥＴで１２０ｃｍ”／Ｖ−ｓで
あり、イオン注入法やレーザ溶融法を用いない簡易なプ
ロセスにおけるＴＰＴとしてはかなり良好な値を示した
。

なお薄膜形成工程におけるＨ２Ｏ，ＣＯ，ＧＯ□の不純
物分圧かＩ　Ｘ　１Ｏ−８Ｔｏｒｒを超えるようにして
上記と同様の試験をした場合と、これらの分圧をｌＸｌ
０−”Ｔｏｒｒ以下にした場合に比べると、後者のほう
が成長した結晶の粒径が大きく、ＦＥＴのモビリティも
高かった。

実施例２ 本実施例では、基板を加熱することによりクリニツクを
行った。

まず非晶質基板はＳｉ　（１００）　５インチウェハを
熱酸化することによって用意した。熱酸化条件は以下の
通りである。

雰囲　気：　　Ｈ２：Ｄ２：４　：　２ｊ２／ｍｉｎ酸
化時間：　　５０ｍ１ｎ 温　　　　度：　　　１０００℃ 酸化膜膜厚：　　２０００人 その後通常の酸洗浄、オゾンクリーニングによりパーテ
ィクル、金属、及び有機物などの不純物をウェハから除
去した後に、第２図に示す２周波励起型バイアススパッ
タ装置にロードロック機構により搬送し、タンデム型タ
ーボ分子ポンプにより真空チャンバ内を真空にひいた。

この時のチャンバ内パックグランドは２　Ｘ　１０−”
Ｔｏｒｒであった。次いでＸｅランプ照射によって基板
温度を９００℃とし表面吸着物を除去した。クリーニン
グ時間は２分である。光加熱による真空中でのクリーニ
ング法は、プラズマイオンによるものと比べるとプロセ
ス温度が高いので、三次元デバイスを製作する場合等低
温処理が望まれるときには、プラズマイオンによるクリ
ーニング法のほうがより好ましい（三次元デバイスには
ＡＩ２配線が採用されており、Ａβ配線が高温処理に耐
えられないことがある。）。

表面クリーニングに引き続きスパッタリングによるＳｉ
成膜を行なった。プロセスは実施例１と同様であるが、
基板表面に生じるポテンシャルは基板容量が異なるので
多少異なる。しかし、基板に照射されるＡｒイオンのエ
ネルギ値を基板側から入射させる高周波の周波数、電力
を制御することにより実施例１と同様の結果を示した。

［発明の効果］ 以上詳細に説明したように本発明の半導体７１膜の形成
方法によれば、大面積非晶質絶縁基板上に高品質な半導
体薄膜をイオン注入法やレーザ溶融法を用いない簡易な
プロセスで成長させることが可能となり、３次元集積回
路をはじめ基板との寄生容量の少ない高速、高性能デバ
イス、ガラス基板上の高性能太陽電池、耐放射線デバイ
スなどの新デバイスへの応用が可能となる。

【図面の簡単な説明】

第１図（Ａ）　、　（Ｂ）は、本発明の半導体薄膜形成
工程における基板の概略断面図、第２図は２周波励起の
バイアススパッタ装置の概略図、第３図は本発明によっ
て得られた半導体薄膜を用いたＭＯＳ型トランジスタの
概略断面図、第４図は薄膜形成時のイオン照射エネルギ
とＭＯＳ型トランジスタのモビリティの関係を示す図、
第５図はクリーニング時のイオン照射エネルギとＭＯＳ
型トランジスタのモビリティの関係を示す図である。 １１・真空チャンバ　　　　１２：ターゲット１３．１
４：静電チャック　１５：永久磁石１６　基板 １７　：　　１００Ｍ）１２高周波電源１８二周波数可
変型高周波電源 １９．２０：マツチング回路 ２１２２ニローパスフィルり ２３．２４：バントパスフィルタ ２５・タンデム型ターボ分子ポンプ ２６、ドライポンプ ２７．２８：直流電源　　　２９：Ｘｅランプ３０：基
板　　　　　　　　３１：Ａｒイオン３２：Ｓｉ　　　
　　　　　　　　３３：Ｓｉ薄膜３４、ｐ型半導体領域 ３５．３６：ｎ型半導体領域

Claims (1)

1. 【特許請求の範囲】 １、プラズマを発生させターゲット表面に高エネルギイ
   オンを衝突させることによりターゲット構成原子をたた
   き出し、たたき出したターゲット構成原子を非晶質基板
   上に堆積させて半導体薄膜を形成する薄膜形成工程を有
   する半導体薄膜の形成方法において、 減圧下で該非晶質基板上の汚染物を除去する表面クリー
   ニング工程を行った後、プラズマ中のイオンの非晶質基
   板に照射されるエネルギが、非晶質基板上に堆積する半
   導体薄膜の構成原子がスパッタリングされる閾値以下と
   なるように、非晶質基板の表面電位を制御することを特
   徴とする半導体薄膜の形成方法。 ２、前記表面クリーニング工程が、減圧下でプラズマを
   発生させ、該プラズマ中のイオンを非晶質基板に該基板
   の構成原子がスパッタリングされる臨界エネルギ以下で
   照射することにより汚染物を除去する工程であることを
   特徴とする請求項１に記載の方法。 ３、前記薄膜形成工程においてＨ＿２Ｏ、ＣＯおよびＣ
   Ｏ＿２の分圧が各々１×１０＾−＾８Ｔｏｒｒ以下であ
   ることを特徴とする請求項１に記載の方法。