EP1794779A2 - Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur - Google Patents

Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Info

Publication number
EP1794779A2
EP1794779A2 EP05798784A EP05798784A EP1794779A2 EP 1794779 A2 EP1794779 A2 EP 1794779A2 EP 05798784 A EP05798784 A EP 05798784A EP 05798784 A EP05798784 A EP 05798784A EP 1794779 A2 EP1794779 A2 EP 1794779A2
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
strained
triaxially
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05798784A
Other languages
English (en)
French (fr)
Inventor
Siegfried Mantl
Bernhard HOLLÄNDER
Dan Mihai Buca
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP1794779A2 publication Critical patent/EP1794779A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Erzeugung einer verspannten Schicht mit den Schritten: die Schicht wird auf einem Substrat angeordnet und verspannt; die verspannte Schicht wird strukturiert; die Schicht wird relaxiert; es werden gerichtete Versetzungen in der zu verspannenden Schicht gebildet. Eine auf diese Weise erzeugte Schichtstruktur weist triaxial verspannte Schichten auf.

Description

Be s chre ibung
Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und eine Schichtstruktur.
Die Herstellung einkristalliner Filme wird häufig durch das zur Verfügung stehende Substratmaterial stark be¬ grenzt und die Qualität der Filme vermindert. Unter- schiedliche Kristallstrukturen, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein kri¬ stallines Wachstum von Schichten hoher Qualität. Ein für mikroelektronische Anwendungen besonders wichtiges Beispiel sind Silizium-Germanium- (Si-Ge) -Legierungen auf Silizium (Si) . Werden bei nicht angepassten Gitter¬ parametern einkristalline Schichten abgeschieden, so hat dies zur Folge, dass diese anfangs mechanisch ver¬ spannt aufgewachsen, das heißt deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen. Überschreitet die abgeschiedene Schicht einen bestimm¬ ten Verspannungsgrad, so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruk¬ tur kommt der eigenen näher. Diesen Prozess nennt man Spannungsrelaxation, im folgenden Relaxation genannt.
Bei Schichtdicken, die für Bauelemente häufig erforder¬ lich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wobei aber auch nachteilig vie¬ le Versetzungen, von der Grenzfläche bis zur Schicht¬ oberfläche verlaufen. Diese werden als sogenannte Threading-Versetzungen, threading dislocations oder auch Fadenversetzungen bezeichnet. Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, verschlechtern sie die elektrischen und optischen Eigenschaften des Schichtma¬ terials erheblich. Threading-Versetzungen sind daher ein wesentliches Problem bei der Herstellung von Schichten.
Ab einer gewissen Gitterfehlpassung (ca. > 0,5%) wird die Fadenversetzungsdichte so hoch, dass solche Schich¬ ten für Bauelemente ungeeignet sind. Im Allgemeinen kann durch eine Temperaturbehandlung die Fadenverset¬ zungsdichte etwas reduziert werden.
Die Gitterfehlanpassungsversetzungen an der Grenzfläche zwischen der Schicht und dem Substrat werden auch als Misfit-Versetzungen bezeichnet. Die Misfit-Versetzungen sind für die Spannungsrelaxation erforderlich, degra¬ dieren aber nicht die 'darüber liegende Schicht (en) .
Da das Siliziumgermanium- (Si-Ge) -Materialsystem ther- modynamisch ein völlig mischbares System ist, kann die Verbindung in beliebiger Konzentration hergestellt wer- den. Silizium und Germanium zeichnen sich zwar durch gleiche Kristallstrukturen aus, unterscheiden sich aber im Gitterparameter um 4,2 %, das heißt, dass eine Si- Ge-Schicht oder eine reine Ge-Schicht auf Silizium ver¬ spannt aufwächst. Kohlenstoff kann in Silizium bis zu ca. 2 Atom-% substitutionell eingebaut werden, um den Gitterparameter zu verkleinern.
Für die moderne Telekommunikation werden schnelle, kos¬ tengünstige Transistoren benötigt. Bisherige Transisto- ren, basierend auf Silizium, zeigen noch nicht die ge¬ wünschten Geschwindigkeiten. Durch die Verwendung von hochwertigen, relaxierten Si-Ge-Schichten können noch schnellere Transistoren entwickelt werden, die sich durch eine weitgehende Kompatibilität mit der Si- Technologie auszeichnen.
Gemäß Stand der Technik wird zur Herstellung verspann¬ ten Siliziums eine Si-Ge-Pufferschicht mit einem Germa¬ niumanteil meist im Bereich von 15 bis 30 At%, auf die reines Silizium epitaktisch aufwächst, verwendet. Durch das epitaktische Wachstum nimmt das aufwachsende Si das Kristallgitter der Pufferschicht an. Da die Atome der Si-Ge-Pufferschicht einen größeren Abstand zueinander aufweisen, als die in einem Siliziumeinkristall, weitet sich das Gitter der aufwachsenden Siliziumschicht auf und verändert dabei seine elektronischen Eigenschaften zum Vorteilhaften. Elektronen können schneller durch den Transistor fließen. Die mögliche Schaltfrequenz steigt, und die Leistungsaufnahme des Transistors sinkt.
Das Schichtwachstum dieser auch als graded layer be¬ zeichneten Schichten, ist aus E. A. Fitzgerald et al . (Thin Solid Films, 294 (1997) 3-10) bekannt. Auf einer Si-Ge-graded layer wird die erwünschte zu verspannende Si-Schicht epitaktisch abgeschieden. Die Si-Ge-Schicht relaxiert. Die Ge-Konzentration nimmt zur Oberfläche hin bis zur Erreichung eines gewünschten Ge-Gehalts kontinuierlich oder stufenweise zu. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von etwa 10 At% pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration bis zu 10 Mikrometer dick. Das Substrat erzeugt Zugspannungen auf die Si-Ge-Schicht in der Wachstumsebene in [100] - und [010] -Richtung. Dieser Zustand wird biaxiale Ver- Spannung genannt. Das Si-Ge nimmt durch Gitterverzer¬ rungen eine orthorhombische Gitterstruktur an. Dabei sind in der Wachstumsebene die Gitterparameter gleich (a = b) während der Gitterparameter c in [001] -Richtung sich von a unterscheidet. Die Gitterverzerrung des Si führt zu einer energetischen Verschiebung der Energie¬ bänder für Elektronen und Löcher, so dass leichte und schwere Ladungsträger sich energetisch unterscheiden, was zu einer wesentlich erhöhten Elektronenbeweglich¬ keit führt .
Aus der Druckschrift Rim et al . (K. Rim, K. Chan, L.
Shi, D. Boyd, J. Ott, N. Klymko, F. Cardone, L. Tai, S. Koester, M. Cobb, D. Canaperi, B. To, E. Duch, I. Babich, R. Carruthers, P. Saunders, G. Walker, Y. Zhang, M. Steen, and M. Ieong. Fabrication and mobility characteristics of ultra-thin strained Si directly on insulator (SSDOI) MOSFETs. IEEE IEDM 2003 p. 3.1.1) ist bekannt, dass die auf diese Weise hergestellte Si- Schicht nur bei Ge-Konzentrationen in der Si-Ge-Schicht über 30 At% eine verbesserte Löcherbeweglichkeit auf- weist.
Nachteilig ist dabei, dass die Löcherbeweglichkeit bei hohen elektrischen Feldern, wie sie beim Betrieb von MOSFETs üblich sind, nicht mehr nennenswert erhöht ist. Zudem ist die Herstellung derartig hoch verspannter Schichten problematisch in Bezug auf die thermische Stabilität der Struktur.
Aus Ghani et al . (T. Ghani, M. Armstrong, C. Auth, M. Bost, P. Charvat, G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, J. Klaus, B. Mclntyre, K. Mistry, A. Murthy, J. Sandford, M. Silberstein, S. Sivakumar, P. Smith, K. Zawadzki, S. Thompson and M. Bohr. A 90 nm high Volume manufacturing logic technology featuring novel 45 nm gate length strained Silicon CMOS transistors. IEEE IEDM 2003 p.) ist bekannt, die Löcherbeweglichkeit zu erhöhen, indem die Source- und Drain-Bereiche von Tran- sistoren mit Si-Ge aufgefüllt werden und auf den dazwi¬ schen liegenden Siliziumkanalbereich uniaxialen Druck auszuüben. Im Gegensatz zur biaxialen Verspannung wird bei der uniaxialen Verspannung das Gitter nur in einer Richtung verformt. Eine erhöhte Löcherbeweglichkeit wird erreicht, wenn die Richtung des uniaxialen Druckes und die Stromrichtung im Transistor in <110> Richtung erfolgt. Nachteilig an diesem Verfahren ist, dass es für n-Kanal MOSFETs nicht angewendet werden kann, weil die Elektronenbeweglichkeit damit reduziert wird.
Aus der Druckschrift Mistry et al . (K. Mistry, M. Arm¬ strong, C. Auth, S. Cea, T. Coan, T. Ghani, T. Hoff- mann, A. Murthy, J. Sandford, R. Shaheed, K. Zawadzki, K. Zhang, S. Thompson and M. Bohr. Delaying Forever: Uniaxial strained Silicon transistors in a 90 nm CMOS Technology. IEEE Symposium on VLSI Technology 2004, p. 50) ist bekannt, eine zusätzliche Schicht aus z. B. Siliziumnitrid auf eine Transistorstruktur aufzubrin¬ gen. Die Schicht übt auf diese Struktur einen Zug in [110] und einen Druck in [010] Richtung aus. Dadurch wird die Elektronenbeweglichkeit etwas erhöht. Der Aus¬ gangstrom von n-MOSFETs wurde mit diesem Verfahren um etwa 10% angehoben.
Nachteilig wird durch die beiden letztgenannten Verfah¬ ren nur eine relativ begrenzte Verbesserung der Tran- sistoreigenschaft erzielt. Der Grad der Verspannung bzw. die Erhöhung der Beweglichkeit hängt nach wie vor von der Dimension der Transistoren ab.
Ebenfalls nachteilig ist, dass für beide Verfahren völ¬ lig unterschiedliche Prozessierungsschritte bei der Herstellung von n- und p-Kanal Bauelemente ausgeführt werden.
Aus der Druckschrift Yang et al . (M. Yang, M. Ieong, L. Shi, K. Chan, V. Chan, A. Chou, E. Gusev, K. Jenkins, D. Boyd, Y. Ninomiya, D. Pendieton, Y. Surpris, D. Heenan, J. Ott, K. Guarini, C. D'Emic, M. Cobb, P.
Mooney, B. To, N. Rovedo, J. Benedict, R. Mo and H. Ng. High Performance CMOS fabricated on hybrid Substrate with different crystal orientations, IEEE IEDM 2003, p. 18.7.1) ist ein Bondverfahren zur Herstellung von Schichten mit verbesserten elektronischen Eigenschaften bekannt. Dabei werden unterschiedliche kristallographi- sche Richtungen der Si-Oberfläche ( (100) für Elektronen und (110) für Löcher) verwendet. Die (110) Oberfläche des Si zeichnet sich durch eine um etwa 100% erhöhte Löcherbeweglichkeit aber durch eine niedrigere Elektro- nenbeweglichkeit im Vergleich zu (100) Si aus. Daher muss für n-Kanal Bauelemente (100) Si oder gar biaxial verspanntes Si verwendet werden.
Nachteilig an diesem Verfahren ist, dass Wafer mit un- terschiedlichen kristallographischen Richtungen mitein¬ ander gebondet werden müssen und dann in vorstruktu¬ rierten Öffnungen eine selektive Silizium-Epitaxie er¬ forderlich wird. Dies macht das Verfahren aufwendig und, insbesondere im Hinblick auf die Defektbildungen in der Struktur, schlecht beherrschbar.
Aus WO 99/38201 ist ein Verfahren bekannt, welches die Herstellung von dünnen spannungsrelaxierten Si-Ge¬ Pufferschichten mittels Ionenimplantation und Tempera¬ turbehandlung ermöglicht. Nachteilig an diesem Verfahren ist, dass damit wiederum nur spannungsrelaxierte Si-Ge-Schichten mit biaxialer Verspannung erzeugt werden können. Die auf diesen span¬ nungsrelaxierten Si-Ge-Schichten deponierten Silizium¬ schichten werden in Bezug auf das Kristallsystem als tetragonal bezeichnet. Die Siliziumschicht weist eine erhöhte Elektronenbeweglichkeit im Vergleich zum Sili¬ ziumeinkristall auf.
Die genannten Verfahren weisen daher alle den Nachteil auf, dass entweder nur die Elektronen- oder nur die Löcherbeweglichkeit graduell verbessert wird.
Aufgabe der Erfindung ist es, ein weiteres Verfahren zur Herstellung verspannter Schichten bereit zu stel¬ len, mit dem die Elektronen- und die Löcherbeweglich¬ keit erhöht werden kann. Die Aufgabe wird durch ein Verfahren gemäß Hauptan¬ spruch gelöst. Die Aufgabe der Erfindung wird auch durch eine Schichtstruktur gemäß Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den je- weils darauf rückbezogenen Patentansprüchen.
Erfindungsgemäß wird das Verfahren zur Erzeugung einer in Bezug auf die Wachstumsebene verspannten Schicht durch Ausführung folgender Schritte gelöst :
Die zu verspannende Schicht wird auf einem Substrat angeordnet, wobei sie auf Grund der Gitterfehlanpassung verspannt wird. Die Schicht wird z. B. durch Maskierung strukturiert. Die Schicht wird relaxiert. Unter Ausnut¬ zung der Fläche der Struktur werden gerichtete Verset¬ zungen in der zu verspannenden Schicht gebildet .
Dadurch wird besonders vorteilhaft bewirkt, dass die Schicht triaxial verspannt wird. Dies bedeutet, dass auf einem (100) orientierten Substrat Zugspannungen gleichzeitig in die Richtungen [001] , [010] und in [110] -Richtung wirken. Die Zugspannungen in [001] und [010] Richtung erzeugen eine biaxialen Verspannung, die von der Größe der Gitterfehlpassung und dem Relaxati¬ onsgrad abhängt . Diese biaxiale Zugverspannung bewirkt insbesondere eine Verschiebung der Energiebänder in der elektronischen Bandstruktur des Si und somit eine Erhö- hung der Elektronenbeweglichkeit. Für die Erhöhung der Löcherbeweglichkeit ist der gleichzeitige uniaxiale Zug in [110] Richtung wesentlich.
Im Rahmen der Erfindung ist es selbstverständlich mög¬ lich, auch andere Substratorientierungen (z. B. (110 Orientierung) bzw. Kristallstrukturen zu verwenden, da bei diesen die Gleitrichtungen der Versetzungen in der Schicht ebenfalls zur Ausrichtung der Struktur ausge¬ bildet werden.
Erfindungsgemäß wird in der zu verspannenden Schicht auf dem Substrat zunächst eine kristallographisch aus¬ gerichtete Struktur gebildet. Die Struktur weist eine Flächenausdehnung auf dem Substrat auf. Die mittlere Ausdehnung der Fläche auf dem Substrat ist ausgehend vom Mittelpunkt der Struktur unterschiedlich in den verschiedenen Richtungen der Wachstumsebene. Die Struk¬ tur wird bevorzugt parallel zur Gleitrichtung der mis- fit-Versetzungen ausgerichtet. Für (100) Si entspricht dies den <110> Richtungen in der Wachstumsebene. Übli- cherweise werden die Transistoren so ausgerichtet, dass der Stromfluss dann ebenfalls in eine <110> Richtung erfolgt.
In der Struktur dieser Schicht werden sodann unter Aus¬ nutzung der Fläche der Struktur und der Ausrichtung auf dem Substrat die misfit-Versetzungen gebildet. Aus der Kenntnis der Struktur bzw. deren Flächenausdehnung so¬ wie deren Anordnung auf dem Substrat werden erfindungs- gemäß gezielt Versetzungen gebildet.
Die Versetzungen werden vorteilhaft durch die Fläche der gebildeten Struktur begrenzt . Sie sind abhängig von den Gitterparametern des Substrats und der darauf ange¬ ordneten Schicht sowie der Fläche und der Ausrichtung der gebildeten Struktur. Zur Bildung der Versetzungen werden Kristalldefekte, das heißt atomare und/oder ausgedehnte Fehlstellen, z.B. Cluster, Bläschen, Hohlräume, oder eine dünne koh- lenstoffreiche Schicht, in z. B. eine Si-Ge Schicht eingebaut. Es kann hierfür eine Ionenimplantation z. B. mit He-, H-, F-, oder Si-Ionen unter geeigneten Bedin¬ gungen durchgeführt werden.
Ausgehend von den Defekten werden die Versetzungen, z. B. durch eine Temperaturbehandlung oder durch eine Oxidation gebildet. Dies führt zur Relaxation der Schicht .
Die Versetzungen werden besonders vorteilhaft in Kennt¬ nis und unter Ausnutzung der Ausdehnung der Struktur auf dem Substrat gerichtet in der relaxierten Schicht gebildet. In Abhängigkeit von der Geometrie und der Ausdehnung der Struktur auf dem Substrat, sowie der Kristallorientierung des Substrats, werden die Verset¬ zungen in den verschiedenen Richtungen somit unter¬ schiedlich dicht ausgebildet.
Vorteilhaft hängt die Dichte der Versetzungen in den beiden Richtungen zumindest bei Strukturen kleiner als der mittleren Gleitlänge der Versetzungen nur vom Län¬ ge- zu Breitenverhältnis der Struktur ab, sofern die Ausbreitungsrichtungen der Versetzungen statistisch auf die zwei <110> Richtungen in der Wachstumsebene ver¬ teilt sind. Die Anzahl der in Längsrichtung ( [110] ) laufenden Versetzungen ist somit höher als in Querrich¬ tung. Die Dichte der misfit-Versetzungen in der Si-Ge- Schicht ist ein direktes Maß für die Relaxation der Verspannung der Schicht. Ein asymmetrisches Verset¬ zungsnetzwerk bedeutet eine asymmetrische Relaxation der Si-Ge Schicht.
Besonders vorteilhaft wird die Si-Ge-Schicht vor der Relaxation strukturiert .
Dadurch wird vorteilhaft bewirkt, dass die Versetzungen leicht den Rand der Struktur erreichen können. Dadurch werden die gegenseitige Blockierung von Versetzungen und die Bildung von störenden FadenverSetzungen bzw. Versetzungsknäueln weitestgehend vermieden.
Als Substrat kann insbesondere ein (100) Si-Wafer oder ein Silicon on insulator (SOI) -Wafer verwendet werden.
Die Ausrichtung der Linien bzw. der Struktur erfolgt auf einem (100) Si-Substrat bevorzugt in dessen [110] Richtung. Dadurch wird besonders vorteilhaft bewirkt, dass die Versetzungen parallel zur Strukturrichtung gebildet werden und so eine optimale Löcherbeweglich¬ keit in [110] Richtung erreicht wird. Dies ist insbe¬ sondere für zu bildende p-Kanal MOSFETs von Vorteil.
Sehr vorteilhaft weist die gebildete Struktur in der
Schicht ein mittleres Längen- zu Breitenverhältnis etwa größer als zwei auf.
Das Längen- zu Breitenverhältnis der Struktur beein- flusst vorteilhaft die Asymmetrie der Verspannung bzw. den Betrag der Zugkomponente in <110> Richtung.
Nur beispielhaft ist die Struktur rechteckig ausgebil¬ det. Die Struktur kann also auch anders, z. B. ellip- tisch oder andersartig ausgebildet sein. Dies kann vorteilhaft durch Verwendung geeigneter Mas¬ ken realisiert werden.
Bei nachfolgender Bildung der Defekte und Versetzungs- bildung durch Relaxation der Schicht wird vorteilhaft bewirkt, dass die Versetzungen in Längsrichtung der Struktur dichter gepackt sind als in der Querrichtung. Dies führt in elektronischen oder optischen Bauelemen¬ ten zu einer Erhöhung der Ladungsträgerbeweglichkeit in Längsrichtung.
Die Längsrichtung der Struktur bildet dann zugleich auch die Richtung in der später in Bauelementen z. B. Source- und Draingebiet insbesondere eines p-Kanal Transistors ausgerichtet sind.
Durch eine Kombination aus Silizium- oder SOI-Substrat und darauf angeordneter Si-Ge-Schicht ist vorteilhaft die Kompatibilität zur CMOS-Technologie gegeben.
In einer weiteren, ganz besonders vorteilhaften Ausges¬ taltung der Erfindung wird auf einer auf diese Weise erzeugten Schicht, z. B. einer erzeugten Si-Ge-Schicht, eine weitere Schicht, z. B. eine Si-Schicht triaxial verspannt und epitaktisch angeordnet.
Die weitere aufwachsende Schicht weist ganz besonders vorteilhaft denselben Verspannungsgrad und dieselben Gitterparameter auf, wie die unter ihr angeordnete Schicht .
Auf diese Weise ist es besonders vorteilhaft möglich, z. B. triaxial verspanntes Silizium als weitere Schicht auf einer z. B. triaxial relaxierten Si-Ge-Schicht anzuordnen.
Im diesem Fall weist die weitere Si-Schicht die selben Gitterparametern auf, wie die unter ihr angeordnete relaxierte Si-Ge-Schicht. Der Verspannungsgrad beider Schichten ist komplementär.
In einer weiteren Ausgestaltung der Erfindung kann durch die Wahl der geometrischen Form der gebildeten Struktur neben triaxial verspanntem Silizium auch bia- xial (=tetragonal) verspanntes Silizium angeordnet sein.
Auf diese Weise wird besonders vorteilhaft bewirkt, dass in der Struktur neben triaxial auch tetragonal verspanntes Silizium nebeneinander in der Schichtstruk- tur angeordnet wird. Das Verfahren ist somit sehr vor¬ teilhaft geeignet, in Bezug auf die Kristallform sowohl monoklin als auch triklin asymmetrisch verspannte Schichten neben tetragonal verspannten Schichten bereit zu stellen.
Im Falle von Si-Ge und Si als Materialien der Schichten wird aus dem kubischen System der Si- bzw. Si-Ge-Atome vorteilhaft eine monokline bzw. trikline Struktur ge¬ bildet.
Sofern die lithographisch erzeugten rechteckigen Struk- turen bzw. Linien der zu verspannenden Si-Ge-Schicht parallel zu einer <110> Richtung des Substrats ausge¬ richtet sind, entsteht monoklines Si-Ge. Wenn die Aus¬ richtung von der <110> Richtung abweicht, ist die ge¬ bildete Gitterstruktur triklin. In einer weiteren besonders vorteilhaften Ausgestaltung der Erfindung wird die Struktur in der zu verspannen¬ den Schicht in <110> Richtung des Substrats ausgerich¬ tet. Eine monokline Struktur der zu verspannenden Schicht zeichnet dadurch aus, dass die Gitterparameter a, b in der Wachstumsebene gleich sind, die c-Achse sich von a und b unterscheidet. Die Winkel zwischen der b- und c- Achse, sowie zwischen a- und c-Achse betragen 90°, wäh- rend der Winkel zwischen der a und b Achse von 90° ab¬ weicht.
Dadurch ist das Verfahren geeignet, die exakten Gitter¬ parameter durch Wahl des Längen- zu Breitenverhältnis¬ ses oder allgemein der Geometrie und der Ausrichtung der Struktur, z. B. eines Rechtecks/einer Linie auf dem Substrat einzustellen.
Die asymmetrische Verspannung kann zusätzlich von den Verfahrensparametern z. B. von der Temperung als Tempe¬ raturbehandlung beeinflusst werden. Nur beispielhaft sei genannt, dass eine Zwischentempe- rung vor der lithographischen Strukturierung der Si-Ge- Schicht den Grad der Asymmetrie verbessert, da dadurch homogen verteilte Keime für die Versetzungen im Si- Substrat gebildet werden können und He als verwendetes Ion nicht entweicht. Vorteilhaft wird dadurch die An¬ zahl der Freiheitsgrade bei der Ausführung des Verfah¬ rens erhöht .
Es gilt bei einer monoklinen Struktur vorteilhaft, dass, sofern eine weitere Si-Schicht auf einer z. B. triaxial relaxierten Si-Ge-Schicht angeordnet wird, die Struktur des Siliziums auf dem Si-Ge vorteilhaft ähn¬ lich dem von uniaxial verspannten Si ist. Diese zeich¬ net sich vorteilhaft durch eine stark erhöhte Löcherbe¬ weglichkeit aus.
Ein erfindungsgemäßer Unterschied zu rein uniaxial ver¬ spanntem Si in <110>, besteht somit dann darin, dass der Verspannungszustand sich aus einer biaxialen Zug¬ spannung in a- und b-Richtung ( [100] , [010] - Richtun¬ gen) und einem uniaxialen Zug in [110] Richtung zusam- mensetzt. Die biaxiale Gitterverspannung verursacht eine Aufspaltung der Energiebänder des Siliziums, was zudem zu einer erhöhten Elektronenbeweglichkeit führt. Die uniaxiale Zugkomponente in [110] Richtung erzeugt hingegen eine erhöhte Löcherbeweglichkeit.
Ganz besonders vorteilhaft wird dadurch bewirkt, dass die Struktur somit eine erhöhte Löcher- und Elektronen¬ beweglichkeit aufweist.
In einer weiteren Ausgestaltung der Erfindung werden die Verspannungen durch Optimierung des Relaxationsgra- des mittels Anpassung der Implantations- und Temperbe¬ dingungen, der Schichtdicken, der geometrischen Struk¬ tur der strukturierten Fläche und insbesondere mit Si- Ge-Schichten mit höherem Ge-Gehalt mit möglichst großen Schichtdicken erzielt . Dadurch ist es vorteilhaft möglich, den Verspannungs- grad zu erhöhen. Ein weiterer, wesentlicher Vorteil des Verfahrens be¬ steht darin, dass die Verspannung entlang der Struktu¬ ren konstant ist.
Es können so vorteilhaft auch große Strukturen, z. B. viele Mikrometer bis Millimeter lange Strukturen, z. B. Linien , mit höchster und gleichzeitig homogener Ver¬ spannung erzeugt werden.
Diese Strukturen sind besonders geeignet zur Bildung hochwertigster neuer und besonders schneller Bauelemen- te, z. B. Transistoren.
Bei der Herstellung von Transistoren bedeutet dies vor¬ teilhaft, dass die Verspannung und somit die höhere Beweglichkeit der Ladungsträger nicht mehr von den Di¬ mensionen der Bauelemente, wie z. B. der Kanallänge abhängt .
Um auf dem gleichen Wafer neben einer erhöhten Löcher¬ beweglichkeit auch eine weiter erhöhte Elektronenbeweg¬ lichkeit zu erzeugen, kann alternativ in derselben axialen Ebene auch tetragonal verspanntes Material der derselben Schicht, z. B. aus Silizium erzeugt werden. Dies gelingt durch Erzeugung quadratischer oder runder Strukturen, oder auch durch sehr große Strukturen be¬ liebiger Form, bei denen auf Grund der begrenzten Laufstrecke von misfit-Versetzungen keine asymmetrische Relaxation mehr auftritt. Die Einstellung des Verhält¬ nisses der biaxialen zur uniaxialen oder einfach ausge¬ drückt der Asymmetrie der Verspannung lässt sich durch geeignete Wahl des Längen- zu Breitenverhältnisses bestimmen. Die maximale Verspannung kann auch durch den Ge-Gehalt und dem Relaxationsgrad bestimmt werden.
Besonders vorteilhaft wird, insbesondere im Falle einer Si-Schicht als zu verspannende Schicht, deren Schicht- dicke d3 in geeigneter Weise gewählt, um darin eine erhöhte Ladungsträgerbeweglichkeit zu erzeugen.
Weiterhin ist denkbar, daneben oder alternativ auch die Implantations- und/oder Temperbedingungen während des Verfahrens so zu wählen, dass damit die Ladungsträger- beweglichkeit in der Schicht erhöht wird.
Als Substrat wird in der Regel ein Si- oder Silicon on insulator (SOI) -Substrat gewählt werden.
Im weiteren wird die Erfindung an Hand von Ausführungs- beispielen und der beigefügten Figuren näher beschrie- ben.
Fig. 1 zeigt in Aufsicht die Anordnung aus einer Si-Ge- Schicht 2 auf einem (100) orientierten Si-Substrat 1.
Gemäß eines ersten Ausführungsbeispiels wird die Her¬ stellung einer monoklin/triaxial verspannten Si-Ge- Schicht 2 nach dem erfindungsgemäßen Verfahren be¬ schrieben.
Eine 180 nm dicke, pseudomorphe Sio.79Geo.21 Schicht 2, wird mit CVD (chemical vapour deposition) oder MBE (mo- lecular beam epitaxy) auf einem (100) Si-Substrat 1 deponiert. Die Heterostruktur wird mit 45 keV He+-Ionen mit einer Dosis von 7 x 1015 cm"2 oder mit 195 keV Si- Ionen mit einer Dosis von l,5xlθ14 cm"2 implantiert. Im Anschluss wird die Schicht bei 450 0C für 1 min getem¬ pert. Mittels Lithographie, Chrommaske und reaktivem Ionenätzen wird die in Fig. 5 gezeigte rechteckige Struktur mit einer Breite von 4 μm und einer Länge von 8 Millimeter strukturiert. Es kann auf diese Weise aber beispielsweise auch eine Struktur mit 4 x 8 μm Breite zu Länge erzeugt werden. Danach wird die Struktur bei 850 0C für 10 min in einer Ar-Atmosphäre getempert.
Die Ge-Konzentration in der Si-Ge-Schicht 2 kann auf Grund der vollständigen Mischbarkeit von Si und Ge im Prinzip beliebig gewählt werden. Bevorzugt werden Ge¬ Konzentrationen im Bereich von 10 bis 30 At%.
Die Struktur 2 ist entlang der Linie 9, in [110] Rich¬ tung des Substrates ausgerichtet. Diese Anordnung der Struktur der Si-Ge-Schicht 2 auf dem 100 Si-Substrat bewirkt, dass sich die misfit-Versetzungen parallel bzw. quer zur Struktur bilden und dadurch eine optimale Asymmetrie der Relaxation erzielt wird.
Der Defektbereich kann alternativ auch mit H-Ionen in der Si-Ge-Schicht 2 erzeugt werden.
Eine Zwischentemperung wird insbesondere nach Implanta¬ tion mit He- oder H-Ionen oder anderen nicht lösbaren Elementen im Substrat durchgeführt. Der Temperaturbe¬ reich für die Zwischentemperung wird so gewählt, dass die Temperaturbehandlung zur Nukleation von He- bzw. H- Blasen führt. Dadurch wird verhindert, dass die Ionen durch die Strukturierung entweichen.
Bezugszeichen 2a definiert die Gitterzelle. Fig. 2 zeigt die Versetzungen 6a und 6b, welche in der Struktur der Si-Ge-Schicht 2 gemäß der Fig. 1 erzeugt werden.
Die in [110] Längsrichtung der Struktur der Si-Ge- Schicht 2 laufenden Versetzungen 6a werden dicht ge¬ packt gebildet. In der Querrichtung werden Versetzungen 6b weniger dicht gepackt gebildet. Nur jeweils eine Versetzung ist aus Platzgründen mit Bezugszeichen ver¬ sehen.
Rutherford Rückstreuung/Channeling Messungen zeigen, dass die Si-Ge-Schicht 2 in Längsrichtung zu 37%, quer zur rechteckigen Struktur jedoch zu 77% relaxiert ist. Dies bedeutet, dass der Gitterparameter in Längsrich¬ tung kleiner ist, als der Gitterparameter in Querrich- tung. Die Löcherbeweglichkeit steigt in Längsrichtung ([HO]) .
Rechnet man diese Relaxationsgrade bei 21 at% Ge in der Si-Ge-Schicht in relative Gitterverzerrungen des Si um, erhält man für die eine Richtung etwa 0,35% für die andere etwa 0,7% Verzerrung. Dies entspricht einem Zug von etwa 400 MPa.
Fig. 3 zeigt die gebildete triaxiale Verspannung der der Si-Ge-Schicht 2 an Hand der Gitterzelle 2a in Auf¬ sicht .
Die triaxiale Verspannung der Si-Ge-Schicht 2 ist durch Verzerrung der Gitterzelle 2a dargestellt. Während tetragonal verspanntes Si-Ge 2 biaxial in den Richtung der [100] und [010] die Zugverspannung aufweist, ist das triaxial verspannte Si-Ge 2 erfindungsgemäß zusätz¬ lich in [-110] Richtung zugverspannt (s. Fig. 4) , wo¬ durch eine rautenförmige Basisfläche der Gitterzelle 2a entsteht. Diese Verspannung führt zu einer höheren Lö¬ cherbeweglichkeit.
Fig. 4 zeigt die in Bezug auf die Kristallform entstan¬ dene monokline Gitterzelle 2a. Die Basisfläche ist rau¬ tenförmig. Der Winkel γ weicht von 90° ab. Durch dicken Pfeil dargestellt ist die Stromrichtung im späteren
Transistor. Es kann hieraus ein Transistor mit erhöhter Ladungsträgerbeweglichkeit für Elektronen und Löcher gebildet werden.
Die Fig. 5 zeigt im Querschnitt die erfindungsgemäß erzeugte Schichtstruktur mit derartiger Ladungsträger¬ beweglichkeit nach Aufwachsen einer weiteren Schicht 3 auf der triaxial verspannten Schicht 2. Die triaxial verspannte Schicht 2 kann, wie für Fig. 1 bis 4 darge¬ stellt, aus Si-Ge und das Substrat 1 aus Silizium be- stehen. Eine weitere Siliziumschicht 3 wurde epitak¬ tisch auf der triaxial relaxierten Si-Ge-Schicht 2 de¬ poniert.
Auch die weitere Si-Schicht 3 ist besonders vorteilhaft triaxial verspannt, und weist eine erhöhte Löcherbeweg- lichkeit und Elektronenbeweglichkeit auf.
Gemäß eines weiteren Ausführungsbeispiels wird in An¬ lehnung an die gezeigten Figuren die Herstellung einer monoklin verzerrten Si-Schicht 3 nach dem erfindungsge¬ mäßen Verfahren beschrieben.
Eine Heterostruktur bestehend aus einem Substrat 1, einer 175 nm dicken, pseudomorphen Sio.77Geo.23-Schicht 2 und einer 7 nm dicken Si-Oberflächenschicht 3 aus Si(IOO) dient als Ausgangsmaterial.
Für eine nachfolgende Ionenimplantation wird eine Schutzschicht auf der Heterostruktur abgeschieden. Die¬ se Schutzschicht besteht aus SiO2, abgeschieden mittels PECVD.
Die Heterostruktur wird mit 60 keV He+-Ionen mit einer Dosis von 7 x 1015 cm"2 implantiert und anschließend bei 450 0C für 1 min getempert. Die Schutzschicht wird durch nasschemisches Ätzen in gepufferter HF-Lösung wieder entfernt. Mittels Standard-Lithographie und re¬ aktivem Ionenätzen werden, wie prinzipiell für Fig. 5 gezeigt, Linien mit einer Breite von 4 μm und einer Länge von 8 Millimeter (nicht 10 μm wie in Fig. 5 dar¬ gestellt) , strukturiert. Danach wird die Struktur bei 850 0C für 10 min in Ar Atmosphäre getempert.
RBS/Channeling Messungen zeigen, dass die Si-Ge-Linien in [110] Längsrichtung nur zu 42%, quer zur Längsrich¬ tung jedoch zu 72% relaxiert sind.
Das bedeutet vorteilhaft, dass der Gitterparameter in
Längsrichtung kleiner ist, als der Gitterparameter quer zur Längsrichtung. Die entsprechend in der Si-Schicht 3 erzeugte Gitterverzerrung beträgt 0,41% entlang der Linien und 0,71% senkrecht zu den Linien.
Gemäß eines weiteren Ausführungsbeispiels wird von ei¬ ner 175 nm dicken Sio.77Geo.23-Sch.icht und von einer 8 nm dicken, kubischen Si-Schicht 3 ausgegangen. Wiederum wird eine 100 nm dicke PECVD Oxid-Schicht auf Schicht 3 der Fig. 5 aufgebracht. Die Heterostruktur wird mit 60 keV He+-Ionen mit einer Dosis von 1 x 1016 cm"2 implan¬ tiert und anschließend bei 600 0C für 1 min getempert. Eine 10 nm dicke Cr-Schicht wird auf der Oberfläche der Struktur abgeschieden. Diese Schicht-Struktur wird mit rechtwinkligen Masken mit einer Länge x Breite von etwa 10 x 2 μm strukturiert. Die Cr-Schicht wird dabei als hard mask benutzt um die rechteckigen Strukturen 2, 3 zu erzeugen. Die Cr Schicht und die Schutzschicht wird durch nasschemisches Ätzen entfernt. Danach wird die Struktur bei 850 0C für 10 min in Ar-Atmosphäre getem¬ pert. In den 2 bis 10 μm großen Strukturen konnten mit¬ tels Transmissionselektronenmikroskopie keine Verset- zungen nachgewiesen werden bei einer Nachweisgrenze von ca. 105 cm"2.
Gemäß eines weiteren Ausführungsbeispiels kann optional in Anlehnung an die gezeigten Figuren eine Si-Ge¬ Schicht 2, allerdings mit einer dünnen Si-Cap-Schicht, auf einem Substrat 1 angeordnet werden.
Der Vorteil liegt darin begründet, dass die Si-Cap- Schicht während der Relaxation der Si-Ge-Schicht direkt verspannt wird. Auf diese Weise ist nur ein einziger Epitaxieschritt erforderlich, um eine verspannte Si- Schicht 3 auf einer verspannten Si-Ge-Schicht 2 zu er- zeugen. Die Schichtdicke d3 der Si-Schicht 3 wird vor¬ teilhaft so gewählt, dass deren kritische Schichtdicke nicht überschritten wird.
Es kann statt dessen auch ein SOI-Substrat mit einer dünnen Si-Schicht zur Abscheidung der Si-Ge Schicht und eventuell einer weiteren Si Schicht verwendet werden. Die Si Schicht auf dem Oxid übernimmt die Funktion der Schicht 3 in Fig. 5 und muss daher ebenfalls eine un¬ terkritische Schichtdicke ausweisen, um während der Relaxation der strukturierten Si-Ge Schicht triaxial verspannt zu werden. Dann wird triaxial verspanntes Si 3 direkt auf einer SiO2-Schicht 2 ohne Waferbonden er¬ zeugt.
In einer weiteren Ausgestaltung der Erfindung ist es möglich, in der Schicht 2 eine dünne kohlenstoffreiche Si-Ge-C-Schicht einzubauen. Kohlenstoff kann in Silizi¬ um bis zu ca. 2 Atom-% substitutioneil eingebaut wer¬ den, um den Gitterparameter zu verkleinern. Dadurch werden dünne relaxierte Si-Ge Schichten dadurch erzeugt, dass in eine Si-Ge-Schicht (z.B. 170 Nanometer Si-Ge mit 22 at%Ge) eine sehr dünne, z. B. eine 10 Na¬ nometer dünne Si-C Schicht mit einem ausreichend hohen Kohlenstoffgehalt eingebaut wird. Während des Temperns bei hohen Temperaturen ca. 9000C scheidet sich der in Übersättigung vorliegende Kohlenstoff aus. Dadurch wer¬ den Defekte gebildet, die die Relaxation einer Si-Ge- Schicht begünstigen. Dadurch wird vorteilhaft Ione¬ nimplantation durch eine spezielle Schichtstruktur er¬ setzt. Durch weitere Implantationen kann ein höherer Relaxati¬ onsgrad der Si-Ge-Schicht 2 erzeugt werden, wodurch die Verspannung der Si-Schicht 3 zunimmt.

Claims

Pat ent ansprüche
1. Verfahren zur Erzeugung einer verspannten Schicht (2) mit den Schritten:
- die Schicht (2) wird auf einem Substrat (1) an- geordnet und verspannt,
- die verspannte Schicht (2) wird strukturiert,
- die Schicht (2) wird relaxiert,
- es werden gerichtete Versetzungen in der zu ver¬ spannenden Schicht (2) gebildet.
2. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die gebildete Struktur in der Schicht (2) ein Län¬ gen- zu Breitenverhältnis größer als zwei aufweist.
3. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von Si-Ge oder Si-Ge-C oder einer SiGe-Schicht mit einer dünnen Si-Cap-Schicht als Material für die Schicht (2) .
4. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von (100) Si oder eines SOI-Substrats als Ma¬ terial für das Substrat (1) .
5. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens eine Ionenimplantation der Schicht (2) .
6. Verfahren nach vorhergehendem Anspruch, gekennzeichnet durch
Wahl von He-, H-, F- oder Si-Ionen.
7. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch mindestens eine Temperaturbehandlung.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei aus einem kubischen System der Schicht (2) ein monoklines oder triklines System gebildet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (2) triaxial verspannt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Schicht (2) eine weitere Schicht (3) ange¬ ordnet wird.
11. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass die weitere Schicht triaxial verspannt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
Wahl von Silizium als Material für die weitere Schicht (3) .
13. Schichtstruktur, hergestellt nach einem Verfahren der vorhergehenden Ansprüche, bei der eine Schicht (2) triaxial verspannt auf ei¬ nem Substrat (1) angeordnet ist.
14. Schichtstruktur nach Anspruch 13, bei der die triaxial verspannte Schicht (2) Si-Ge umfasst.
15. Schichtstruktur nach einem der vorhergehenden An- Sprüche 13 bis 14, bei der auf der triaxial verspannten Schicht (2) eine weitere Schicht (3) triaxial verspannt ange¬ ordnet ist.
16. Schichtstruktur nach einem der vorhergehenden An- sprüche 13 bis 15, bei der die weitere Schicht (3) und / oder das Sub¬ strat (1) Si umfasst.
17. Schichtstruktur nach einem der vorhergehenden An¬ sprüche 13 bis 16, gekennzeichnet durch ein SOI-Substrat (1) .
18. Elektronisches Bauelement, umfassend eine Schicht¬ struktur nach einem der vorhergehenden Ansprüche 13 bis 17.
EP05798784A 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur Withdrawn EP1794779A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004048096A DE102004048096A1 (de) 2004-09-30 2004-09-30 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
PCT/DE2005/001669 WO2006034679A2 (de) 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Publications (1)

Publication Number Publication Date
EP1794779A2 true EP1794779A2 (de) 2007-06-13

Family

ID=35929577

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05798784A Withdrawn EP1794779A2 (de) 2004-09-30 2005-09-22 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Country Status (5)

Country Link
US (1) US8048220B2 (de)
EP (1) EP1794779A2 (de)
JP (1) JP2008515209A (de)
DE (1) DE102004048096A1 (de)
WO (1) WO2006034679A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008062685A1 (de) * 2008-12-17 2010-06-24 Siltronic Ag Halbleiterscheibe mit einer SiGe-Schicht und Verfahren zur Herstellung der SiGe-Schicht
US8859348B2 (en) 2012-07-09 2014-10-14 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244970A (en) * 1990-05-29 1993-09-14 Tonen Corporation Modified polyolefin-containing thermoplastic resin composition
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
EP1016129B2 (de) * 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE19848026A1 (de) * 1998-10-17 2000-04-20 Bayer Ag Verfahren zur Herstellung von Bis(4-hydroxyaryl)alkanen
JP2000174148A (ja) * 1998-12-09 2000-06-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JP4698793B2 (ja) * 2000-04-03 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100366923B1 (ko) * 2001-02-19 2003-01-06 삼성전자 주식회사 에스오아이 기판 및 이의 제조방법
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6900094B2 (en) * 2001-06-14 2005-05-31 Amberwave Systems Corporation Method of selective removal of SiGe alloys
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
DE10157627A1 (de) * 2001-11-26 2003-06-12 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer Schicht auf einem Substrat
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
US6699764B1 (en) * 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006034679A2 *

Also Published As

Publication number Publication date
US20080067544A1 (en) 2008-03-20
WO2006034679A2 (de) 2006-04-06
US8048220B2 (en) 2011-11-01
JP2008515209A (ja) 2008-05-08
DE102004048096A1 (de) 2006-04-27
WO2006034679A3 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE112011102840B4 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
EP1816672B1 (de) Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE10318283A1 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US6464780B1 (en) Method for the production of a monocrystalline layer on a substrate with a non-adapted lattice and component containing one or several such layers
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102012108092A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung unter Verwendung der Stress-Memorization-Technologie
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE102009023237A1 (de) Verformungsumwandlung in biaxial verformten SOI-Substraten zur Leistungssteigerung von p-Kanal- und n-Kanaltransistoren
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102010002410B4 (de) Verformungsgedächtnistechnologie in verformten SOI-Substraten von Halbleiterbauelementen
WO2006034679A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE102010046215B4 (de) Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE112017005704T5 (de) Verfahren zum Herstellen eines Silizium-Einkristalls und Silizium-Einkristallwafer
DE102006010273B4 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
DE102006057064A1 (de) Epitaktische Gruppe-III-Nitrid-Schicht auf (001)-orientiertem Gruppe-IV-Halbleiter
KR20010037475A (ko) 웨이퍼 제조방법

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20070314

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20090217

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20150609