EP1616346A2 - Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur - Google Patents

Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Info

Publication number
EP1616346A2
EP1616346A2 EP04727506A EP04727506A EP1616346A2 EP 1616346 A2 EP1616346 A2 EP 1616346A2 EP 04727506 A EP04727506 A EP 04727506A EP 04727506 A EP04727506 A EP 04727506A EP 1616346 A2 EP1616346 A2 EP 1616346A2
Authority
EP
European Patent Office
Prior art keywords
layer
strained
substrate
layer structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04727506A
Other languages
English (en)
French (fr)
Inventor
Siegfried Mantl
Bernhard HOLLÄNDER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP1616346A2 publication Critical patent/EP1616346A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Definitions

  • the invention relates to a method for producing a strained layer on a substrate and a layer structure.
  • MOSFETs metal oxide field effect transistors
  • An increase in performance is usually achieved by reducing the transistor dimensions.
  • This is very complex and expensive, since the key technologies of chip production, such as the lithography process and the etching process, have to be replaced by more powerful systems.
  • An alternative way is to use more powerful materials.
  • the use of strained silicon, strained silicon-germanium alloys (Si-Ge) or silicon-carbon (Si-C) and silicon-germanium-carbon (Si-Ge-C) is particularly suitable here.
  • the use of silicon or Si-Ge, Si-C or Si-Ge-C in a certain elastic distortion state improves the material properties, in particular the charge carrier mobility of the electrons and holes, which is extremely important for components.
  • dislocations are built in at the interface between the layer formed and the substrate, but disadvantageously many dislocations run from the interface to the layer surface (so-called threading dislocations). There If most of these dislocations continue through newly grown layers, they significantly degrade the electrical and optical properties of the layer material.
  • dislocation density or “defect density” is understood to mean the thread dislocation density.
  • silicon germanium (Si-Ge) material system is thermodynamically a completely miscible system, the connection can be made in any concentration.
  • Silicon and germanium are characterized by the same crystal structures, but differ in the lattice parameter by 4.2%, i.e. H. that a Si-Ge layer or a pure Ge layer grows strained on silicon. Carbon can only be incorporated in silicon up to approx. 2 atomic% in order to reduce the lattice parameter.
  • this method leads disadvantageously to high layer roughness, to dislocation multiplication with an extremely inhomogeneous distribution of threading dislocations and thus to crystallographic tilting of Areas, so that a complex polishing of the layers is required before strained silicon can be deposited on the buffer produced in this way in an additional epitaxial step.
  • the extremely inhomogeneous distribution of the threading dislocations results in areas locally despite the comparatively low average dislocation density
  • High dislocation density which has a very negative effect on the function of transistors
  • a special wafer cleaning must be carried out to ensure monocrystalline growth and the incorporation of contaminants minimize or undesirable doping.
  • the object of the invention is to provide a simple method for producing a strained layer on a
  • the method for producing a strained layer on a substrate comprises the following steps:
  • the layer structure is subjected to at least one temperature treatment and / or an oxidation, so that dislocations are formed starting from the defect area, which lead to relaxation of a layer adjacent to the straining layer.
  • the layer to be braced advantageously braces.
  • defect includes crystal defects, that is, atomic and extensive defects, e.g. B. understand clusters, bubbles, voids and so on. Starting from such generated defect areas, dislocations are formed which lead to a relaxation of a layer adjacent to the tensioning layer.
  • the defect area is generated in such a way that the dislocations lead to relaxation of a layer adjacent to the layer to be strained.
  • the defect area can be produced particularly advantageously in the substrate.
  • Relaxation is the reduction of the elastic tension within a layer.
  • An adjacent layer is thus to be understood as a layer that is separated from the one to be braced directly or separately by one or more additional layers Layer is arranged if it is ensured that the dislocations lead to relaxation of a layer immediately adjacent to the layer to be strained.
  • substrate is to be understood as a layer on which the layer to be strained is arranged.
  • At least one first layer can be applied epitaxially to the free surface of the layer to be strained, this first layer having a different degree of tension than the layer to be strained.
  • a defect region can then be created in the first layer.
  • the layer structure is subjected to at least one temperature treatment, so that dislocations are formed starting from the defect area, which lead to relaxation of the first layer. As a result, the layer to be strained arranged underneath stretches.
  • a graded layer is also understood as a first layer, the region of the graded layer arranged on the layer to be strained having a different degree of tension than the layer to be strained.
  • a defect region is then created in the graded layer.
  • the layer structure is subjected to a temperature treatment, so that, starting from the defect area, dislocations are formed which lead to Relaxation of the area of the graded layer arranged on the layer to be strained. As a result, the adjacent layer to be strained again.
  • the layer to be strained is transformed into an elastically strained layer.
  • a layer adjacent to the layer to be tensioned relaxes, which advantageously has the effect that the layer to be tensioned changes into the desired tensioned state.
  • the layer region of the graded layer which adjoins the layer to be strained relaxes, so that the layer to be strained again changes into the desired strained state.
  • the layer arranged on the layer to be strained has a different degree of tension than the layer to be strained itself.
  • a further layer which is also relaxing in the course of the method can be arranged between a layer to be strained and the substrate.
  • a relaxing layer is thus obtained on a substrate, on which a layer to be strained is arranged.
  • a layer relaxing in the course of the method can in turn be arranged on this.
  • a layer to be tensioned can in turn be arranged on this relaxing layer.
  • Further layer ten can be arranged.
  • the relaxing layers have a different degree of tension than the adjacent layers to be tensioned. After relaxation of the layers, the layers to be strained are tensioned in one process step during the heat treatment or during the oxidation.
  • Such an epitaxial layer structure or wafer can advantageously be produced in a deposition process.
  • the wafer can particularly advantageously be left in the reactor and deposited without complex polishing and cleaning.
  • the epitaxial layer structure is kept regularly thin, e.g. B. less than about 500 nanometers, in particular less than 200 nanometers, it is ensured that an excellent thermal conductivity is obtained within the entire layer sequence.
  • the layer structure is advantageously subjected to at least one temperature treatment.
  • oxidation can accordingly be used as treatment, or a combination of oxidation and thermal treatment. This also increases the concentration of elements that are important for the functioning of the component within the layer structure (e.g. Ge enrichment in Si-Ge).
  • materials for the substrate come in particular z. B. silicon, SOI substrates, SiC, graphite, diamond,
  • the method according to the invention has a number of advantages.
  • the advantage of this method is that only a single epitaxial deposition and no complex and time-consuming processes are required to produce a strained layer. process steps such as wafer bonding and polishing (CMP) is required.
  • CMP wafer bonding and polishing
  • SOI substrates with a thin Si surface layer to be strained can be used as the basic structure for the substrate.
  • Silicon on sapphires, BESOI or SIMOX wafers can also be selected as substrates.
  • SIMOX wafers generally have a dislocation density of approx. 10 5 cm -2 , at best 10 2 -10 3 cm “2 , but are characterized by very good layer homogeneity and purity, as well as by economical production.
  • the process uses process steps that are established in silicon technology.
  • the technology can thus also be used on very large wafers, e.g. B. 300 millimeter wafer can be transferred.
  • the defect area can be created by ion implantation.
  • a temperature between 550 and 1200 ° C. and in particular between 700 and 950 ° C. can be selected as a suitable measure for a temperature treatment.
  • Defects, in particular dislocations, form from the defect area in the second layer, which lead to relaxation of the first layer, as a result of which the layer to be tensioned is tensioned.
  • the tension of the first layer tensile or compressive stress, the resulting stress in the layer to be tensioned can be selected.
  • the first layer pressure-stressed before the temperature treatment e.g. B. of choice of Si-Ge as material for the first layer (with any Ge concentration) then the layer to be strained, z. B.
  • Si-Ge layer consisting of silicon, tensile.
  • the Si-Ge layer can be replaced by using a tensile first layer of, for example, Si-C with up to approx. 1 -2at% C in order to produce compressively stressed silicon.
  • ternary alloys such as Si-Ge-C
  • doped Si layers or alloys B, As, P, Sb, Er, S or others
  • the temperature treatment can be carried out in an inert atmosphere, vacuum or in an oxidizing, e.g. B. in 0 2 or H 2 0 environment or in nitriding, z. B. in NH 3 or reducing atmosphere, e.g. B. in forming gas. Very good results are achieved with temperature treatment in nitrogen.
  • the tensioned layer or the tensioned layers produced in this way are exposed, for example by wet-chemical removal of the layers.
  • One or more layers can also be removed by means of an additional hydrogen or helium implantation.
  • etching or grinding or a combination can also be used.
  • the separation can be done in such a way that either only the another epitaxial layer or the layer structure on the new wafer, usually on Si0 2 , is transferred.
  • Si-Ge layers as the layer structure, these can advantageously be selectively etched away.
  • This can, for. B. strained silicon can be produced directly on Si0 2 .
  • the plane in which the He or hydrogen bubbles were previously generated can advantageously be selected as the separation plane. As a result, even very thin layers can advantageously be separated and the required implantation dose can also be reduced.
  • the defect area generated for the relaxation can also be used to getter hydrogen, which is implanted much deeper, that is, with higher energy, and thus lead to layer separation.
  • An implantation of the hydrogen or helium with higher energy leads to less damage to the already relaxed or tensioned layers and, in addition, the throughput can be increased, since implantation systems usually deliver more ion current at higher energies (eg> 50 keV) ,
  • the exposed layer structure serves to build up more complex layer structures.
  • a person skilled in the art will consider all the usual processing and layer materials, depending on which layer structure is to be formed or on which requirements the layer structure to be formed should meet.
  • silicon, SOI structures, silicon on sapphires, SIMOX wafers or BESOI structures can be selected as substrates. In this case they are correct bracing layer, the insulator and the substrate as a basic structure.
  • the layer to be strained can advantageously be selected from silicon.
  • the layer to be strained can be selected particularly advantageously with a thickness of 1-100 nanometers, in particular 5-40 nanometers. This layer thickness should at least not exceed the critical layer thickness and it must be so small that at least a substantial part of the dislocations from the first layer can spread along the sliding planes in this layer. This thickness depends in particular on the degree of tension of the first layer and its layer thickness. The greater the desired tensioning of the layer, the smaller the thickness of the layer to be tensioned must be.
  • a large layer thickness ratio from a relaxing layer to a layer to be strained appears advantageous, in particular a layer thickness ratio of greater than or equal to 10.
  • an epitaxial Si-Ge or Si-Ge-C or Si-C layer with a thickness that is advantageously close to the critical layer thickness can be deposited.
  • the critical layer thickness defines the maximum layer thickness for this first layer, at which defect-free growth is still possible on the layer that is not to be lattice-matched. With a layer thickness below this critical layer thickness, strictly pseudomorphic, ie completely defect-free growth can be achieved. The critical layer thickness should not be exceeded so far that the layer is already noticeably relaxed.
  • a graded layer can also be arranged on a substrate below a layer to be strained. This means that the composition rises or falls within the graded layer.
  • the Ge concentration starting from the substrate can be reduced slowly or in steps, or growth can also be started with a higher Ge concentration or even with pure germanium (Ge) over only a few nanometers.
  • the Ge concentration can drop rapidly, e.g. B. to 25at%. Under the selected conditions, the layer thickness can still be around 80 nanometers. The area with the high Ge concentration enables high degrees of relaxation over 80%.
  • a U concentration profile can also be advantageous in order to achieve a specific Ge concentration of e.g. B. 20-40at% to achieve the greatest possible degree of relaxation of the first layer and thus a high degree of bracing for the layer to be braced.
  • the thickness of the first layer is also advantageous to choose the thickness of the first layer as large as possible, since the stress relaxation then takes place more efficiently.
  • a maximum layer thickness of approx. 400 nanometers can be achieved.
  • a complex concentration profile is advantageous at higher Ge contents.
  • a further layer e.g. B. to avoid surface roughening by blistering after hydrogen or helium implantation on the layer structure.
  • This layer can be amorphous or polycrystalline.
  • This layer can before or after the creation of the defect area z. B. deposited by ion implantation.
  • the layer thickness of this optional layer only has to be coordinated with the implantation parameters.
  • a second and further layer is then optionally arranged between two relaxing layers and the relaxation takes place particularly efficiently. It is particularly advantageous to obtain at least one very thin strained layer on at least one relaxed layer, in particular strained silicon on relaxed Si-Ge. As mentioned, it is also possible to generate several layers to be strained and several relaxed layers. In a particularly advantageous embodiment of the invention, a locally limited defect area is generated by arranging a mask. This has the particularly advantageous effect that locally strained and unstressed areas are generated in planar form from the layer to be strained, that is to say in a plane directly next to one another without further step formation as previously known from the prior art. The relaxation and accordingly the tension only take place under the non-masked areas.
  • the defect area or areas can be particularly advantageously by ion implantation, preferably with light ions such as hydrogen (H + , H 2 + ), helium, fluorine, boron, carbon, nitrogen, sulfur and so on, or by ions of the layer or substrate material itself, that is z.
  • light ions such as hydrogen (H + , H 2 + ), helium, fluorine, boron, carbon, nitrogen, sulfur and so on, or by ions of the layer or substrate material itself, that is z.
  • noble gas ions are also z. B. Ne, Ar, Kr and so on.
  • a dose of approximately 3 ⁇ 10 15 to 3.5 ⁇ 10 16 cm -2 is used , but in particular for helium from 0.4–2.5 ⁇ 10 16 cm -2 .
  • a combination of two implantations, e.g. B. first hydrogen and then helium or only boron and then hydrogen are suitable.
  • a boron implantation in connection with a hydrogen implantation allows the dose of the hydrogen implantation to be reduced.
  • a temperature Treatment between implantations can be beneficial to generate nucleation seeds for defect formation.
  • the defect area is advantageously generated at a distance of 50 to 500 nanometers from a layer to be relaxed.
  • a defect area is generated in the substrate and crystal defects in the remaining layer structure. This applies especially to ions that lead to the formation of bubbles or cracks, e.g. Hydrogen, helium, fluorine, neon, or argon.
  • Si implantation can be advantageous with a Si implantation compared to the implantation with very light ions such.
  • hydrogen or helium ions reduce the dose considerably, that is, in particular, by a factor of 10-100. This advantageously shortens the implantation times and thereby considerably increases the wafer throughput.
  • the defect formation in the substrate and in the first layer can also be set independently of one another by means of two or more implantations.
  • An advantageous procedure is also first to carry out one or more implantations with different energy, possibly also with different ions in the first layer with a low dose, and to build up the defect region in the second layer with a second implantation.
  • the generation of point defects in the to relaxing first layer leads to accelerated diffusion and greater relaxation.
  • the ion implantation can be carried out over the entire surface or by using an implantation mask, e.g. B. Photoresist can be performed anywhere on the wafer.
  • the wafer for the ion implantation is not tilted at an angle of 7 °, as is known from the prior art. Rather, the wafer is tilted from the normal at an angle of greater than 7 °, in particular at an angle of 30-60 °.
  • the method makes it possible to produce tensioned and non-tensioned layers next to one another on the wafer while ensuring planarity without steps. Ultimately, this becomes possible because the final temperature treatment can be carried out with such a small thermal budget that unimplanted areas of the first layer on the layer to be strained and / or a second layer under the layer to be strained do not or hardly relax, and so do the The layer to be strained is not changed at these points.
  • Further epitaxial layers can be deposited on generated strained areas in order to e.g. B. increase the layer thickness of the strained areas or adapt locally to the wafer or new layers z. B. for more complex electronic or optoelectronic components.
  • the method according to the invention can be used to produce one or more strained layers which advantageously have an extremely low surface roughness of regularly less than 1 nanometer and only a low defect density of less than 10 7 cm -2 , in particular less than 10 5 cm "2 .
  • the low roughness is particularly advantageous in the manufacture of MOSFETs where a thermal oxide or other dielectric, e.g. B. a high-k dielectric, that is, a material with a high dielectric constant must be generated on the strained layer.
  • a thermal oxide or other dielectric e.g. B. a high-k dielectric, that is, a material with a high dielectric constant must be generated on the strained layer.
  • the surface roughness has a very sensitive influence on the electrical quality of the dielectric, which is the heart of a transistor.
  • the mobility of the charge carriers in a very thin layer is also largely determined by the interfaces.
  • the surface roughness of, for example, strained silicon can be caused by the growth of a thermal oxide can be further reduced. This oxide produced in this way can then be removed before the growth or deposition of the gate dielectric.
  • the method offers the potential for a further reduction in the dislocation density in the relaxed and the tensioned layer.
  • etching trenches in the layers with micrometer intervals for example from 1 to 100 micrometers or more advantageously, by etching trenches which are matched to the component structures and subsequent annealing at temperatures above 500 ° C. Thread dislocations in the layer slide to the edge of these areas and are thus healed.
  • These etched trenches can also be used to produce shallow trench insulation.
  • the trenches are filled with an insulator material and the components are thus electrically separated from one another.
  • the strained silicon layers produced in this way can be used advantageously, since the electron and hole mobility in the tetragonal lattice of the strained silicon is approx. 100% and approx. 30%, respectively unstressed silicon is increased if the lattice strain is> 1%.
  • FIG. 1 Schematic layer system comprising a substrate 1 and a 2-layer, epitaxially applied layer structure consisting of layer 4 to be relaxed and layer 5 to be tensioned and a defect region 99 generated by ion implantation.
  • FIG. 2 Schematic layer system comprising an SOI substrate consisting of silicon 1, an insulation layer 2 and a silicon surface layer 3 and an epitaxially applied layer structure consisting of layers 4 and 5, with layer 3 and / or 5 to be strained adjacent to the layer 4 to be relaxed.
  • Figure 3 Schematic layer system, corresponding to Figure 1, wherein there is another layer 6 to be relaxed above the layer 5 to be strained.
  • FIG. 4 Schematic layer system, corresponding to FIG. 2, with a further layer 6 to be relaxed located above the layer 5 to be tensioned.
  • Figure 5 Schematic layer system, corresponding to Figure 1, wherein the layer structure 54 to be relaxed has a gradual concentration curve perpendicular to the layer plane.
  • FIG. 6 Schematic layer system, comprising a substrate with a buried defect structure 99, a 2-layer, epitaxially applied layer structure (4 and 5), an implantation mask 66 and a layer 5 that is tensioned after tempering.
  • Figure 7 Schematic layer system corresponding to Figure 6, wherein after implantation and tempering in the unmasked area there is a relaxed layer 4 ⁇ and a strained layer 5 ", while in the masked area there is a strained layer 4 and an unstretched layer 5.
  • FIG. 1 shows the production of a layer 5 to be strained on a layer 4 to be relaxed on a substrate 1.
  • the layer growth is preferably carried out with gas phase epitaxy or with molecular beam epitaxy.
  • Layer 4 for example a silicon germanium (Si) layer, is epitaxially deposited on a silicon substrate 1.
  • Ge germanium
  • Ge germanium
  • the layer 5 to be strained (eg Si) is then deposited with a layer thickness d 5 of, for example, 1-50 nm. It should be noted that a higher one
  • Layer thickness d 4 is advantageous since this will generally lead to lower dislocation densities and a higher degree of relaxation in the stress-relieved virtual substrate.
  • the layer system described above consisting of layers 4 and 5 instead of on an Si substrate, can be placed on an SOI substrate (Si wafer 1 with buried, amorphous SiO 2 layer 2 and an Si surface layer 3 with a thickness of 50 nm, for example).
  • the layer 5 to be strained can also be provided with a further layer 6 with the layer thickness d s of z. B. 10-500nm (z. B. Si-Ge with the same or different Ge concentration as in layer 4) are overgrown to achieve a more symmetrical voltage curve.
  • layer 6 can be removed. As a result, a strained layer 5 can be achieved on a very thin, relaxed layer 4.
  • the layer 5 to be strained can also be overgrown with a further layer 6 (eg Si-Ge with the same or different Ge concentration as in layer 4) to achieve a more symmetrical voltage curve.
  • a further layer 6 eg Si-Ge with the same or different Ge concentration as in layer 4
  • layer 6 can be removed. This allows a strained layer 5 to be achieved on a very thin, relaxed layer 4.
  • an Si-Ge layer 54 with a strongly inhomogeneous concentration curve, represented by the gray scale curve, can be applied in the layer.
  • the Ge concentration of initially 50 at. % (shown in dark) on 25 at. % (area shown in light near layer 5) can be lowered.
  • the total layer thickness must in all cases be below the layer thickness at which the
  • the layer 5 to be strained is then deposited on this layer 54.
  • a defect region 99, for. B. generated by ion implantation (see Fig. 1 and Fig. 6).
  • an He implantation can advantageously be carried out with a dose of approx. I x 10 l ⁇ cm "2.
  • the energy of the ions is adapted to the layer thickness such that the average range of the ions is approx.
  • a Si implantation for example with an energy of approximately 150 keV and a dose of approximately 1 ⁇ 10 14 cm 2, can also be used in the exemplary embodiments 100 nm layer thickness of the silicon germanium (Si-Ge) layer 4 and 20 nm layer thickness of the silicon layer 5 are used.
  • the implanted ions produce crystal defects in and below the Si-Ge layer (s) 4, 6.
  • the ion implantation can be restricted laterally by a mask 66 in order to produce locally strained on relaxed layers.
  • a stress-relieved silicon germanium (Si-Ge) layer structure 4, 6 and a strained layer 5 are formed over the defect region 99.
  • Si-Ge silicon germanium
  • Si-Ge silicon germanium
  • silicon there is strained silicon.
  • Si-Ge there is strained Si-Ge.
  • the tempering or oxidation temperature can be adapted to the entire layer system and to the component process and can thus be reduced to much lower temperatures. For example, a layer relax one can be reached at temperatures around 600 ° C after suitable ion implantation.
  • Oxidation causes germanium to accumulate on the Si-Ge layer 6 near the surface. As a result, a higher tensioning of the layer 5 is achieved.
  • Layer sequences 4, 5, 6 according to the invention on the substrate can have a thickness of approximately 50 to 500 nanometers or less, as in FIG. 1, in order to meet these requirements.
  • Layer 5 of Figure 1-7 e.g. B. strained silicon
  • B. strained silicon can be used due to the higher mobility of the charge carriers advantageously for the production of ultra-fast MOSFETs, especially n- and p-channel MOSFETs.
  • p-MOSFETs can advantageously be produced in the areas below a mask in which the layers 4 or 6 of the Si-Ge layer structure is not relaxed after the implantation. These areas arise as shown in Fig. 7, z. B. if a mask was used during the ion implantation. Since only the regions of layer 4 or 6 of the layer structure that lie above a buried defect region of a substrate regularly relax, the regions of layers 4 or 6 of the layer structure that are arranged below the regions protected by the mask remain regular braced and thus the layer 5 untensioned. 1 and 3, the strained layer 5 (possibly together with layer 6) can be bonded to a further Si wafer (not shown) provided with an SiO 2 layer.
  • the substrate 1 can be removed. Furthermore, layer 4 can be removed. If the layer 6 is kept sufficiently thin, for example 50 nm Fully-depleted MOSFET transistors can be produced with this layer structure.
  • III-V compounds in particular III-V-
  • Nitrides GaN, AlN, InN
  • oxidic perovskites can be arranged as epitaxial layers. It is only important in any case that suitable materials are arranged on a suitable substrate, so that at least one layer with a different lattice structure can be produced on the “virtual substrate” produced in this way. Then a production of the components, for. B. transistors are continued.
  • the layer sequences produced according to one of the methods according to the invention can be used in particular for the production of metal-oxide-semiconductor field-effect transistors (MOSFET) and modulated doped field-effect transistors (MODFET). It is also possible to use resonant tunnel diodes, especially a resonant to produce a so-called silicon germanium (Si-Ge) tunnel diode or quantum cascade laser on such a “virtual substrate”. It is also conceivable to manufacture a photodetector from one of the layer sequences. It is also conceivable to start from a layer sequence of, for example, GaAs, GaN or InPals Layer 2 to produce a laser on a "virtual substrate” made of silicon germanium (Si-Ge) 1.
  • MOSFET metal-oxide-semiconductor field-effect transistors
  • MODFET modulated doped field-effect transistors
  • Epitaxial layer to be relaxed e.g. silicon germanium
  • a layer thickness d 4 Epitaxial layer to be relaxed (e.g. silicon germanium) with a layer thickness d 4 .
  • Ge concentration profile (e.g. falling in the direction of growth)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Schichtstruktur umfassend eine verspannte Schicht auf einem Substrat mit den Schritten: Erzeugung eines Defektbereichs in einem zu der zu verspannenden Schicht benachbarten Schicht, Relaxation mindestens einer zu der verspannenden Schicht benachbarten Schicht. Der Defektbereich wird insbesondere im Substrat erzeugt. Es können epitaktisch weitere Schichten angeordnet werden. Derartig gebildete Schichtstrukturen sind vorteilhaft geeignet für verschiedenartigste Bauelemente.

Description

B e s c h r e i b u n g
Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und eine Schichtstruktur.
Die rasch fortschreitende Nanoelektronik erfordert stetig schnellere Transistoren, insbesondere metal oxide field effect transistors (MOSFETs) . Eine Leistungsstei- gerung wird in der Regel durch Verkleinerung der Transistordimensionen erzielt. Dies ist aber sehr aufwendig und teuer, da die Schlüsseltechnologien der Chip- Herstellung, wie die Lithographieverfahren und die Ätzverfahren, durch leistungsfähigere Systeme ersetzt wer- den müssen. Ein alternativer Weg, ist die Verwendung von leistungsfähigeren Materialien. Hier bietet sich insbesondere der Einsatz von verspanntem Silizium, verspannten Silizium-Germanium Legierungen (Si-Ge) bzw. Silizium-Kohlenstoff (Si-C) und Silizium-Germanium- Kohlenstoff (Si-Ge-C) an. Die Verwendung von Silizium bzw. Si-Ge, Si-C oder Si-Ge-C in einem bestimmten elastischen Verzerrungszustand verbessert die Material- eigenschaften, insbesondere die für Bauelemente eminent wichtige Ladungsträgerbeweglichkeit der Elektronen und Löcher. Der Einsatz dieser und anderer höherwertigen
Materialien erlaubt eine erhebliche Performancesteigerung von Si basierenden Hochleistungsbauelementen, wie MOSFETs und MODFETs, ohne die kritischen Strukturgrößen der Bauelemente verkleinern zu müssen. Solch elastisch verspannte Schichtsysteme setzen allerdings epitaktisches Wachstum auf speziellen Substraten, bzw. auf spannungsrelaxierten Schichten, sogenannten "virtuellen Substraten" voraus, deren Herstellung mit geringer De- fektdichte sehr aufwendig und schwierig ist. (F.
Schaeffler, Semiconductor Sei. Techn. 12 (1997) p. 1515-1549) .
Häufig wird nämlich die Herstellung einkristalliner Schichten durch das zur Verfügung stehende Substratma- terial stark begrenzt, bzw. die Qualität der Schichten vermindert. Unterschiedliche Kristallstrukturen, sowie unterschiedliche Gitterparameter zwischen Substrat und Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein einkristallines Wachstum von Schichten hoher Qualität. Werden bei nicht angepassten Gitterparametern einkristalline Schichten abgeschieden, so hat dies zur Folge, dass diese anfangs mechanisch verspannt aufwachsen, d. h. deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen. Überschreitet die abge- schiedene Schicht eine kritische Schichtdicke so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruktur kommt der eigenen näher. Diesen Prozess nennt man Spannungsrelaxation, im Folgenden "Relaxation" genannt.
Bei Schichtdicken, die für Bauelemente häufig erforderlich sind, werden durch diese Relaxation Versetzungen an der Grenzfläche zwischen der gebildeten Schicht und dem Substrat eingebaut, wobei aber auch nachteilig viele Versetzungen von der Grenzfläche bis zur Schicht- Oberfläche verlaufen (sog. Threading-Versetzungen) . Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, verschlechtern sie die elektrischen und optischen Eigenschaften des Schichtmaterials erheblich. Unter „Verset- zungsdichte" oder auch „Defektdichte" wird im Folgenden die Fadenversetzungsdichte verstanden.
Da das Siliziumgermanium- (Si-Ge) -Materialsystem ther- modynamisch ein völlig mischbares System ist, kann die Verbindung in beliebiger Konzentration hergestellt wer- den. Silizium und Germanium zeichnen sich zwar durch gleiche Kristallstrukturen aus, unterscheiden sich aber im Gitterparameter um 4 , 2 %, d. h. dass eine Si-Ge- Schicht oder eine reine Ge-Schicht auf Silizium verspannt aufwächst. Kohlenstoff kann in Silizium nur bis zu ca. 2 Atom-% substitutioneil eingebaut werden, um den Gitterparameter zu verkleinern.
Stand der Technik zur Herstellung von beispielsweise verspanntem Silizium auf beispielsweise verspannungsfreien, qualitativ hochwertigen Siliziumgermanium- Legierungsschichten auf Silizium-Substrat ist der Einsatz sog. "graded layer" auf dem dann in einem weiteren Schritt die erwünschte verspannte Schicht abgeschieden wird. Bei den „graded layers" handelt es sich um Si-Geschichten, deren Ge-Konzentration zur Oberfläche hin bis zur Erreichung des gewünschten Ge-Gehalts kontinuierlich oder stufenweise zunimmt. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von ca. 10 Atom-% pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration bis zu 10 Mikrometer dick. Das Schichtwachstum dieser "graded layer" wird in E. A. Fitzgerald et al . , Thin Solid Films, 294 (1997) 3-10, beschrieben. Zudem führt dieses Verfahren nachteilig zu hohen Schichtrauhigkeiten, zu Versetzungsmultiplikation mit einer extrem inhomogenen Verteilung von Threading-Versetzungen und so zu kristallographischen Verkippungen von Bereichen, so dass ein aufwendiges Polieren der Schichten erforderlich wird, bevor verspanntes Silizium auf dem so hergestellten Puffer in einem zusätzlichen Epitaxieschritt abgeschieden werden kann. Durch die extrem inhomogene Verteilung der Threading-Versetzungen kommt es, trotz vergleichsweise geringer mittlerer Versetzungsdichte, lokal zu Bereichen mit hoher Versetzungsdichte wodurch die Funktion von Transistoren sehr negativ beeinflusst wird. Vor der zweiten Schichtabscheidung, meist in einem CVD-Reaktor oder in einer Molekularstrahlepitaxieanlage, muss noch eine spezielle Waferreinigung durchgeführt werden, um einkristallines Wachstum zu gewährleisten und den Einbau von Verunreinigungen oder uner- wünschten Dotierungen zu minimieren. Die vielen
Nachteile, große Schichtdicke, langes Wachstum, aufwendiges Polieren, Reinigen und zwei oder mehrere Epitaxieschritte, reduzieren den Durchsatz, machen dieses Verfahren aufwendig, begrenzen die Qualität und machen es unwirtschaftlich. Durch die große Schichtdicke des
„graded layers" von mehreren Mikrometern Si-Ge hat diese auch eine wesentlich schlechtere thermische Leitfähigkeit, die zum sog. , seif-heating' der Bauelemente führt, so dass der Einsatz in Bauelementen höchst unbe- friedigend ist . Aus diesen Gründen sind Verfahren zur Herstellung von ultradünnen spannungsrelaxierten Schichten hoher Qualität von großem Interesse.
Aus WO 99/38201 ist ein Verfahren bekannt, das die Her- Stellung von dünnen spannungsrelaxierten Si-Ge-Puffer- schichten erlaubt. Nachteilig an diesem Verfahren ist allerdings, dass auch hier mehrere aufwendige Technologieschritte erforderlich sind und keine ultradünnen „virtuellen Substrate" hergestellt werden können. Nach der epitaktischen Abscheidung der zu relaxierenden
Schicht erfolgt nämlich eine Ionenimplantation, dann ein Temperschritt, eine Oberflächenreinigung und erneut eine epitaktische Abscheidung.
Aufgabe der Erfindung ist es, ein einfaches Verfahren zur Herstellung einer verspannten Schicht auf einem
Substrat bereit zu stellen, ohne dass aufwendiges Wa- ferbonden oder Reinigungen durchgeführt werden müssen.
Die Aufgabe wird durch ein Verfahren nach Anspruch 1 und eine Schichtstruktur gemäß Nebenanspruch gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den darauf rückbezogenen Ansprüchen.
Das Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat umfasst die folgenden Schritte:
Erzeugung eines Defektbereichs in einem zu der zu verspannenden Schicht benachbarten Schicht, Relaxation mindestens einer zu der zu verspannenden Schicht benachbarten Schicht .
Hierzu wird die Schichtstruktur mindestens einer Temperaturbehandlung und / oder einer Oxidation unterzogen, so dass ausgehend vom Defektbereich Versetzungen gebildet werden, die zu einer Relaxation einer zu der verspannenden Schicht benachbarten Schicht führen.
Als Folge hieraus verspannt vorteilhaft die zu verspannende Schicht .
Unter dem Begriff Defekt sind Kristalldefekte, das heißt atomare und ausgedehnte Fehlstellen, z. B. Cluster, Bläschen, Hohlräume und so weiter zu verstehen. Ausgehend von derartigen, erzeugten Defektbereichen werden Versetzungen gebildet, die zu einer Relaxa- tion einer zu der verspannenden Schicht benachbarten Schicht führen.
Der Defektbereich wird so erzeugt, dass die Versetzungen zu einer Relaxation einer zu der zu verspannenden Schicht benachbarten Schicht führen.
Der Defektbereich kann besonders vorteilhaft im Substrat erzeugt werden.
Unter Relaxation ist der Abbau der elastischen Verspannung innerhalb einer Schicht zu verstehen.
Unter benachbarter Schicht ist somit eine Schicht zu verstehen, die unmittelbar oder getrennt durch eine oder mehrere weitere Schichten von der zu verspannenden Schicht angeordnet ist, sofern gewährleistet ist, dass die Versetzungen zur Relaxation einer zu der zu verspannenden Schicht unmittelbar benachbarten Schicht führt .
Unter Substrat ist im weitesten Sinne eine Schicht zu verstehen auf der die zu verspannende Schicht angeordnet ist.
Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
Auf der freien Oberfläche der zu verspannenden Schicht kann epitaktisch wenigstens eine erste Schicht aufgebracht werden, wobei diese erste Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht. Es kann sodann in der ersten Schicht ein De- fektbereich erzeugt werden. Die SchichtStruktur wird mindestens einer Temperaturbehandlung unterzogen, so dass ausgehend vom Defektbereich, Versetzungen gebildet werden, die zur Relaxation der ersten Schicht führen. Als Folge hieraus verspannt die darunter angeordnete zu verspannende Schicht .
Als eine erste Schicht wird auch eine gradierte Schicht verstanden, wobei der an der zu verspannenden Schicht angeordnete Bereich der gradierten Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht. Sodann wird in der gradierten Schicht ein Defektbereich erzeugt . Die Schichtstruktur wird einer Temperaturbehandlung unterzogen, so dass ausgehend vom Defektbereich, Versetzungen gebildet werden, die zur Relaxation des an der zu verspannenden Schicht angeordneten Bereiches der gradierten Schicht führen. Als Folge hieraus verspannt wiederum die angrenzende zu verspannende Schicht.
Im Zuge der erfindungsgemäßen Verfahren wird die zu verspannende Schicht in eine elastisch verspannte Schicht transformiert . Hierzu relaxiert eine an die zu verspannende Schicht angrenzende Schicht, wodurch vorteilhaft bewirkt wird, dass die zu verspannende Schicht in den gewünschten verspannten Zustand übergeht. Im
Falle einer gradierten Schicht als erster Schicht relaxiert der Schichtbereich der gradierten Schicht, der an die zu verspannende Schicht angrenzt, so dass die zu verspannende Schicht wiederum in den gewünschten ver- spannten Zustand übergeht. Die auf der zu verspannenden Schicht angeordnete Schicht weist einen anderen Verspannungsgrad auf, als die zu verspannende Schicht selbst .
Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
Erfindungsgemäß kann zwischen einer zu verspannenden Schicht und dem Substrat eine weitere, im Zuge des Verfahrens ebenfalls relaxierende Schicht angeordnet werden. Man erhält somit auf einem Substrat eine relaxie- rende Schicht auf der eine zu verspannende Schicht angeordnet wird. Auf dieser kann wiederum eine im Zuge des Verfahrens relaxierende Schicht angeordnet werden. Auf dieser relaxierenden Schicht kann wiederum eine zu verspannende Schicht angeordnet werden. Weitere Schich- ten können angeordnet werden. Die relaxierenden Schichten weisen einen anderen Verspannungsgrad auf, als die hierzu benachbarten zu verspannenden Schichten. Nach Relaxation der Schichten verspannen die zu verspannen- den Schichten in einem Verfahrensschritt während der Temperaturbehandlung bzw. während der Oxidation.
Das heißt, dass es möglich ist mehrere Schichten zu relaxieren und auch mehrere zu verspannende Schichten in einem Verfahrensschritt während der Temperaturbehand- l ng bzw. Oxidation verspannen. Die Schichten können sodann zumindest teilweise wieder entfernt werden. Dadurch kann mindestens eine verspannte Schicht auf einer sehr dünnen relaxierten Schicht erzeugt werden.
Eine derartige epitaktische SchichtStruktur bzw. Wafer kann vorteilhaft in einem Abscheideprozess hergestellt werden. Besonders vorteilhaft kann der Wafer dabei im Reaktor belassen werden und ohne aufwendiges Polieren und Reinigen abgeschieden werden.
Da die epitaktische Schichtstruktur regelmäßig dünn gehalten wird, z. B. kleiner als ca. 500 Nanometer, insbesondere kleiner als 200 Nanometer, ist gewährleistet, dass eine ausgezeichnete thermische Leitfähigkeit innerhalb der gesamten Schichtenfolge erhalten wird.
Durch Wahl der Verspannung der auf der zu verspannenden Schicht angeordneten Schicht, Zug- oder Druckspannung, wird die resultierende Spannung für die zu verspannende Schicht gewählt . Um die Relaxation einer zu der zur verspannenden Schicht benachbarten Schicht und somit die Verspannung der zu verspannenden Schicht herbei zu führen, wird die Schichtstruktur vorteilhaft mindestens einer Tempera- turbehandlung unterzogen. Es ist aber denkbar, an Stelle einer Temperaturbehandlung eine andere Behandlung vorzusehen, so dass eine benachbarte relaxiert und die zu verspannende Schicht verspannt .
So ist es insbesondere vorstellbar die Relaxation mit- tels Oxidation mit 02 oder Wasserstoff auszulösen. Anstelle einer rein thermischen Behandlung zur Bildung relaxierter Bereiche kann demnach eine Oxidation als Behandlung, oder auch eine Kombination von Oxidation und thermischer Behandlung eingesetzt werden. Hierdurch lässt sich auch die Konzentration von Elementen, die für die Funktionsweise des Bauelements wichtig sind, innerhalb der SchichtStruktur (z. B. Ge-Anreicherung in Si-Ge) erhöhen.
Als Materialien für das Substrat kommen insbesondere z. B. Silizium, SOI-Substrate, SiC, Graphit, Diamant,
Quarzglas, GdGa-Granate, aber auch III-V Halbleiter und III-V-Nitride in Betracht.
Das erfindungsgemäße Verfahren weist eine Reihe von Vorteilen auf.
Vorteilhaft an diesem Verfahren ist, dass zur Erzeugung einer verspannten Schicht nur eine einzige Epitaxieab- scheidung und keine aufwendigen und zeitraubenden Pro- zessschritte wie Waferbonden und Polieren (CMP) erforderlich ist.
Weiterhin vorteilhaft ist, dass neben Silizium kommerziell erhältliche SOI-Substrate mit einer dünnen zu verspannenden Si-Oberflächenschicht als Grundstruktur für das Substrat verwendet werden können. Auch Silicon on saphire, BESOI- oder SIMOX-Wafer können als Substrate gewählt werden. SIMOX-Wafer haben zwar in der Regel eine Versetzungsdichte von ca. 105 cm-2, bestenfalls 102-103 cm"2, zeichnen sich aber durch eine sehr gute Schichthomogenität und Reinheit, sowie durch wirtschaftliche Herstellung aus.
Das Verfahren nutzt Prozessschritte, die in der Silizium-Technologie etabliert sind. Die Technologie kann so- mit auch auf sehr große Wafer, z. B. 300 Millimeter Wafer übertragen werden.
Der Defektbereich kann durch Ionenimplantation erzeugt werden.
In einer weiteren Ausgestaltung der Erfindung kann für eine Temperaturbehandlung als geeigneter Maßnahme eine Temperatur zwischen 550 und 1200°C und insbesondere zwischen 700 und 950 °C gewählt werden. Dabei bilden sich ausgehend vom Defektbereich in der zweiten Schicht Defekte, insbesondere Versetzungen, die zur Relaxation der ersten Schicht führen wodurch die zu verspannende Schicht verspannt wird. Durch Wahl der Verspannung der ersten Schicht, Zug- o- der Druckspannung, kann die resultierende Spannung in der zu verspannenden Schicht gewählt werden. Ist die erste Schicht vor der Temperaturbehandlung druckver- spannt, z. B. nach Wahl von Si-Ge als Material für die erste Schicht (mit beliebiger Ge-Konzentration) dann wird die zu verspannende Schicht, z. B. bestehend aus Silizium, zugverspannt. Die Si-Ge-Schicht kann durch Verwendung einer zugver- spannten ersten Schicht aus beispielsweise Si-C mit bis zu ca. l-2at % C ersetzt werden um druckverspanntes Silizium zu erzeugen. Die Verwendung von ternären Legierungen, wie Si-Ge-C, und die Verwendung von dotierten Si-Schichten bzw. Legierungen (B, As, P, Sb, Er, S oder andere) ist ebenfalls möglich.
Die Temperaturbehandlung kann in inerter Atmosphäre, Vakuum oder auch in oxidierender, z. B. in 02 oder H20 Umgebung oder in nitridierender, z. B. in NH3 oder reduzierender Atmosphäre, z. B. in Formiergas erfolgen. Sehr gute Ergebnisse werden bei Temperaturbehandlung in Stickstoff erzielt.
Die so erzeugte verspannte Schicht bzw. die verspannten Schichten werden freigelegt, beispielsweise durch nasschemisches Entfernen der Schichten.
Die Entfernung einer oder mehrerer Schichten kann auch mittels einer zusätzlichen Wasserstoff- oder Helium- Implantation erfolgen. Alternativ kann auch Abätzen oder Schleifen oder eine Kombination eingesetzt werden. Die Abtrennung kann so erfolgen, dass entweder nur die weitere epitaktische Schicht oder auch die Schichtstruktur auf dem neuen Wafer, in der Regel auf Si02, übertragen wird. Insbesondere im Fall von Si-Ge- Schichten als Schichtstruktur können diese vorteilhaft selektiv abgeätzt werden. Dadurch kann z. B. verspanntes Silizium direkt auf Si02 hergestellt werden. Als Trennungsebene kann vorteilhaft die Ebene gewählt werden, in der zuvor die He- oder Wasserstoff-Bläschen erzeugt wurden. Dadurch können vorteilhaft auch sehr dün- ne Schichten abgetrennt werden und zudem kann die erforderliche Implantationsdosis reduziert werden. Der für die Relaxation erzeugte Defektbereich kann auch genutzt werden, um Wasserstoff, der wesentlich tiefer, das heißt mit höherer Energie implantiert wird, zu get- tern und so zur Schichtabtrennung zu führen. Eine Implantation des Wasserstoffs oder Heliums mit höherer Energie führt zu weniger Schädigung der bereits relaxierten bzw. verspannten Schichten und zudem kann der Durchsatz erhöht werden, da in der Regel Implantations- anlagen bei höheren Energien (z. B. > 50 keV) mehr Ionenstrom liefern.
Die freigelegte Schichtstruktur dient dazu komplexere SchichtStrukturen aufzubauen. Hierzu wird ein Fachmann alle geläufigen Prozessierungen und Schicht-Materialien erwägen, je nachdem welche Schichtstruktur gebildet werden soll, bzw. je nachdem welche Anforderungen die zu bildende Schichtstruktur erfüllen soll.
Als Substrate können, wie erwähnt, Silizium, SOI- Strukturen, Silicon on saphire, SIMOX-Wafer oder BESOI- Strukturen gewählt werden. In diesem Fall liegen die zu verspannende Schicht, der Isolator und das Substrat bereits als Grundstruktur vor.
Die zu verspannende Schicht kann vorteilhaft aus Silizium gewählt werden. Die zu verspannende Schicht kann besonders vorteilhaft mit einer Dicke von 1-100 Nanome- tern, insbesondere von 5-40 Nanometer gewählt werden. Diese Schichtdicke soll zumindest die kritische Schichtdicke nicht überschreiten und sie muss so klein sein, dass zumindest ein wesentlicher Teil der Verset- zungen aus der ersten Schicht sich entlang der Gleitebenen in dieser Schicht ausbreiten können. Diese Dicke hängt insbesondere von dem Verspannungsgrad der ersten Schicht und deren Schichtdicke ab. Je größer die erwünschte Verspannung der Schicht, desto kleiner muss die Dicke der zu verspannenden Schicht sein. Ein großes Schichtdickenverhältnis von einer relaxierenden zu einer zu verspannenden Schicht erscheint vorteilhaft, insbesondere ein Schichtdickenverhältnis von größer gleich 10.
In einer besonders vorteilhaften Ausgestaltung der Erfindung kann als die erste Schicht auf der zu verspannenden Schicht z. B. eine epitaktische Si-Ge- oder Si- Ge-C oder Si-C Schicht mit einer Dicke, die vorteilhaft nahe der kritischen Schichtdicke liegt, abgeschieden werden. Die kritische Schichtdicke definiert die maximale Schichtdicke für diese erste Schicht, bei der noch ein defektfreies Wachstum auf der nicht gitterangepass- ten zu verspannenden Schicht möglich ist. Bei einer Schichtdicke unterhalb dieser kritischen Schichtdicke kann daher in der Regel streng pseudomorphes, d. h. völlig defektfreies Wachstum erzielt werden. Die kritische Schichtdicke sollte nicht so weit überschritten werden, dass die Schicht bereits merklich relaxiert.
Alternativ zu einer Schicht mit konstanter Zusammenset- zung kann auch eine gradierte Schicht auf einem Substrat unterhalb einer zu verspannenden Schicht angeordnet werden. Das heißt die Zusammensetzung steigt oder fällt innerhalb der gradierten Schicht. Im Falle von Si-Ge kann die Ge-Konzentration vom Substrat ausgehend langsam oder in Schritten erniedrigt werden, oder es kann auch mit einer höheren Ge-Konzentration oder gar mit reinem Germanium (Ge) über nur wenige Nanometer das Wachstum begonnen werden. Um trotzdem eine ausreichende Schichtdicke zu erhalten ohne die kritische Schichtdi- cke zu überschreiten, kann die Ge-Konzentration dann schnell abfallen, z. B. auf 25at%. Unter den gewählten Bedingungen kann die Schichtdicke noch um 80 Nanometer liegen. Der Bereich mit der hohen Ge-Konzentration ermöglicht hohe Relaxationsgrade über 80%.
Auch ein U-Konzentrationsprofil kann von Vorteil sein, um bei einer bestimmten Ge-Konzentration von z. B. 20- 40at% einen möglichst großen Relaxationsgrad der ersten Schicht und somit einen hohen Grad der Verspannung für die zu verspannende Schicht zu erzielen.
Es ist zudem vorteilhaft, die Dicke der ersten Schicht möglichst groß zu wählen, da dann die Spannungsrelaxation effizienter abläuft. Bei einer konstanten Ge-Konzentration von 20 at% Ge kann eine maximale Schichtdicke von ca. 400 Nanometer erzielt werden. Ein komplexes Konzentrationsprofil ist bei höheren Ge-Gehalten von Vorteil.
Optional kann auch eine weitere Schicht, z. B. zur Vermeidung von Oberflächenaufrauung durch Blistern nach einer Wasserstoff- oder Heliumimplantation auf die Schichtstruktur abgeschieden werden. Diese Schicht kann amorph oder polykristallin sein. Diese Schicht kann vor oder nach der Erzeugung des Defektbereichs z. B. durch Ionenimplantation abgeschieden werden. Die Schichtdicke dieser optionalen Schicht muss lediglich mit den Implantionsparametern abgestimmt werden.
Die hier angegebenen Materialien und Dicken der einzel- nen Schichten sind beispielhaft und führen selbstverständlich nicht zur Einschränkung der Erfindung.
Es ist vorteilhaft die Dicke einer zweiten und weiterer zu relaxierenden Schicht ebenfalls möglichst groß zu wählen. Die zu verspannende Schicht ist dann gegebenen- falls zwischen zwei relaxierenden Schichten angeordnet und die Relaxation läuft besonders effizient ab. Man erhält besonders vorteilhaft mindestens eine sehr dünne verspannte Schicht auf mindestens einer relaxierten Schicht, insbesondere verspanntes Silizium auf rela- xiertem Si-Ge. Wie erwähnt ist es auch möglich mehrere zu verspannende Schichten und mehrere relaxierte Schichten zu erzeugen. In einer besonders vorteilhaften Ausgestaltung der Erfindung wird durch Anordnung einer Maske ein lokal begrenzter Defektbereich erzeugt. Dadurch wird besonders vorteilhaft bewirkt, dass aus der zu verspannenden Schicht lokal verspannte und unverspannte Bereiche pla- nar, das heißt in einer Ebene direkt nebeneinander ohne weitere Stufenbildung wie bisher aus dem Stand der Technik bekannt, erzeugt werden. Die Relaxation und entsprechend die Verspannung findet nur unter den nicht maskierten Bereichen statt.
Der oder die Defektbereiche können besonders vorteilhaft durch Ionenimplantation vorzugsweise mit leichten Ionen wie Wasserstoff (H+, H2 +) , Helium, Fluor, Bor, Kohlenstoff, Stickstoff, Schwefel und so weiter oder durch Ionen des Schicht- bzw. Substratmaterials selbst, also z. B. Silizium oder Germanium bei einer Si/Si-Ge HeteroStruktur erfolgen.
Es ist vorteilhaft Ionen zu verwenden, die ungewollte Kontamination bzw. Dotierung der Struktur vermeiden. In diesem Sinne sind auch Edelgasionen z. B. Ne, Ar, Kr und so weiter einsetzbar.
Für Wasserstoff oder Helium-Ionen wird eine Dosis von etwa 3xl015 bis 3,5xl016 cm-2, insbesondere aber für Helium von 0,4-2,5xl016 cm-2 verwendet. Auch eine Kombina- tion von zwei Implantationen, z. B. erst Wasserstoff und dann Helium oder erst Bor und dann Wasserstoff sind geeignet. Eine Bor-Implantation in Verbindung mit einer Wasserstoff-Implantation erlaubt die Dosis der Wasserstoff-Implantation zu reduzieren. Auch eine Temperatur- behandlung zwischen den Implantationen kann vorteilhaft sein, um Nukleationskeime für die Defektbildung zu erzeugen.
Der Defektbereich wird vorteilhaft in einem Abstand von 50 bis 500 Nanometer von einer zu relaxierenden Schicht erzeugt .
In einer weiteren Ausgestaltung der Erfindung wird ein Defektbereich im Substrat und Kristalldefekte in der übrigen Schichtstruktur erzeugt . Dies gilt insbesondere für Ionen, die zu einer Bläschen- oder Rissbildung führen wie z.B. Wasserstoff, Helium, Fluor, Neon, oder Argon.
Vorteilhaft kann bei einer Si-Implantation im Vergleich zur Implantation mit sehr leichten Ionen wie z. B. Was- serstoff- oder Heliumionen die Dosis erheblich, das heißt insbesondere um einen Faktor von 10-100 reduziert werden. Dies verkürzt vorteilhaft die Implantationszeiten und erhöht dadurch den Waferdurchsatz erheblich.
Mit dem Ziel einen höheren Relaxationsgrad zu erreichen kann aber auch mittels zwei oder mehrerer Implantationen die Defektbildung im Substrat und in der ersten Schicht unabhängig voneinander eingestellt werden. Eine vorteilhafte Vorgehensweise ist auch erst eine oder mehrere Implantationen mit verschiedener Energie, even- tuell auch mit verschiedenen Ionen in die erste Schicht mit geringer Dosis auszuführen und mit einer zweiten Implantation den Defektbereich in der zweiten Schicht aufzubauen. Die Erzeugung von Punktdefekten in der zu relaxierenden ersten Schicht führt zu beschleunigter Diffusion und zu größerer Relaxation.
Die Ionenimplantation kann ganzflächig oder durch die Verwendung einer Implantationsmaske z. B. Photolack an beliebigen Stellen auf dem Wafer durchgeführt werden.
In einer weiteren Ausgestaltung der Erfindung wird der Wafer für die Ionenimplantation nicht in einem Winkel von 7°, wie aus dem Stand der Technik bekannt, gekippt. Vielmehr wird der Wafer in einem Winkel von größer 7° aus der Normalen, insbesondere in einem Winkel von 30- 60° gekippt.
Durch das Verfahren wird es möglich, verspannte und nichtverspannte Schichten nebeneinander auf dem Wafer unter Gewährung einer Planarität ohne Stufen herzustel- len. Das wird letztlich dadurch möglich, da die abschließende Temperaturbehandlung mit einem so kleinen thermischen Budget durchgeführt werden kann, dass nicht implantierte Bereiche der ersten Schicht auf der zu verspannende Schicht und / oder einer zweiten Schicht unter der zu verspannenden Schicht nicht oder kaum relaxieren und so die zu verspannende Schicht an diesen Stellen auch nicht verändert wird.
Es ist besonders vorteilhaft, die Implantationsmaske an das Layout der Bauelemente, bzw. Isolationsbereiche an- zupassen. Nur die Bereiche, wo z. B. verspanntes Silizium für die Bauelemente benötigt wird, werden implantiert . Die Übergangsbereiche zwischen verspannten und unver- spanntem Bereichen werden vorteilhaft als Isolationsbereiche zwischen den Bauelementen ausgeführt . Besonders vorteilhaft wird dabei wiederum Siliziumdi- oxid als Isolationsmaterial gewählt.
Auf erzeugte verspannte Bereiche können weitere epitaktische Schichten abgeschieden werden, um z . B. die Schichtdicke der verspannten Bereiche zu erhöhen oder lokal auf dem Wafer anzupassen bzw. auch neue Schichten z. B. für komplexere elektronische oder optoelektronische Bauelemente realisieren zu können.
Mit dem erfindungsgemäßen Verfahren können eine oder mehrere verspannte Schichten erzeugt werden, die vorteilhaft eine extrem geringe Oberflächenrauhigkeit von regelmäßig weniger als 1 Nanometer und nur eine geringe Defektdichte von weniger als 107 cm-2, insbesondere von weniger als 105 cm"2 aufweist.
Die geringe Rauhigkeit ist besonders vorteilhaft bei Herstellung von MOSFETs, wo ein thermisches Oxid oder ein anderes Dielektrikum, z. B. ein high-k Dielektrikum, das heißt ein Material mit hoher Dielektrizitätskonstante auf der verspannten Schicht erzeugt werden muss. Die Oberflächenrauhigkeit beeinflusst äußerst empfindlich die elektrische Qualität des Dielektrikums, das das Herzstück eines Transistors darstellt . Auch die Beweglichkeit der Ladungsträger wird in einer sehr dünnen Schicht stark von den Grenzflächen bestimmt. Die Oberflächenrauhigkeit von beispielsweise verspannten Silizium kann durch Wachstum eines thermischen Oxides weiter reduziert werden. Dieses so hergestellte Oxid kann dann vor dem Wachstum oder der Abscheidung des Gatedielektrikums entfernt werden.
Das Verfahren bietet in einer weiteren, besonders vor- teilhaften Ausgestaltung der Erfindung das Potential zur weiteren Reduktion der Versetzungsdichte in der relaxierten und der verspannten Schicht.
Dies kann durch Ätzen von Gräben in den Schichten mit Mikrometer-Abständen beispielsweise von 1 bis 100 Mik- rometer oder vorteilhafter, durch Ätzgräben, die an die BauelementStrukturen angepasst sind, und nachfolgendes Tempern bei Temperaturen über 500°C erzielt werden. Fadenversetzungen in der Schicht gleiten dabei an den Rand dieser Bereiche und werden so ausgeheilt . Diese Ätzgräben können darüber hinaus auch zur Herstellung sogenannter shallow trench isolations verwendet werden. Hierzu werden die Gräben mit einem Isolatormaterial aufgefüllt und so die Bauelemente voneinander elektrisch getrennt.
Die Herstellung eines System on a chip, das heißt verschiedener Bauelemente mit verschiedenen Funktionen in einer Ebene ist somit vorteilhaft im Rahmen der Erfindung möglich. Wie bereits ausgeführt können hiermit verspannte und nicht verspannte Schichten unter Gewäh- rung der Planaritat hergestellt werden. Dies ermöglicht die Herstellung von speziellen Bauelementen/Schaltungen mit verspannten oder nicht verspannten Bereichen aus z. B. Silizium. Diese insbesondere sehr dünnen Schichten können lokal durch weitere Abscheidung, z. B. auch durch selektive Abscheidung verstärkt werden, um z . B. Kontakte für Source und Drain, sogenannte „raised Source and Drain" und Leistungsbauelemente zu fertigen.
Für die Herstellung z. B. von p- und n- Kanal MOSFETs können die so erzeugten verspannten Silizium-Schichten vorteilhaft genutzt werden, da die Elektronen- und die Löcherbeweglichkeiten in dem tetragonalen Gitter des verspannten Siliziums um ca. 100% bzw. ca. 30% im Vergleich zu unverspanntem Silizium erhöht ist, wenn die GitterverSpannung > 1% ist. Dabei ist man nicht an bestimmte Transistortypen oder Bauteile gebunden. Auch MODFETs, resonante Tunneldioden, Photodetektoren und Quantenkaskadenlaser können realisiert werden.
Nachfolgend wird der Gegenstand der Erfindung anhand von sieben Figuren und Ausführungsbeispielen näher erläutert, ohne dass der Gegenstand der Erfindung dadurch beschränkt werden soll. Dabei zeigen:
Figur 1: Schematisches Schichtsystem, umfassend ein Substrat 1 und eine 2-lagige, epitaktisch aufgebrachte Schichtstruktur bestehend aus zu relaxierender Schicht 4 und zu verspannender Schicht 5 und einem durch Ionenimplantation erzeugten Defektbereich 99.
Figur 2 : Schematisches Schichtsystem, umfassend ein SOI-Substrat bestehend aus Silizium 1, einer Isolati- onsschicht 2 und einer Silizium-Oberflächenschicht 3 sowie eine epitaktisch aufgebrachte Schichtstruktur bestehend aus den Schichten 4 und 5 , wobei die zu verspannende Schicht 3 und/oder 5 an die zu relaxierende Schicht 4 angrenzt . Figur 3: Schematisches Schichtsystem, entsprechend Figur 1, wobei sich oberhalb der zu verspannenden Schicht 5 eine weitere zu relaxierende Schicht 6 befindet .
Figur 4: Schematisches SchichtSystem, entsprechend Fi- gur 2, wobei sich oberhalb der zu verspannenden Schicht 5 eine weitere zu relaxierende Schicht 6 befindet.
Figur 5: Schematisches Schichtsystem, entsprechend Figur 1, wobei die zu relaxierende SchichtStruktur 54 einen graduellen Konzentrationsverlauf senkrecht zur Schichtebene aufweist.
Figur 6 : Schematisches Schichtsystem, umfassend ein Substrat mit vergrabener DefektStruktur 99, eine 2- lagige, epitaktisch aufgebrachte Schichtstruktur (4 u. 5) , eine Implantationsmaske 66 sowie eine nach Tempe- rung verspannte Schicht 5.
Figur 7: Schematisches Schichtsystem entsprechend Figur 6, wobei nach Implantation und Temperung im unmas- kierten Bereich eine relaxierte Schicht 4^ und eine verspannte Schicht 5" vorliegt, während im maskierten Bereich eine verspannte Schicht 4 und eine unverspannte Schicht 5 vorliegt.
Figur 1 zeigt die Herstellung einer zu verspannenden Schicht 5 auf einer zu relaxierenden Schicht 4 auf einem Substrat 1. Das Schichtwachstum erfolgt vorzugswei- se mit Gasphasenepitaxie oder mit Molekularstrahlepitaxie. Auf einem Silizium-Substrat 1 wird epitaktisch Schicht 4, beispielsweise eine Siliziumgermanium- (Si- Ge) -Schicht mit einer Ge-Konzentration von z. B. 30 A- tom-% Ge und einer Schichtdicke d4 von 10-500 nm abgeschieden. Anschließend wird die zu verspannende Schicht 5 (z. B. Si) mit einer Schichtdicke d5 von z.B. 1-50 nm abgeschieden. Es ist zu beachten, dass eine höhere
Schichtdicke d4 von Vorteil ist, da in der Regel dies zu kleineren Versetzungsdichten und höherem Relaxationsgrad in dem spannungsrelaxierten virtuellen Substrat führen wird.
Alternativ dazu kann wie in Figur 2 dargestellt, das oben beschriebene Schichtsystem bestehend aus den Schichten 4 und 5 anstatt auf einem Si-Substrat auf einem SOI Substrat (Si-Wafer 1 mit vergrabener, amorpher Si02 Schicht 2 und einer Si-Oberflächenschicht 3 mit einer Dicke von z.B. 50nm) abgeschieden werden.
Alternativ zu Figur 1 kann wie in Figur 3 dargestellt, die zu verspannende Schicht 5 zudem mit einer weiteren Schicht 6 mit der Schichtdicke ds von z. B. 10-500nm (z. B. Si-Ge mit gleicher oder unterschiedlicher Ge- Konzentration wie in Schicht 4) überwachsen werden um einen symmetrischeren Spannungsverlauf zu erreichen. Nach erfolgter Relaxation der Schichten 4 und 6 und Verspannung von Schicht 5 kann Schicht 6 entfernt werden. Dadurch kann man eine verspannte Schicht 5 auf ei- ner sehr dünnen, relaxierten Schicht 4 erzielen.
Alternativ zu Figur 2, kann wie in Figur 4 dargestellt, die zu verspannende Schicht 5 zudem mit einer weiteren Schicht 6 (z. B. Si-Ge mit gleicher oder unterschiedlicher Ge-Konzentration wie in Schicht 4) überwachsen werden um einen symmetrischeren Spannungsverlauf zu erreichen. Nach erfolgter Relaxation der Schichten 4 und 6 und Verspannung von Schicht 5 kann Schicht 6 entfernt werden. Dadurch kann man eine verspannte Schicht 5 auf einer sehr dünnen, relaxierten Schicht 4 erzielen.
Alternativ zu Figur 1 kann, wie in Figur 5 dargestellt, anstatt einer Si-Ge Schicht 4 eine Si-Ge-Schicht 54 mit einem stark inhomogenen Konzentrationsverlauf, dargestellt durch den Graustufenverlauf, in der Schicht auf- gebracht werden. Beispielsweise kann in einer 200 nm dicken Schicht 54 die Ge-Konzentration von anfänglich 50 at . % (dunkel dargestellt) auf 25 at . % (hell dargestellter Bereich nahe der Schicht 5) abgesenkt werden. Die Gesamtschichtdicke muss in allen Fällen unterhalb der Schichtdicke liegen, bei der bereits während des
Wachstums eine merkliche Spannungsrelaxation (z. B. 5%) erfolgt . Auf dieser Schicht 54 wird dann die zu verspannende Schicht 5 abgeschieden.
Unterhalb dieser deponierten Schichten kann in allen beschriebenen Ausführungsbeispielen, ein Defektbereich 99 z. B. durch Ionenimplantation erzeugt werden (siehe Fig. 1 und Fig. 6) . Hierfür kann vorteilhaft eine He- Implantation mit einer Dosis von ca. I x 10lδ cm"2 durchgeführt werden. Die Energie der Ionen wird an die Schichtdicke so angepasst, dass die mittlere Reichweite der Ionen ca. 50-500 nm unterhalb der ersten Grenzfläche, also im Substrat liegt. Alternativ zur He-Implan- tation kann in den Ausführungsbeispielen auch eine Si- Implantation beispielsweise mit einer Energie von ca. 150 keV und einer Dosis von etwa 1 x 1014 cm"2 bei 100 nm Schichtdicke der Siliziumgermanium- (Si-Ge) - Schicht 4 und 20 nm Schichtdicke der Silizium Schicht 5 eingesetzt werden. Die implantierten Ionen erzeugen Kristalldefekte in und unterhalb der Si-Ge-Schicht (en) 4, 6. Die Ionenimplantation kann durch eine Maske 66 lateral eingeschränkt werden, um lokal verspannte auf relaxierte Schichten herzustellen.
Anschließend erfolgt für einige Minuten als thermische Behandlung eine Temperung bei 900 °C in einer inerten N2-Atmosphäre . Es kann auch ein anderes inertes Gas
(z.B. Argon) oder ein Gas, das für die Zwecke der Erfindung geeignet ist, verwendet werden (z. B. 02 oder Formiergas) . Über dem Defektbereich 99 entsteht bei diesem Temperaturregime, das nicht zu hoch gewählt sein darf, eine spannungsrelaxierte Siliziumgermanium (Si- Ge) -SchichtStruktur 4, 6 sowie eine verspannte Schicht 5. Die Schicht 5 kann z. B. aus Silizium, oder auch aus Siliziumgermanium (Si-Ge) mit anderer Germaniumkonzentration als in der epitaktischen Schicht 4 bzw. 6, oder auch aus einer Mehrfachschicht bestehen. Im Falle von Silizium liegt verspanntes Silizium vor. Im Falle von Si-Ge liegt verspanntes Si-Ge vor. Durch die Dünne der Schichten 4, 5, und 6 ist jedoch eine Planaritat der Schichten im Sinne der Tiefenschärfe lithographischer Verfahren sowie die thermische Leitfähigkeit zum Substrat gewährleistet.
Die Temper- oder Oxidationstemperatur kann an das gesamte Schichtsystem und an den Bauelementeprozess angepasst und so auf wesentlich tiefere Temperaturen abge- senkt werden. Beispielsweise kann eine Schichtrelaxati- on nach geeigneter Ionenimplantation bereits bei Temperaturen um 600 °C erreicht werden.
Eine Oxidation bewirkt eine Germaniumanreicherung an der Si-Ge-Schicht 6 nahe der Oberfläche. Dadurch wird eine höhere Verspannung der Schicht 5 erzielt .
Erfindungsgemäße Schichtenfolgen 4, 5, 6 auf dem Substrat können wie in Fig. 1 eine Dicke von ca. 50 bis 500 Nanometer oder weniger aufweisen um diese Anforderungen zu erfüllen.
Schicht 5 aus Figur 1-7, z. B. verspanntes Silizium, kann auf Grund der höheren Beweglichkeiten der Ladungsträger vorteilhaft zur Herstellung von ultraschnellen MOSFETs, insbesondere n-und p-Kanal MOSFETs verwendet werden.
In den Bereichen unterhalb einer Maske, in denen die Schichten 4 bzw. 6 der Si-Ge-Schichtstruktur nach der Implantation nicht relaxiert ist, können vorteilhaft p- MOSFETs hergestellt werden. Diese Bereiche entstehen wie in Fig. 7 dargestellt, z. B. wenn während der Ionenimplantation eine Maske verwendet wurde. Da regelmäßig nur die Bereiche der Schicht 4 bzw. 6 der Schichtstruktur relaxieren, die oberhalb eines vergrabenen Defektbereiches eines Substrates liegen, bleiben die Bereiche der Schichten 4 bzw. 6 der Schichtstruk- tur, die unter der durch die Maske geschützten Bereiche angeordnet sind, regelmäßig verspannt und damit die Schicht 5 unverspannt . Ausgehend von Fig. 1 bzw. 3 kann die verspannte Schicht 5 (ggf. zusammen mit Schicht 6) auf einen weiteren, mit einer Si02 Schicht versehenen Si-Wafer (nicht dargestellt) gebondet werden. Nach Wasserstoffimplantation mit einer Dosis von z. B. 5xl016 H2 + cm"2 und Temperung bei z. B. 400°C kann das Substrat 1 entfernt werden. Weiterhin kann Schicht 4 entfernt werden. Falls die Schicht 6 ausreichend dünn gehalten wird, z. B. 50nm, können mit dieser Schichtstruktur fully-depleted MOSFET Transistoren hergestellt werden.
Man kann darüber hinaus auch von anderen Schichtenfolgen und Prozessierungen ausgehen:
Neben Siliziumgermanium (Si-Ge) und Si-Ge-C und Si-C als epitaktische Schichten 4 und 5, bzw. 6 können fer- ner allgemein III-V-Verbindungen, insbesondere III-V-
Nitride (GaN, AlN, InN) sowie auch oxidische Perovskite als epitaktische Schichten angeordnet sein. Wichtig ist in jedem Fall nur, dass geeignete Materialien auf einem geeigneten Substrat angeordnet werden, so dass mindes- tens eine Schicht mit unterschiedlicher Gitterstruktur, auf dem so erzeugten "virtuellen Substrat" hergestellt werden kann. Danach kann eine Herstellung der Bauelemente, z. B. Transistoren fortgeführt werden.
Die nach einem der erfindungsgemäßen Verfahren herge- stellten Schichtenfolgen können insbesondere zur Herstellung von metal-oxide-semiconductor Feldeffekt- Transistoren (MOSFET) und modulated doped Feldeffekt- Transistor (MODFET) herangezogen werden. Es ist auch möglich resonante Tunneldioden, insbesondere eine reso- nante Siliziumgermanium- (Si-Ge) -Tunneldiode oder Quan- tenkaskadenlaser auf so einem „virtuellen Substrat" herzustellen. Weiterhin ist denkbar einen Photodetektor aus einer der Schichtenfolgen herzustellen. Ferner ist denkbar, ausgehend von einer Schichtenfolge von z. B. GaAs, GaN oder InPals Schicht 2 auf einem "virtuellen Substrat" aus Siliziumgermanium (Si-Ge) 1 einen Laser herzustellen.
Bezugszeichenliste :
1 Silizium oder Substratträger
2 Isolator des SOI-Substrates z. B. Si02
3 Si Oberflächenschicht des SOI Substrates
4 Zu relaxierende epitaktische Schicht, (z. B. Siliziumgermanium) mit einer Schichtdicke d4.
5 Zu verspannende Schicht mit einer Schichtdicke d5
6 zusätzliche, zu relaxierende Schicht, (z. B. Siliziumgermanium) mit Schichtdicke ds
54 Epitaktische Si-Ge Schicht mit einem vorgegebenen
Ge-Konzentrationsprofil (z. B. in Wachstumsrichtung abfallend)
66 Maske
99 Defektbereich

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat (1, 2) mit den Schritten:
- Erzeugung eines Defektbereichs (99) in einem zu der zu verspannenden Schicht (3, 5) benachbarten Schicht (1, 2, 4, 6) ,
- Relaxation mindestens einer zu der zu verspannenden (3, 5) Schicht benachbarten Schicht (4, 6) .
2. Verfahren nach vorhergehendem Anspruch, bei dem ausgehend vom Defektbereich (99) Versetzun- gen gebildet werden, die zu einer Relaxation mindestens einer zu der zu verspannenden (3, 5) Schicht benachbarten Schicht (4, 6) führen.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtstruktur zur Relaxation mindestens einer Temperaturbehandlung und / oder Oxidation unterzogen wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (99) im Substrat (1) erzeugt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf einer zu verspannenden Schicht (5) epitaktisch wenigstens eine erste Schicht (6) angeordnet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (6) einen anderen Verspannungsgrad aufweist als eine zu verspannende Schicht (5) .
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (6) relaxiert .
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der zu verspannenden Schicht (5) und dem Substrat (1, 2) eine weitere Schicht (4) angeordnet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die weitere Schicht (4) einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht (5) .
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Schichten (4,
6) relaxieren.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere zu verspannende Schichten (3, 5) verspannen.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine epitaktische Schichtstruktur, umfassend mehrere Schichten auf einem Substrat (1, 2, 3, 4, 5, 6), in einem Abscheideprozess hergestellt wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass aufgebrachte Schichten wieder entfernt werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine verspannte Schicht (5) auf einer dünnen relaxierten Schicht (4) erzeugt wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Entfernung einer Schicht mittels Implantation, insbesondere mittels
Wasserstoff- oder Helium-Implantation erfolgt.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erzeugte Defektbereich als Abtrennebene verwendet wird.
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (99) durch mindestens eine Ionenimplantation erzeugt werden.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für eine Implantation
Wasserstoff- und /oder He-Ionen gewählt werden.
19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Ionen mit einer Dosis von 3x1015 bis 4x101S cm"2 zur Erzeugung des Defekt- bereichs (99) gewählt werden.
20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Implantation Si-Ionen gewählt werden.
21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Dosis von lxlO13 bis 5x1014 cm"2 zur Erzeugung des Defektbereichs (99) eingesetzt werden.
22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Implantation Wasserstoff-, Kohlenstoff-, Stickstoff-, Fluor-,
Bor-, Phosphor-, Arsen-, Silizium-, Germanium-, Antimon-, Schwefel-, Neon-, Argon-, Krypton oder Xenon-Ionen, oder eine Ionensorte des Schichtmaterials selbst zur Erzeugung des Defektbereichs (99) eingesetzt werden.
23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Relaxation in einem begrenzten Bereich mindestens einer Schicht (4, 6) erfolgt.
24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Maske ( 66) angeordnet wird.
25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtstruktur nur an den implantierten Bereichen relaxiert und / oder verspannt wird.
26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtstruktur mit Ionen primär durchstrahlt wird.
27. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Wasserstoff und / oder He in größere Tiefe implantiert wird und während anschließender Temperung im Defektbereich sich ansammelt und so eine Abtrennung ermöglicht.
28. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dosis bei der Wasserstoff- und / oder Helium-Ionen Implantation für die Abtrennung reduziert werden kann.
29. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in der Schichtstruktur vorwiegend Kristalldefekte und / oder im Substrat nahe der epitaktischen Schichtstruktur ein ausgedehnter Defektbereich (99) erzeugt wird.
30. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Energie der im- plantierten Ionen derart gewählt wird, dass die mittlere Reichweite größer als die Gesamtschichtdicke der epitaktischen Schichtstruktur ist.
31. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Temperaturbehand- lung in einem Temperaturbereich von 550 bis 1200, insbesondere von 700 bis 950°C durchgeführt wird.
32. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Temperaturbehandlung in einer inerten, reduzierenden, nitridieren- den oder oxidierenden Atmosphäre durchgeführt wird.
33. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Versetzungsdichte nach dem Wachstum kleiner als 105 cm"2 beträgt.
34. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine verspannte Schicht (5 ) und / oder eine unverspannte Schicht
(5) mit einer Oberflächenrauhigkeit von kleiner als 1 Nanometer erzeugt wird.
35. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Schichtstruktur, umfassend Silizium, Silizium-Germanium (Si-Ge) oder
Silizium-Gemanium-Kohlenstoff (Si-GeC) oder Silizi- umcarbid (SiC) auf einem Substrat (1) aufgebracht wird.
36. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Schichtstruktur, umfassend einen III-V-Verbindungshalbleiter, insbesondere ein III-V-Nitrid, einen II-VI-Verbindungs- halbleiter oder einen oxidischen Perovskiten, auf dem Substrat (1) aufgebracht wird.
37. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Si-Ge als Material für mindestens eine zu relaxierende Schicht (4, 6) gewählt wird.
38. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwei Si-Ge Schichten (4, 6) relaxieren.
39. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine Schicht mit einem zusätzlichen Kohlenstoffgehalt von 1 - 2 Atom-% angeordnet ist in der eine Relaxa- tion herbeigeführt wird.
40. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein SOI-Substrat (1, 2, 3) (Silicon on insulator) gewählt wird.
41. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Si-Schicht (3,
5) , mit einer Schichtdicke unterhalb von 200 Nano- metern gewählt wird.
42. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Silizium, Siliziumger- manium (Si-Ge) , Siliziumcarbid (SiC) , Saphir oder ein oxidisches Perovskit oder ein III/V- bzw. Il/VI-Verbindungshalbleiter als Substrat (1) gewählt wird.
43. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Wafer-Bonding durchgeführt wird.
44. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtstruktur auf ein zweites Substrat gebondet wird.
45. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichtstruktur auf ein Substrat mit einer Si02-Schicht gebondet wird.
46. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest das erste Substrat entfernt wird.
47. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an einem verspannten Silizium-Bereich (5λ) n- und oder p-MOSFETs hergestellt werden.
48. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an mindestens einem verspannten Siliziumgermanium- (Si-Ge) -Bereich (4) als nicht relaxiertem Bereich einer Schicht p- MOSFETs hergestellt werden.
49. Verfahren zur Herstellung einer Schichtstruktur umfassend mehrere verspannte Schichten, dadurch gekennzeichnet, dass einer oder mehrere der in den Ansprüchen 1 bis 48 genannten Verfahrens- schritte mehrfach angewendet wird.
50. Schichtstruktur umfassend eine Schicht (4 , 4; 5X, 5) auf einem Substrat (1) , dadurch gekennzeichnet, dass die Schicht (4 ,4; 5λ, 5) zum Teil verspannt ausgebildet ist.
51. SchichtStruktur umfassend ein Substrat, dadurch gekennzeichnet, dass auf dem Substrat (1, 2) ein verspannter Bereich (5λ) einer Schicht in einer Ebene planar neben einem unverspannten Bereich (5) dieser Schicht angeordnet ist.
52. Schichtstruktur nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass mindestens ein ver- spannter Bereich (5 ) einer Schicht auf mindestens einem relaxierten Bereich (4λ) einer anderen Schicht angeordnet ist.
53. Schichtstruktur nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass ein verspannter Be- reich (5λ) einer Schicht zwischen zwei relaxierten
Bereichen zweier weiterer Schichten angeordnet ist.
54. Schichtstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein rela- xierter Bereich (4λ) in einer Ebene planar neben mindestens einem verspannten Bereich (4) angeordnet ist .
55. Bauelement umfassend Schichtstruktur nach einem der vorhergehenden Ansprüche 50 bis 54.
56. Fully depleted p-MOSFET als Bauelement nach Anspruch 55.
57. modulated doped Feldeffekt-Transistor (MODFET) oder etal-oxide-semiconductor Feldeffekt-Transistor
(MOSFET) als Bauelement nach Anspruch 55.
58. Tunneldiode, insbesondere eine Siliziumgermanium-
(Si-Ge) -Tunneldiode als Bauelement nach Anspruch 55.
59. Photodetektor als Bauelement nach Anspruch 55.
60. Laser, insbesondere Quantenkaskadenlaser auf Si-Ge- Basis als Bauelement nach Anspruch 55.
EP04727506A 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur Withdrawn EP1616346A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10318284A DE10318284A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
PCT/DE2004/000780 WO2004095553A2 (de) 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Publications (1)

Publication Number Publication Date
EP1616346A2 true EP1616346A2 (de) 2006-01-18

Family

ID=33304880

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04727506A Withdrawn EP1616346A2 (de) 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Country Status (5)

Country Link
US (1) US7416965B2 (de)
EP (1) EP1616346A2 (de)
JP (1) JP5065676B2 (de)
DE (1) DE10318284A1 (de)
WO (1) WO2004095553A2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2892855B1 (fr) 2005-10-28 2008-07-18 Commissariat Energie Atomique Procede de fabrication d'une structure en couches minces et structure en couches minces ainsi obtenue
EP2469584A1 (de) * 2005-12-09 2012-06-27 Semequip, Inc. Verfahren zur Ionenimplantierung
FR2896255B1 (fr) * 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
EP1808886A3 (de) * 2006-01-17 2009-08-12 S.O.I.T.E.C. Silicon on Insulator Technologies Verfahren zur Justierung der Beanspruchung eines Substrats in einem Halbleitermaterial
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
WO2007094057A1 (ja) * 2006-02-15 2007-08-23 Fujitsu Limited 光デバイス
DE102006010273B4 (de) * 2006-03-02 2010-04-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
US7514726B2 (en) * 2006-03-21 2009-04-07 The United States Of America As Represented By The Aministrator Of The National Aeronautics And Space Administration Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US8226767B2 (en) * 2007-10-18 2012-07-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hybrid bandgap engineering for super-hetero-epitaxial semiconductor materials, and products thereof
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2011086929A1 (ja) * 2010-01-15 2011-07-21 住友化学株式会社 半導体基板、電子デバイス及び半導体基板の製造方法
US8361889B2 (en) * 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8501600B2 (en) * 2010-09-27 2013-08-06 Applied Materials, Inc. Methods for depositing germanium-containing layers
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9305781B1 (en) 2015-04-30 2016-04-05 International Business Machines Corporation Structure and method to form localized strain relaxed SiGe buffer layer
CN111733378B (zh) * 2020-05-15 2022-12-13 中国兵器科学研究院宁波分院 一种钢表面的涂层结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
EP1350290B1 (de) * 2000-08-04 2006-11-22 Amberwave Systems Corporation Siliziumwafer mit monolithischen optoelektronischen komponenten
DE60125952T2 (de) * 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
WO2002071495A1 (en) 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US6593625B2 (en) 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP4854871B2 (ja) * 2001-06-20 2012-01-18 株式会社Ｓｕｍｃｏ 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2003008022A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
WO2003098664A2 (en) 2002-05-15 2003-11-27 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
JP2004281764A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004095553A2 *

Also Published As

Publication number Publication date
JP2006524427A (ja) 2006-10-26
WO2004095553A2 (de) 2004-11-04
DE10318284A1 (de) 2004-11-25
US7416965B2 (en) 2008-08-26
US20060211221A1 (en) 2006-09-21
JP5065676B2 (ja) 2012-11-07
WO2004095553A3 (de) 2004-12-23

Similar Documents

Publication Publication Date Title
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
EP1616345A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE112011106092B3 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US7348259B2 (en) Method of fabricating a semiconductor structure that includes transferring one or more material layers to a substrate and smoothing an exposed surface of at least one of the material layers
DE102006060886B4 (de) SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren
US7842940B2 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
JP2006522469A5 (de)
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
SG182855A1 (en) Semiconductor on insulator apparatus and method
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
EP1794779A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
WO2022228947A1 (de) Isolierte vertikale galliumnitrid transistoren auf einem silizium substrat und verfahren zum herstellen derselben
JP2001332745A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20051011

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL HR LT LV MK

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20080212

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

INTG Intention to grant announced

Effective date: 20150506

18W Application withdrawn

Effective date: 20150507