DE102006060886B4 - SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren - Google Patents
SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren Download PDFInfo
- Publication number
- DE102006060886B4 DE102006060886B4 DE102006060886.0A DE102006060886A DE102006060886B4 DE 102006060886 B4 DE102006060886 B4 DE 102006060886B4 DE 102006060886 A DE102006060886 A DE 102006060886A DE 102006060886 B4 DE102006060886 B4 DE 102006060886B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon layer
- silicon
- crystal orientation
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 188
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 188
- 239000010703 silicon Substances 0.000 claims abstract description 188
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 42
- 239000000945 filler Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 198
- 235000012431 wafers Nutrition 0.000 description 29
- 230000037230 mobility Effects 0.000 description 14
- 230000007547 defect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- High Energy & Nuclear Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
SOI-Anordnung mit mehrfachen Kristallorientierungen mit: einer Substratschicht (58; 122); einer Isolierschicht (60; 124), die auf der Substratschicht (58; 122) angeordnet ist; einer ersten Halbleiterschicht (64; 140) mit einer ersten Kristallorientierung, die auf einem Teilbereich der Isolierschicht (60; 124) angeordnet ist; und einer verspannten Siliziumschicht (66; 142), die auf einem anderen Teilbereich der Isolierschicht (60; 124) angeordnet ist und eine zur ersten Kristallorientierung verschiedene Kristallorientierung aufweist, dadurch gekennzeichnet, dass zumindest eine verspannungsgenerierende Schicht (90) zwischen der verspannten Siliziumschicht (66; 142) und der Isolierschicht (60; 124) angeordnet ist.
Description
- Die Komplemetär-Metall-Oxid-Halbleitertechnologie (CMOS, Complementary Metal Oxide Semiconductor) ist die vorherrschende Technologie, welche für die Herstellung von hochintegrierten Schaltungen (ULSI, Ultra Large-Scale Integrated circuits) verwendet wird. Im Allgemeinen verwendet die CMOS-Technologie wünschenswerter Weise Siliziumwafer mit einer Kristallorientierung von (100). Diese Kristallorientierung wird wegen ihrer geringen Oberflächenzustandsdichte und hohen Elektronenbeweglichkeit in der (100) Ebene ausgewählt. In dieser Hinsicht liefert ein n-Kanaltransistor, der auf einem Siliziumsubstrat mit einer Kristallorientierung von (100) ausgebildet ist, einen großen und erwünschten Source-Drain-Strom.
- Demgegenüber sind Siliziumsubstrate mit einer Kristallorientierung von (110) dafür bekannt, eine Löcher-Beweglichkeit in Chip-Transistoren zu maximieren. Obwohl demzufolge Kristallorientierungen von (100) eine Elektronenbeweglichkeit optimieren, begrenzt dieses optimierte (100) Bulkkristall-Verhalten entsprechend die Löcherbeweglichkeit für Transistoren auf dem Baustein, wodurch letztlich eine dynamische Gesamt-Leistungsfähigkeit der CMOS-Bausteine geopfert wird.
- In sub-250 nm CMOS-Technologien ist die Verwendung von SOI-Substraten (SOI, Silicon-On-Insulator) wünschenswert, um geringe Übergangs-Kapazitäten und eine hohe Bausteingeschwindigkeit zu erhalten. Gegenwärtige CMOS-Technologien, welche (100) orientierte SOI-Wafer verwenden, können jedoch die dynamischen Gesamt-Leistungsfähigkeiten der Anordnung wie vorstehend beschrieben begrenzen.
- Aus der gattungsbildenden Druckschrift
US 6 815 278 B1 ist eine SOI-Anordnung mit mehrfachen Kristallorientierungen bekannt, wobei eine Isolierschicht auf einer Substratschicht und auf einem Teilbereich der Isolierschicht eine erste Halbleiterschicht mit einer ersten Kristallorientierung angeordnet ist. Ferner ist eine verspannte Siliziumschicht auf einem anderen Teilbereich der Isolierschicht angeordnet, die eine zur ersten Kristallorientierung verschiedene Kristallorientierung aufweist. - Die Druckschrift
US 2005/0116290 A1 - Aus der
US 2005/0277260 A1 - Aus der Druckschrift
US 6 830 962 B1 sind ein Herstellungsverfahren sowie eine SOI-Anordnung mit mehrfachen Kristallorientierungen bekannt, wobei auf einer Substratschicht eine erste und eine zweite Isolierschicht angeordnet sind. Auf der ersten Isolierschicht ist hierbei eine Halbleiterschicht mit erster Kristallorientierung und auf der zweiten Isolierschicht eine zweite Halbleiterschicht mit einer zweiten Kristallorientierung ausgebildet. Die zweite Halbleiterschicht kann hierbei verspanntes Si sein. Zur Realisierung der zweiten Halbleiterschicht wird hierbei ein Graben in das SOI-Substrat geätzt, anschließend ein epitaktisches Abscheiden der zweiten Halbleiterschicht ausgehend von der Substratschicht durchgeführt und abschließend eine vergrabene Isolierschicht als zweite Isolierschicht ausgebildet. - Schließlich sind aus der Literaturstelle U. Hilleringmann: Silizium-Halbleitertechnologie”, Seiten 119 bis 123, 4. Auflage 2004, Teubner Verlag die Grundlagen für bekannte Abscheideverfahren in der Halbleitertechnik bekannt, wobei insbesondere auf die Grundzüge der Silizium-Gasphasenepitaxie als CVD-Verfahren hingewiesen wird.
- Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine SOI-Anordnung, einen SOI-Baustein sowie zugehörige Herstellungsverfahren zu schaffen, die neben verbesserten elektrischen Eigenschaften einfach herzustellen und beliebig skalierbar sind.
- Erfindungsgemäß wird diese Aufgabe hinsichtlich der SOI-Anordnung durch die Merkmale des Patentanspruchs 1, hinsichtlich des SOI-Bausteins durch die Merkmale des Patentanspruchs 8 und hinsichtlich der Herstellungsverfahren durch die Maßnahmen der Patentansprüche 12 und 17 gelöst.
- In den weiteren Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
- Die beiliegenden Zeichnungen sind beigefügt, um ein weitergehendes Verständnis der vorliegenden Erfindung zu ermöglichen, wobei sie in die Beschreibung eingearbeitet sind und einen Teil dieser darstellen. Die Zeichnungen stellen Ausführungsbeispiele der vorliegenden Erfindung dar und beschreiben gemeinsam mit der Beschreibung Grundsätze der vorliegenden Erfindung. Weitere Ausführungsbeispiele der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung können leicht erkannt werden, da sie unter Bezugnahme auf die nachfolgende detaillierte Beschreibung besser verstanden werden können. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Bauteile.
-
1 zeigt eine Schnittansicht eines verspannten SOI-Bausteins gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
2 zeigt einen SOI-Wafer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
3 zeigt einen Pad-Stapel, der auf dem in2 dargestellten SOI-Wafer angeordnet ist. -
4 zeigt den SOI-Wafer gemäß3 nach einem anschließenden Ätz- und Ablöse-Prozess. -
5 zeigt eine Abscheidung einer Fülloxidschicht auf Teilbereichen eines SOI-Wafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
6 zeigt eine Halbleiterschicht in der Nähe einer Fülloxidschicht nach einem Planarisierungsprozess gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
7 zeigt eine Siliziumschicht, die auf dem planarisierten Wafer gemäß6 angeordnet ist. -
8 zeigt einen nachfolgenden Maskier-, Ätz- und Ablöse-Prozess des in7 dargestellten Wafers. -
9 zeigt einen Nitridspacer, der auf dem in8 dargestellten Wafer angeordnet ist. -
10 zeigt einen epitaktischen Kristallisierungs-Aufwachsprozess, der auf den in9 dargestellten Wafer gemäß einem Ausführungsbeispiel der vorliegenden Erfindung angewendet wird. -
11 zeigt eine verspannte SOI-Anordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit einem Isolationsgraben, der zwischen einem Halbleitergebiet mit einer ersten Kristallorientierung und einem Halbleitergebiet ausgebildet ist, welches im Wesentlichen koplanar zum Halbleitergebiet liegt und eine zur ersten Kristallorientierung verschiedene Kristallorientierung aufweist. -
12 zeigt einen verspannten SOI-Baustein gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
13 zeigt einen SOI-Wafer, der eine Halbleiterschicht gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufweist. -
14 zeigt eine Siliziumschicht, die auf dem in13 dargestellten SOI-Wafer angeordnet ist. -
15 zeigt einen amorphisierenden Ionenimplantations-Prozess, der auf den in14 dargestellten Waferstapel angewendet wird. -
16 zeigt eine verspannte SOI-Anordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung nach einer Rekristallisierung, einem thermischen Ausheilen und einem Planarisierungsprozess, welche auf den Waferstapel gemäß15 angewendet wurden. -
17 zeigt eine Schnittansicht eines Isolationsgrabens, der ein Halbleitergebiet mit einer ersten Kristallorientierung von einem Siliziumgebiet trennt, welches im Wesentlichen koplanar zum Halbleitergebiet liegt und eine zur ersten Kristallorientierung verschiedene Kristallorientierung aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. -
18 zeigt einen verspannten SOI-Baustein gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. - In der nachfolgenden detaillierten Beschreibung wird auf die angefügten Zeichnungen verwiesen, welche einen Teil hiervon darstellen, wobei anhand einer Darstellung bestimmte Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Beziehung wird die Richtungs-Terminologie wie z. B. „Deck-”, „Boden-”, „Vorder-”, „Rück-”, „führende”, „zurückhängende”, usw. hinsichtlich der Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsbeispiele der vorliegenden Erfindung in verschiedenen Orientierungen angeordnet sein können, wird die Richtungs-Terminologie nur zum Zwecke der Veranschaulichung verwendet und ist insoweit nicht begrenzend. Selbstverständlich können andere Ausführungsbeispiele angewendet werden, wobei strukturelle oder logische Änderungen durchgeführt werden können.
- Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleiteranordnungen und insbesondere auf SOI-Halbleiterbausteine (Silicon-On-Insulator) mit mehrfachen Kristallorientierungen, wobei zumindest eine verspannte Schicht enthalten ist, die zur Erhöhung der Leistungsfähigkeit von auf dem Baustein ausgebildeten n-Kanal- und p-Kanal-Transistoren konfiguriert ist. Die verspannte Schicht kann entweder eine zugverspannte oder eine druckverspannte Schicht darstellen. Die verspannte Schicht erhöht eine Elektronen- und/oder Löcher-Beweglichkeit in der Halbleiteranordnung. Eine Druck-Verspannung in der verspannten Schicht erhöht eine Elektronen-Beweglichkeit. Eine Zug-Verspannung in der verspannten Schicht erhöht eine Löcher-Beweglichkeit.
-
1 zeigt einen SOI-Baustein50 (SOI, Silicon-On-Insulator) mit einer verspannten Schicht66 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der verspannte SOI-Baustein50 weist eine verspannte SOI-Anordnung52 , eine erste Baustein-Komponente54 und eine zweite Baustein-Komponente56 auf. - Die verspannte SOI-Anordnung
52 weist eine Substratschicht58 , eine Isolierschicht60 , die auf der Substratschicht58 angeordnet ist, und eine Silizium-Grundschicht62 (silicon stratum) auf, die auf der Isolierschicht60 angeordnet ist. In einem Ausführungsbeispiel weist die Siliziumschicht62 optional ein verspanntes Siliziumgebiet64 auf, welches isoliert und verschieden von einem verspannten Siliziumgebiet66 ist, wobei das verspannte Siliziumgebiet64 und das verspannte Siliziumgebiet66 koplanar sind und parallel sowie versetzt zur Isolierschicht60 liegen. - Darüber hinaus ist in einem Ausführungsbeispiel zum elektrischen Isolieren des verspannten Siliziumgebiets
64 vom Siliziumgebiet66 ein Graben68 ausgebildet. In einem Ausführungsbeispiel ist der Graben68 ein flacher Grabenisolator, der zwischen den verspannten Siliziumgebieten64 und dem verspannten Siliziumgebiet66 geätzt und mit einem Isoliermaterial wie beispielsweise Siliziumdioxid gefüllt ist. - Die Substratsschicht
58 ist aus einem oder mehreren geeigneten Halbleitermaterialien hergestellt. Beispielsweise kann die Substratschicht58 aus Si, SiC, SiGe, SiGeC, Ge, GaAs, InAs, InP oder anderen III/V oder II/IV Verbund-Halbleitern hergestellt sein. In einem weiteren Ausführungsbeispiel ist die Substratschicht58 ein SOI-Substrat (Silicon-On-Insulator) oder alternativ ein SiGe-on-insulator Substrat. - Die Isolierschicht
60 weist einen Isolator auf, der vorzugsweise diffusionsfest gegenüber Ge ist. Beispiele für eine derartige Isolierung und Ge-diffusionsfeste Materialien weisen kristalline oder nicht-kristalline Oxide und/oder Nitride auf. In einem Ausführungsbeispiel ist die Isolierschicht60 eine vergrabene Oxid-Isolierschicht (BOX, Buried OXide). - In einem Ausführungsbeispiel ist die erste Baustein-Komponente
54 auf einem verspannten Siliziumgebiet64 angeordnet, wobei eine zweite Baustein-Komponente56 auf einem Siliziumgebiet66 angeordnet ist. Die ersten und zweiten Baustein-Komponenten54 und56 weisen eine geeignete Baustein-Komponente auf, die jeweils auf das Siliziumgebiet64 und66 der verspannten SOI-Anordnung52 zugreift. Beispielsweise sind in einem Ausführungsbeispiel die ersten und zweiten Baustein-Komponenten54 und56 Transistoren, in einem anderen Ausführungsbeispiel sind die ersten und zweiten Baustein-Komponenten54 und56 Kondensatoren und in einem weiteren Ausführungsbeispiel sind die ersten und zweiten Baustein-Komponenten54 und56 schmelzbare Verbindungen. - In einem beispielhaften Ausführungsbeispiel sind die ersten und zweiten Baustein-Komponenten
54 und56 Transistoren, welche durch Abscheidung von Gate-Dielektrikum-Schichten und Gate-Leitbahnschichten ausgebildet sind, die zum Ausbilden eines Gate-Dielektrikums70 und eines Gates72 strukturiert sind. (Nicht dargestellte) Source- und Draingebiete können unter Verwendung einer Vielzahl von bekannten Implantationsprozessen ausgebildet werden, die dem Fachmann in der Halbleitertechnik bekannt sind. In einem Ausführungsbeispiel weist das Gate72 einen Gatespacer mit leicht dotierten Source- und/oder Drain-Abschnitten auf. - Die
2 bis12 zeigen Schnittansichten eines verspannten SOI-Bausteins50 (1 ) zu unterschiedlichen Herstellungsstufen. Der Herstellungsprozess für Ausführungsbeispiele eines verspannten SOI-Bausteins50 enthält verschiedene Prozesse, die in verschiedenen Prozessabläufen durchgeführt werden. Folglich wird zur Vereinfachung der nachfolgenden Beschreibung der Prozess für das Ausführungsbeispiel gemäß1 beschrieben, wobei jedoch ein Fachmann erkennen kann, wie alternative Ausführungsbeispiele in ähnlicher Weise hergestellt werden können. Obwohl in den Figuren die Ausbildung von zwei Baustein-Komponenten54 und56 dargestellt ist, wird ein Fachmann darüber hinaus erkennen, dass ein typischer Herstellungsprozess mehrfache Bausteine mit mehrfachen Baustein-Komponenten enthalten kann. -
2 zeigt einen SOI-Wafer80 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der SOI-Wafer80 weist eine Substratschicht58 , eine auf der Substratschicht58 angeordnete Isolierschicht60 , und eine auf der Isolierschicht60 angeordnete Schicht82 auf. Gemäß1 sind die Substratschicht58 und die Isolierschicht60 wie vorstehend beschrieben ausgebildet. - In einem Ausführungsbeispiel wird die Schicht
82 aus einem Material ausgebildet, welches derart aufgebaut ist, dass eine Gitter-Fehlanpassung relativ zu einem Siliziumgitter festgelegt wird, wobei in einem Ausführungsbeispiel die Schicht82 beispielsweise Germanium darstellt. - Gemäß einem anderen Ausführungsbeispiel stellt die Schicht
82 Silizium dar. Die Siliziumschicht82 ist auf der Isolierschicht60 befestigt. Im Allgemeinen ist die Siliziumschicht82 aus einem oder mehreren geeigneten Halbleitermaterialien hergestellt, die beispielsweise Si, SiC, SiGe, SiGeC, Ge, GaAs, InAs, InP oder III/V- oder II/VI-Verbundhalbleiter aufweisen. In einem beispielhaften Ausführungsbeispiel weist die Siliziumschicht82 ein kristallines Si-enthaltendes Halbleitermaterial auf, welches mit einer Dicke im Bereich von ca. 20 bis ca. 200 nm ausgebildet ist. In einem Ausführungsbeispiel legt die Siliziumschicht82 beispielsweise eine (100) Kristallorientierung fest. In einem alternativen Ausführungsbeispiel definiert die Siliziumschicht82 eine (110) Kristallorientierung. Grundsätzlich kann die Siliziumschicht82 Kristallorientierungen wie z. B. (100), (110), (023), (311), (511), (111) oder andere Kristallorientierungen definieren, die durch (h, k, l) festgelegt sind, wobei h, k und l ganze Zahlen darstellen. Gemäß einem bevorzugten Ausführungsbeispiel definiert die Siliziumschicht82 jedoch eine der Kristallorientierungen (100) oder (110) und ist auf der Isolierschicht60 befestigt. -
3 zeigt eine Schnittansicht eines SOI-Wafers80 , der einen Pad-Stapel84 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufweist. Der Pad-Stapel84 weist in einem Ausführungsbeispiel eine dünne Oxidschicht86 auf, welche thermisch aufgewachsen oder auf der Siliziumschicht82 abgeschieden ist, sowie eine Silizium-Nitrid-Schicht88 , die auf der Oxidschicht86 abgeschieden ist. In diesem Zusammenhang weist der Pad-Stapel84 ein Pad-Nitrid auf einem Pad-Oxid auf, wobei er als zwei dünne Schichten abgeschieden ist. Gemäß einem Ausführungsbeispiel wird der Pad-Stapel84 in einem chemisch-mechanischen Planarisierungsprozess (CMP, Chemical Mechanical Planarisation) planarisiert und besitzt, wie dargestellt, einen im Wesentlichen planaren Querschnitt. -
4 zeigt eine Schnittansicht des SOI-Wafers80 und des Pad-Stapels84 nach einem reaktiven Ionenätzen (RIE, Reactive Ion Etch) und einem Resist-Ablöse-Prozess gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Ein Teilbereich der Siliziumschicht82 und ein Teilbereich des Pad-Stapels84 sind mit einem Photoresist beschichtet. Ein Ätzprozess (nass oder trocken) wird zum Entfernen des Nitrids, des Oxids und des Teils der Siliziumschicht82 an den Stellen angewendet, an denen die Photoresist-Struktur abwesend ist. Wie in der Schnittansicht dargestellt ist, wird etwa die Hälfte der Siliziumschicht82 und etwa die Hälfte des Pad-Stapels84 durch den RIE-Prozess weggeätzt. Der RIE-Prozess könnte einen größeren oder kleineren Teilbereich der Siliziumschicht82 und des Pad-Stapels84 entfernen. -
5 zeigt eine Schnittansicht des teilweise prozessierten Wafers mit einem Planarisierungsdielektrikum90 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wie er in4 dargestellt ist. In einem Ausführungsbeispiel ist das Planarisierungsdielektrikum90 eine einzige Schicht eines Fülloxids. In einem weiteren Ausführungsbeispiel ist das Planarisierungsdielektrikum90 ein Fülloxid mit mehreren Schichten. Das Fülloxid kann entweder ein verspanntes Oxid oder ein verspanntes Nitrid oder eine oder mehrere von verspannungsgenerierenden Schichten enthalten. In einem Ausführungsbeispiel weist das Fülloxid90 beispielsweise eine stark verspannte Siliziumnitridschicht auf, die thermisch verarbeitet ist, um eine Verspannung in der Siliziumschicht82 zu induzieren und um nachfolgend eine Verspannung in der Schicht92 (7 ) zu verursachen. Auf diese Weise wird aus der Siliziumschicht82 eine verspannte Siliziumschicht, wobei eine laterale Übertragung der Verspannung von der Fülloxidschicht90 durchgeführt wird und eine Kristallorientierung von (100) vorliegt. -
6 zeigt den teilweise prozessierten Wafer gemäß5 nach einem Planarisierungsschritt. In einem Ausführungsbeispiel ist der Planarisierungsschritt ein CMP-Prozess, bei dem die Fülloxidschicht90 auf eine Ebene mit der Siliziumnitridschicht88 planarisiert wird. -
7 zeigt eine Schnittansicht einer Siliziumschicht92 , die auf dem teilweise prozessierten Wafer gemäß6 ausgebildet ist. Eine Übertragung der Verspannung von der darunter liegenden Fülloxidschicht90 verspannt die Siliziumschicht92 . Die Siliziumschicht92 wird derart ausgebildet, dass sie eine unterschiedliche, aber nicht entgegengesetzte, Kristallorientierung im Vergleich zur Siliziumschicht82 aufweist. Wenn demzufolge die Schicht82 eine Siliziumschicht mit einer Kristallorientierung von (100) besitzt, dann wird die zweite Siliziumschicht92 mit einer Kristallorientierung von (110) ausgebildet. - In ähnlicher und entgegengesetzter Art und Weise wird die zweite Siliziumschicht
92 mit einer Kristallorientierung von (100) ausgebildet, wenn die Siliziumschicht82 mit einer Kristallorientierung von (110) ausgebildet ist. Die nachfolgende Beschreibung bezieht sich auf eine Siliziumschicht82 mit einer Kristallorientierung von (100) und eine zweite Siliziumschicht92 mit einer Kristallorientierung von (110), obwohl eine umgekehrte Reihenfolge sowie andere (h, k, l)-Kristallorientierungen ebenfalls denkbar sind. - Die zweite Siliziumschicht
92 wird im Wesentlichen aus den gleichen Materialien ausgebildet wie die erste Siliziumschicht82 und weist beispielsweise Si, SiC, SiGe, SiGeC, Ge, GaAs, InAs, InP oder andere III/V- oder II/VI-Verbundhalbleiter auf. In einem Ausführungsbeispiel ist die zweite Siliziumschicht92 auf der planaren Siliziumnitridschicht88 und der Fülloxidschicht90 abgeschieden, wobei sie durch die Fülloxidschicht90 zum Festlegen einer verspannten Siliziumschicht verspannt wird. - Unmittelbar nach der Prozessierung gemäß
7 kann der in1 dargestellte Graben68 zum Isolieren der Siliziumschicht82 vom Fülloxid90 und von der zweiten Siliziumschicht92 ausgebildet werden. In einem Ausführungsbeispiel kann der Graben68 als flacher Graben zwischen der Siliziumschicht82 und der zweiten Siliziumschicht92 ausgebildet werden, wie nachfolgend im Einzelnen beschrieben wird. - Die
8 zeigt eine Schnittansicht eines teilprozessierten Wafers gemäß7 nach einer Teilätzung und einem Resist-Ablöseprozess gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Nach einem beispielhaften reaktiven Ionenätzprozess (RIE) verbleiben eine dünne Oxidschicht96 und eine Siliziumnitridschicht98 auf der zweiten Siliziumschicht92 . Der Ätzprozess kann beispielsweise einen nasschemischen Ätzprozess oder alternativ einen mit Plasmagas angeregten Trockenätzprozess darstellen. In einem Ausführungsbeispiel sind die dünne Oxidschicht96 und die Siliziumnitridschicht98 analog und sehr ähnlich zur dünnen Oxidschicht86 und Siliziumnitridschicht88 des Pad-Stapels84 (3 ) und werden entsprechend als Pad-Oxidschicht96 und Pad-Nitridschicht98 bezeichnet. -
9 zeigt eine Schnittansicht des in8 dargestellten Waferstapels, nachdem das Padoxid96 und das Pad-Nitrid98 mittels eines Ablöseprozesses abgelöst wurden. Die freigelegten Padoxide und Pad-Nitride werden zum Freilegen eines Teilbereichs der ersten Siliziumschicht82 und eines Teilbereichs der zweiten Siliziumschicht92 entfernt. Anschließend wird ein Nitrid- oder Oxidspacer100 über den freigelegten Seitenwänden der zweiten Siliziumschicht92 abgeschieden. -
10 zeigt eine Schnittansicht einer Silizium-Grundschicht62 (Stratum), welche mittels eines epitaktischen Aufwachsprozesses gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ausgebildet ist. Der epitaktische Aufwachsprozess wird ausgewählt, um Halbleitermaterial aufzuwachsen, welches verspannte, metastabile oder pseudomorphe Materialien aufweist, welche im Wesentlichen frei von Defekten, d. h. Fehlstellen und Versetzungen ist. Geeignete epitaktische Aufwachsprozesse weisen beispielsweise eine schnelle thermische Gasphasenabscheidung, eine chemische Niederdruck-Gasphasenabscheidung, eine chemische Gasphasenabscheidung bei ultrahohem Vakuum, eine chemische Atmosphärendruck-Gasphasenabscheidung, eine Molekularstrahlepitaxie oder eine plasmaangeregte chemische Gasphasenabscheidung auf. Die Siliziumschicht82 (2 bis9 ) wird in die Silizium-Grundschicht62 eingewachsen, bis die Silizium-Grundschicht62 im Wesentlichen koplanar mit der zweiten Siliziumschicht92 ist. Darüber hinaus wird die Silizium-Grundschicht62 derart aufgewachsen, dass die Kristallorientierung der ersten Siliziumschicht82 beibehalten wird. In einem Ausführungsbeispiel weist die Silizium-Grundschicht62 eine Kristallorientierung von (100) auf, wobei die zweite Siliziumschicht92 im Wesentlichen koplanar zur Silizium-Grundschicht62 ist und eine Kristallorientierung von (110) aufweist. -
11 zeigt eine verspannte SOI-Anordnung52 nach einem Isoliergrabenprozess gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Ein Graben68 wird zum Isolieren der Silizium-Grundschicht62 von der zweiten Siliziumschicht92 ausgebildet. In einem Ausführungsbeispiel wird der Graben68 mittels eines flachen Graben-Isolationsprozesses (shallow trench isolation) ausgebildet und mit elektrisch isolierendem Material wie beispielsweise Siliziumdioxid aufgefüllt. -
12 zeigt einen verspannten SOI-Baustein50 , der gemäß einem Ausführungsbeispiel der vorliegenden Erfindung durch die vorstehend genannten beispielhaften Prozesse hergestellt wurde. Der verspannte SOI-Baustein50 weist eine verspannte SOI-Anordnung52 mit einem Siliziumgebiet64 auf, welches eine Kristallorientierung von (100) besitzt und vom Siliziumgebiet66 isoliert ist, welches im Wesentlichen koplanar zum verspannten Siliziumgebiet64 liegt, wobei das Siliziumgebiet66 eine Kristallorientierung von (110) aufweist. In einem Ausführungsbeispiel ist das Siliziumgebiet66 ein verspanntes Siliziumgebiet und weist eine Kristallorientierung von (110) auf. In einem Ausführungsbeispiel ist das Siliziumgebiet64 ein verspanntes Siliziumgebiet. Die erste Baustein-Komponente54 ist auf dem verspannten Siliziumgebiet64 und die zweite Baustein-Komponente56 ist auf dem Siliziumgebiet66 angeordnet. - Unterschiedliche, jedoch nicht entgegengesetzte, verspannte Siliziumgebiete, welche auf einem Halbleiterbaustein ausgebildet sind, wurden vorstehend beschrieben. Die verspannten Siliziumgebiete können verspannte Siliziumgebiete
64 mit einer (100) Kristallorientierung aufweisen, welche von einem optional verspannten Siliziumgebiet66 mit einer (110) Kristallorientierung isoliert sind. In diesem Zusammenhang weisen die verspannten Gebiete eine einachsige Zug-Verspannung, eine Zug-Verspannung oder eine Druck-Verspannung auf. In einem beispielhaften Ausführungsbeispiel ist sowohl das verspannte Siliziumgebiet64 mit einer (100) Kristallorientierung und das verspannte Siliziumgebiet66 mit einer (110) Kristallorientierung einachsig zug-verspannt. - In einem Ausführungsbeispiel ist die erste Baustein-Komponente
54 ein n-Kanaltransistor (d. h. ein n-FET), der auf einem druck-verspannten Siliziumgebiet64 ausgebildet ist und eine (100) Kristallorientierung aufweist. Zu diesem Zweck besitzt der n-Kanaltransistor54 eine erhöhte Elektronenbeweglichkeit und einen erhöhten Ansteuerstrom im Vergleich zu anderen Kristallorientierungen. In einem Ausführungsbeispiel ist die zweite Baustein-Komponente56 ein p-Kanaltransistor (d. h. ein p-FET), der auf einem zug-verspannten Siliziumgebiet66 mit einer (110) Kristallorientierung ausgebildet ist und folglich derart aufgebaut ist, dass er eine erhöhte Löcherbeweglichkeit und einen erhöhten Ansteuerstrom im Vergleich zu anderen Kristallorientierungen aufweist. Somit sind in einem beispielhaften Ausführungsbeispiel sowohl der n-FET54 als auch der p-FET56 SOI-basierte Anordnungen mit einer optimierten dynamischen Gesamtleistungsfähigkeit. Der verspannte SOI-Baustein50 erzielt maximale Elektronen- und Löcher-Beweglichkeiten sowie Ansteuerströme für seine zugehörigen Transistoren basierend auf den bevorzugten und optimalen mehrfachen Kristallorientierungen, welche auf der vergrabenen Oxidschicht60 angeordnet sind. - Mit Bezug auf die
9 und10 ist in einem Ausführungsbeispiel ferner die Schicht82 nicht aus Silizium, sondern eher aus einem Halbleitermaterial mit einer ersten Kristallorientierung ausgebildet, welches eine Gitter-Fehlanpassung zu Silizium festlegt, wie beispielsweise Germanium. Die Siliziumschicht92 definiert eine zweite Kristallorientierung, die verschieden zur ersten Kristallorientierung der Schicht82 ist. In einem Ausführungsbeispiel ist die Siliziumschicht92 durch das Fülloxid über eine Verspannungsübertragung verspannt. - Ein nachfolgendes epitaktisches Aufwachsen auf einer getrennten Siliziumschicht an der Oberfläche der Schicht
82 erzeugt eine stark verspannte Siliziumschicht im Teilbereich der Grundschicht62 (siehe10 ) mittels einer direkten Verspannungsübertragung von der beispielhaften Germaniumschicht82 . Das nachfolgende epitaktische Aufwachsen der getrennten Siliziumschicht ist durch ein nicht entspanntes Siliziumschichtwachstum gekennzeichnet und daher stark verspannt. Diesbezüglich wird das epitaktische Aufwachsen derart durchgeführt, dass nur wenige oder keine Versetzungen oder Defekte auf Grund der Gitter-Fehlanpassung ausgebildet werden, welche sich durch das Germanium oder ein anderes Material ergeben, welches eine Gitter-Fehlanpassung zu Silizium definiert. - Die
13 bis18 zeigen alternative Verfahren zur Herstellung eines SOI-Bausteins mit mehrfachen Kristallorientierungen, wie er gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung auf einem SOI-Wafer ausgebildet werden kann. -
13 zeigt eine Schnittansicht eines SOI-Wafers120 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der eine Substratschicht122 aufweist, die in Kontakt mit einer Isolierschicht124 steht, die wiederum in Kontakt mit einer ersten Siliziumschicht126 steht. Die erste Siliziumschicht126 ist im Wesentlichen ähnlich zur vorstehend beschriebenen Siliziumschicht82 (2 ). In einem Ausführungsbeispiel ist die erste Siliziumschicht126 ein kristallines Si-enthaltendes Halbleitermaterial, welches mit einer Dicke im Bereich von ca. 20 bis ca. 200 nm abgeschieden ist. In einem Ausführungsbeispiel wird eine Siliziumschicht126 mit einer Kristallorientierung von (100) oder (110) ausgewählt und auf der Isolierschicht124 befestigt. - Die
14 zeigt eine Schnittansicht eines Wafer-Stapels130 , der eine zweite Siliziumschicht128 aufweist, welche auf dem SOI-Wafer120 abgeschieden ist. Die zweite Siliziumschicht128 ist auf der ersten Siliziumschicht126 befestigt. In einem Ausführungsbeispiel definiert die zweite Siliziumschicht128 eine zur Kristallorientierung der ersten Siliziumschicht126 verschiedene Kristallorientierung. Beispielsweise wird die erste Siliziumschicht126 mit einer Kristallorientierung von (100) und die zweite Siliziumschicht128 mit einer Kristallorientierung (110) ausgebildet. - Die
15 zeigt eine Schnittansicht eines amorphisierenden Ionen-Implantationsstroms134 , der auf einem Teilbereich des Wafer-Stapels130 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung einfällt. In einem Ausführungsbeispiel wird auf einem Teilbereich der zweiten Siliziumschicht128 eine Fotoresistschicht132 aufgebracht, wobei der amorphisierende Ionen-Implantationsstrom134 auf den freiliegenden Teilbereich der zweiten Siliziumschicht128 gerichtet ist. Der amorphisierende Ionen-Implantationsstrom134 bildet eine Struktur in einem freiliegenden Teilbereich der zweiten Siliziumschicht128 und in der ersten Siliziumschicht126 . In einem Ausführungsbeispiel amorphisiert beispielsweise der amorphisierende Ionen-Implantationsstrom134 eine Gesamtheit der ersten Siliziumschicht126 und eines freiliegenden Teilbereichs der zweiten Siliziumschicht128 . - Während der Ionenimplantation können Defekte erzeugt werden, wenn einfallende Ionen abgebremst werden und ihren Impuls nicht vollständig auf die freiliegenden Teilbereiche der Gitterstruktur der zweiten Siliziumschicht
128 und der ersten Siliziumschicht126 übertragen. Da in diesem Fall abgebremste Ionen nahezu stoppen, erreichen sie „ihre maximale Reichweite” („end of their range”), wodurch ein End-of-range-(EOR)-Defekt ausgebildet wird. - In einem Beispiel wird der Ort der EOR-Defekte derart gesteuert, dass die EOR-Defekte außerhalb des freiliegenden Teilbereichs der zweiten Siliziumschicht
128 und der ersten Siliziumschicht126 liegen. Insbesondere ist in einem Beispiel die Isolierschicht124 eine vergrabene Oxidschicht (BOX), wobei die EOR-Defekte in die BOX-Schicht124 verschoben/lokalisiert werden. Auf diese Weise wird eine Vielzahl von möglicherweise in der ersten Siliziumschicht126 und der zweiten Siliziumschicht128 vorhandenen EOR-Defekten verringert und vorzugsweise minimiert. - In einem Beispiel wird ein Ionen-Implantationsstrom
134 mit Ionen wie beispielsweise Deuterium, Helium, Sauerstoff, Neon, Bor und/oder Silizium bei etwa Zimmertemperatur (d. h. 283 bis 303 Grad Kelvin) mit einer Ionenstrahlstromdichte in einem Bereich von ca. 0,01 bis ca. 10 μA/cm2 angelegt, obwohl andere geeignete Temperaturen, Ionen und Stromdichten ebenfalls verwendet werden können. In diesem Zusammenhang werden die Bedingungen für die Ionenimplantation derart beibehalten, dass eine Spitze des Ionenenergiebereichs innerhalb (oder in der Nähe) der kristallinen Siliziumschicht126 liegt. Auf diese Weise werden EOR-Defekte, welche mit langsamen Ionen einhergehen, vorzugsweise in der BOX-Schicht124 angeordnet. - Die
16 zeigt eine SOI-Anordnung144 nach einem nachfolgenden Ätz-, Ablöse- und thermischen Rekristallisierungsprozess des Waferstapels130 gemäß den Ausführungsbeispielen der vorliegenden Erfindung. Die16 zeigt die SOI-Anordnung144 nach einem thermischen Rekristallisierungsprozess (Ausheilen), wobei ein erneutes epitaktisches Aufwachsen von amorphisierten Schichten von Siliziumschichten126 ,128 (15 ) die Siliziumschicht140 ausbildet hat. Die Siliziumschicht140 ist eine rekristallisierte Siliziumschicht mit einer Kristallorientierung von beispielsweise (100). Somit weist die Siliziumschicht140 eine rekristallisierte Form des unmaskierten Teilbereichs der zweiten Siliziumschicht128 und der ersten Siliziumschicht126 auf und besitzt eine Kristallorientierung von beispielsweise (100). Ein maskierter Teilbereich der zweiten Siliziumschicht128 (15 ) weist ein zweites Siliziumgebiet142 mit einer Kristallorientierung von beispielsweise (110) auf. Somit liegen zwei Kristallorientierungen (100) und (110) in der SOI-Anordnung144 vor, wobei sie koplanar und parallel abgesetzt von der Isolierschicht124 liegen. - In einem Ausführungsbeispiel ist die Siliziumschicht
140 ein verspanntes Silizium mit einer Kristallorientierung von (100) und das zweite Siliziumgebiet142 ist ein verspanntes Silizium mit einer Kristallorientierung von (110). - Die
17 zeigt eine Schnittansicht einer SOI-Anordnung144 nach dem Ausbilden eines Isoliergrabens148 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Graben148 ist im Wesentlichen ähnlich zum Graben68 , wie er vorstehend in11 beschrieben wurde. In einem Ausführungsbeispiel ist der Graben148 ein flacher Isolationsgraben, der zwischen die Siliziumschicht140 und die Siliziumschicht142 zum elektrischen Isolieren der benachbarten Komponenten geätzt wird, welche nacheinander auf der Siliziumschicht140 und der Siliziumschicht142 ausgebildet werden. In einem Ausführungsbeispiel ist der Graben138 ein flacher Isolationsgraben, der mit Siliziumdioxid gefüllt ist. - In einem weiteren Ausführungsbeispiel wird der flache Graben vor der amorphisierenden Implantation ausgebildet. Dieses verhindert ein laterales epitaktisches Aufwachsen während des Ausheilschritts.
- Die
18 zeigt eine Schnittansicht eines verspannten SOI-Bausteins150 mit Baustein-Komponenten154 und156 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Eine erste Baustein-Komponente154 wird auf der Siliziumschicht140 und eine zweite Baustein-Komponente156 auf dem zweiten Siliziumgebiet142 angeordnet. - Der verspannte SOI-Baustein
150 weist eine SOI-Anordnung144 mit einer Siliziumschicht140 auf, welche eine (100) Kristallorientierung besitzt und vom Siliziumgebiet142 mit einer (110) Kristallorientierung isoliert ist. Das Siliziumgebiet142 ist im Wesentlichen koplanar zur Siliziumschicht140 . Die erste Baustein-Komponente154 ist auf der Siliziumschicht140 und die zweite Baustein-Komponente156 ist auf dem Siliziumgebiet142 angeordnet. - In einem Ausführungsbeispiel ist die erste Baustein-Komponente
154 ein n-Kanaltransistor (n-FET) der auf der Siliziumschicht140 angeordnet ist und eine (100) Kristallorientierung festlegt. Zu diesem Zweck besitzt der n-Kanaltransistor54 eine erhöhte Elektronenbeweglichkeit und einen erhöhten Ansteuerstrom im Vergleich zu anderen Kristallorientierungen. In einem Ausführungsbeispiel ist die zweite Baustein-Komponente56 ein p-Kanaltransistor (p-FET), der auf dem Siliziumgebiet142 angeordnet ist und eine (110) Kristallorientierung besitzt, weshalb er im Vergleich zu anderen Kristallorientierungen für eine verbesserte Löcher-Beweglichkeit und einen erhöhten Ansteuerstrom aufgebaut ist. In diesem Zusammenhang erzielt der verspannte SOI-Baustein150 auf der Grundlage der vorstehend beschriebenen bevorzugten und optimalen Kristallorientierungen eine maximale Elektronen- und Löcherbeweglichkeit sowie Ansteuerströme für seine zugehörigen Transistoren. - Vorstehend wurde ein optionaler verspannter SOI-Baustein mit einer optionalen verspannten SOI-Anordnung beschrieben, welche ein optionales verspanntes Siliziumgebiet mit einer (100) Kristallorientierung aufweist, welche von einem Siliziumgebiet isoliert ist, das im Wesentlichen koplanar zu dem verspannten Siliziumgebiet liegt, wobei das Siliziumgebiet eine (110) Kristallorientierung besitzt. Somit wird eine optionale verspannte SOI-Anordnung mit sowohl (100) als auch (110) Kristallorientierungen offenbart, welche auf einer vergrabenen Oxidschicht ausgebildet ist. Der verspannte SOI-Baustein stellt eine kombinierte n-FET- und p-FET-SOI-Anordnung mit einer maximalen Elektronenbeweglichkeit auf einem (100) Substrat und einer maximalen Löcherbeweglichkeit auf einem (110) Substrat bereit.
- Darüber hinaus werden ein alternativer SOI-Baustein und ein Verfahren zum Ausbilden des SOI-Bausteins offenbart. Der SOI-Baustein weist eine Siliziumschicht mit einer (100) Kristallorientierung auf, die von einem Siliziumgebiet mit einer (110) Kristallorientierung isoliert ist, wobei das Siliziumgebiet im Wesentlichen koplanar zur Siliziumschicht liegt und End-of-range-Defekte hauptsächlich in einer vergrabenen Oxidschicht des SOI-Bausteins lokalisiert sind.
Claims (20)
- SOI-Anordnung mit mehrfachen Kristallorientierungen mit: einer Substratschicht (
58 ;122 ); einer Isolierschicht (60 ;124 ), die auf der Substratschicht (58 ;122 ) angeordnet ist; einer ersten Halbleiterschicht (64 ;140 ) mit einer ersten Kristallorientierung, die auf einem Teilbereich der Isolierschicht (60 ;124 ) angeordnet ist; und einer verspannten Siliziumschicht (66 ;142 ), die auf einem anderen Teilbereich der Isolierschicht (60 ;124 ) angeordnet ist und eine zur ersten Kristallorientierung verschiedene Kristallorientierung aufweist, dadurch gekennzeichnet, dass zumindest eine verspannungsgenerierende Schicht (90 ) zwischen der verspannten Siliziumschicht (66 ;142 ) und der Isolierschicht (60 ;124 ) angeordnet ist. - SOI-Anordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die erste Halbleiterschicht (
64 ;140 ) eine verspannte Schicht darstellt, die mittels epitaktischen Aufwachsens koplanar zur verspannten Siliziumschicht (66 ;142 ) angeordnet ist. - SOI-Anordnung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Halbleiterschicht (
64 ;140 ) eine [100] oder [110] Kristallorientierung aufweist und die verspannte Siliziumschicht (66 ;142 ) jeweils eine der anderen Kristallorientierungen von [110] und [100] aufweist. - SOI-Anordnung nach Patentanspruch 1, dadurch gekennzeichnet, dass die erste Halbleiterschicht (
64 ;140 ) eine zweite verspannte Schicht aufweist. - SOI-Anordnung nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die verspannte Siliziumschicht (
66 ;142 ) eine Druck-Verspannung oder eine Zug-Verspannung aufweist. - SOI-Anordnung nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass die verspannte Siliziumschicht (
66 ;142 ) elektrisch von der ersten Halbleiterschicht (64 ;140 ) isoliert ist. - SOI-Anordnung nach Patentanspruch 6, dadurch gekennzeichnet, dass die verspannte Siliziumschicht (
66 ;142 ) durch einen flachen Graben (68 ;148 ) elektrisch von der ersten Halbleiterschicht (64 ;140 ) isoliert ist. - SOI-Baustein mit: einer SOI-Anordnung nach einem der Patentansprüche 1 bis 7 umfassend: eine erste Baustein-Komponente (
54 ;154 ), die auf der ersten Halbleiterschicht (64 ;140 ) angeordnet ist; und eine zweite Baustein-Komponente (56 ;156 ), die auf der verspannten Siliziumschicht (66 ;142 ) angeordnet ist. - SOI-Baustein nach Patentanspruch 8, wobei jede der ersten und zweiten Baustein-Komponenten aus einer Gruppe ausgewählt wird bestehend aus Transistoren, Kondensatoren und Schmelzverbindungen.
- SOI-Baustein nach Patentanspruch 8, wobei die erste Baustein-Komponente (
54 ;154 ) ein n-Kanaltransistor und die zweite Baustein-Komponente (56 ;156 ) ein p-Kanaltransistor ist. - SOI-Baustein nach Patentanspruch 10, wobei der n-Kanaltransistor (
54 ;154 ) ein in Kontakt mit der ersten Halbleiterschicht (64 ;140 ) befindliches Gatedielektrikum und ein in Kontakt mit dem Gatedielektrikum befindliches Gate festlegt, und der p-Kanaltransistor ein in Kontakt mit der verspannten Siliziumschicht (66 ;142 ) befindliches getrenntes Gatedielektrikum und ein in Kontakt mit dem getrennten Gatedielektrikum befindliches getrenntes Gate festlegt. - Verfahren zum Ausbilden eines SOI-Bausteins mit mehrfachen Kristallorientierungen mit den Schritten: Bereitstellen eines SOI-Wafers (
80 ) mit einer ersten Siliziumschicht (82 ), die eine erste Kristallorientierung besitzt und eine Isolierschicht (60 ) kontaktiert, die eine Substratschicht (58 ) kontaktiert; Entfernen der ersten Siliziumschicht (82 ) zum Freilegen eines Teilbereichs der Isolierschicht (60 ); Abscheiden einer verspannungsgenerierenden Fülloxidschicht (90 ) auf der Isolierschicht (60 ) zumindest im freigelegten Teilbereich; und Ausbilden einer zweiten Siliziumschicht (92 ) mit einer zur ersten Kristallorientierung verschiedenen Kristallorientierung über der verspannungsgenerierenden Fülloxidschicht (90 ) im freigelegten Teilbereich, wobei die Fülloxidschicht (90 ) eine Verspannung in zumindest die zweite Siliziumschicht (92 ) induziert. - Verfahren nach Patentanspruch 12, wobei das Abscheiden der verspannungsgenerierenden Fülloxidschicht (
90 ) das Abscheiden eines Siliziumoxids, eines Siliziumnitrids, eines Oxids oder eines Nitrids umfasst. - Verfahren nach Patentanspruch 12 oder 13 mit dem weiteren Schritt eines Ausheilens der zweiten Siliziumschicht (
92 ). - Verfahren nach einem der Patentansprüche 12 bis 14 mit dem weiteren Schritt des Ausbildens einer flachen Grabenisolierung (
68 ) zwischen der zweiten Siliziumschicht (92 ) und der ersten Siliziumschicht (82 ;62 ). - Verfahren nach einem der Patentansprüche 12 bis 15 mit den weiteren Schritten: Anheben eines freigelegten Teilbereichs der ersten Siliziumschicht (
82 ) mittels selektiver Epitaxie, wobei eine Kristallorientierung von [100] festgelegt wird, die im Wesentlichen koplanar zu einem verbleibenden Teilbereich der zweiten Siliziumschicht (92 ) mit einer Kristallorientierung von [110] ist. - Verfahren zum Ausbilden eines SOI-Bausteins mit mehrfachen Kristallorientierungen mit den Schritten: Bereitstellen eines SOI-Wafers (
80 ) mit einer ersten Schicht (82 ), die eine erste Kristallorientierung festlegt und eine Isolierschicht (60 ) kontaktiert, die eine Substratschicht (58 ) kontaktiert, wobei die erste Schicht (82 ) eine Gitterfehlanpassung hinsichtlich einer Siliziumschicht (62 ,92 ) festlegt; Ausbilden einer ersten Siliziumschicht (92 ), die eine zur ersten Kristallorientierung verschiedene zweite Kristallorientierung aufweist, auf einem Bereich, auf dem die erste Schicht (82 ) nicht vorhanden ist, wobei ein Teilbereich der ersten Schicht (82 ) entfernt wird; eine Fülloxidschicht (90 ) in der Nähe eines verbleibenden Teilbereichs der ersten Schicht (82 ) planarisiert wird; und die erste Siliziumschicht (92 ) über dem Teilbereich der planarisierten Fülloxidschicht (90 ) ausgebildet wird; und epitaktisches Aufwachsen einer zweiten Siliziumschicht (62 ) über dem Teilbereich der ersten Schicht (82 ); Verändern einer Verspannung von zumindest der zweiten Siliziumschicht (62 ) durch Übertragen einer Verspannung von der ersten Schicht (82 ) mittels des epitaktischen Aufwachsens; und Ausbilden von zumindest der ersten und zweiten Kristallorientierung parallel in einer Ebene und abgesetzt von der Isolierschicht (60 ). - Verfahren nach Patentanspruch 17, wobei die erste Kristallorientierung eine Kristallorientierung von [100] und die zweite Kristallorientierung eine Kristallorientierung von [110] darstellt.
- Verfahren nach Patentanspruch 17 oder 18, wobei die erste Schicht (
82 ) Germanium aufweist. - Verfahren nach einem der Patentansprüche 17 bis 19, wobei ein Verändern der Verspannung von zumindest der ersten Siliziumschicht (
92 ) ferner ein Übertragen einer Verspannung von der Fülloxidschicht (90 ) zur ersten Siliziumschicht (92 ) umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/315,069 | 2005-12-22 | ||
US11/315,069 US8319285B2 (en) | 2005-12-22 | 2005-12-22 | Silicon-on-insulator chip having multiple crystal orientations |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006060886A1 DE102006060886A1 (de) | 2007-07-05 |
DE102006060886B4 true DE102006060886B4 (de) | 2017-05-24 |
Family
ID=38136003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006060886.0A Expired - Fee Related DE102006060886B4 (de) | 2005-12-22 | 2006-12-22 | SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren |
Country Status (2)
Country | Link |
---|---|
US (2) | US8319285B2 (de) |
DE (1) | DE102006060886B4 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530355B2 (en) * | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
US7897493B2 (en) * | 2006-12-08 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inducement of strain in a semiconductor layer |
US7524740B1 (en) | 2008-04-24 | 2009-04-28 | International Business Machines Corporation | Localized strain relaxation for strained Si directly on insulator |
US9018024B2 (en) * | 2009-10-22 | 2015-04-28 | International Business Machines Corporation | Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness |
US8110483B2 (en) | 2009-10-22 | 2012-02-07 | International Business Machines Corporation | Forming an extremely thin semiconductor-on-insulator (ETSOI) layer |
US8124427B2 (en) * | 2009-10-22 | 2012-02-28 | International Business Machines Corporation | Method of creating an extremely thin semiconductor-on-insulator (ETSOI) layer having a uniform thickness |
US9018057B1 (en) * | 2013-10-08 | 2015-04-28 | Stmicroelectronics, Inc. | Method of making a CMOS semiconductor device using a stressed silicon-on-insulator (SOI) wafer |
US9525053B2 (en) | 2013-11-01 | 2016-12-20 | Samsung Electronics Co., Ltd. | Integrated circuit devices including strained channel regions and methods of forming the same |
KR102203033B1 (ko) * | 2013-12-18 | 2021-01-14 | 인텔 코포레이션 | 평면형 이종 디바이스 |
US20160254145A1 (en) * | 2015-02-27 | 2016-09-01 | Globalfoundries Inc. | Methods for fabricating semiconductor structure with condensed silicon germanium layer |
CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
US9905649B2 (en) * | 2016-02-08 | 2018-02-27 | International Business Machines Corporation | Tensile strained nFET and compressively strained pFET formed on strain relaxed buffer |
US10593600B2 (en) | 2016-02-24 | 2020-03-17 | International Business Machines Corporation | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap |
US10062693B2 (en) * | 2016-02-24 | 2018-08-28 | International Business Machines Corporation | Patterned gate dielectrics for III-V-based CMOS circuits |
US10529738B2 (en) * | 2016-04-28 | 2020-01-07 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with selectively strained device regions and methods for fabricating same |
US10269803B2 (en) * | 2017-08-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid scheme for improved performance for P-type and N-type FinFETs |
US11183429B2 (en) * | 2019-03-25 | 2021-11-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815278B1 (en) * | 2003-08-25 | 2004-11-09 | International Business Machines Corporation | Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations |
US6830962B1 (en) * | 2003-08-05 | 2004-12-14 | International Business Machines Corporation | Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US20050277260A1 (en) * | 2004-06-14 | 2005-12-15 | Cohen Guy M | Mixed orientation and mixed material semiconductor-on-insulator wafer |
US20060003554A1 (en) * | 2004-06-30 | 2006-01-05 | International Business Machines Corporation | Structure and method for manufacturing planar soi substrate with multiple orientations |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657276B1 (en) * | 2001-12-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Shallow trench isolation (STI) region with high-K liner and method of formation |
US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
US6972247B2 (en) * | 2003-12-05 | 2005-12-06 | International Business Machines Corporation | Method of fabricating strained Si SOI wafers |
US7273794B2 (en) * | 2003-12-11 | 2007-09-25 | International Business Machines Corporation | Shallow trench isolation fill by liquid phase deposition of SiO2 |
US6998684B2 (en) * | 2004-03-31 | 2006-02-14 | International Business Machines Corporation | High mobility plane CMOS SOI |
US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
US7262087B2 (en) * | 2004-12-14 | 2007-08-28 | International Business Machines Corporation | Dual stressed SOI substrates |
-
2005
- 2005-12-22 US US11/315,069 patent/US8319285B2/en active Active
-
2006
- 2006-12-22 DE DE102006060886.0A patent/DE102006060886B4/de not_active Expired - Fee Related
-
2012
- 2012-11-27 US US13/686,343 patent/US10217812B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6830962B1 (en) * | 2003-08-05 | 2004-12-14 | International Business Machines Corporation | Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes |
US6815278B1 (en) * | 2003-08-25 | 2004-11-09 | International Business Machines Corporation | Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US20050277260A1 (en) * | 2004-06-14 | 2005-12-15 | Cohen Guy M | Mixed orientation and mixed material semiconductor-on-insulator wafer |
US20060003554A1 (en) * | 2004-06-30 | 2006-01-05 | International Business Machines Corporation | Structure and method for manufacturing planar soi substrate with multiple orientations |
Non-Patent Citations (2)
Title |
---|
Hilleringmann, U.: 7. Depositionsverfahren. In: Silizium-Halbleitertechnologie, 4. Auflage, Mai 2004, 119. * |
Yang, M. et al.: High performance CMOS fabricated on hybrid substrate with different crystal orientations. In: Electron Devices Meeting, 2003. IEDM '03 Technical Digest. IEEE Intern., IEDM 2003, 2003, 18.7.1. * |
Also Published As
Publication number | Publication date |
---|---|
US8319285B2 (en) | 2012-11-27 |
US10217812B2 (en) | 2019-02-26 |
US20130082350A1 (en) | 2013-04-04 |
US20070145481A1 (en) | 2007-06-28 |
DE102006060886A1 (de) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006060886B4 (de) | SOI-Anordnung mit mehrfachen Kristallorientierungen sowie zugehöriger SOI-Baustein und zugehörige Herstellungsverfahren | |
DE112011106092B3 (de) | Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird | |
DE102012221824B4 (de) | Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit | |
DE102015120488B4 (de) | Verfahren zur Herstellung von zugverspannten Silizium-Rippen und druckverspannten Silizium-Germanium-Rippen für CMOS FinFET-Bauelemente | |
DE112012002700B4 (de) | Verfahren für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate | |
DE112005000775B4 (de) | Halbleiter-auf-Isolator-Substrat und daraus hergestellte Bauelemente | |
DE112005000704B4 (de) | Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung | |
DE112011101378B4 (de) | Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid | |
DE112007003116B4 (de) | Verfahren zur Herstellung eines verspannten Transistors und Transistor | |
EP0838858A2 (de) | Integrierte CMOS-Schaltunsanordnung und Verfahren zu deren Herstellung | |
DE112011101433B4 (de) | Stressor mit eingebetteter Dotierstoff-Monoschicht für hochentwickelten CMOS-Halbleiter | |
DE102008010110B4 (de) | Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht | |
DE10318283A1 (de) | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur | |
DE112010002895T5 (de) | Verfahren und Struktur zur Bildung leistungsstarker FETs mit eingebetteten Stressoren | |
DE102014204114A1 (de) | Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt | |
DE112018000689T5 (de) | Dual-kanal-cmos mit gemeinsamen gate-stapeln | |
EP1616346A2 (de) | Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur | |
DE102015217930A1 (de) | Verfahren zur Herstellung von Halbleiterstrukturen mit Finnenstrukturen mit unterschiedlichen Spannungszuständen, und zugehörige Halbleiterstrukturen | |
DE112011100975B4 (de) | Verfahren zur Herstellung biaxial verspannter Feldeffekttransistor-Bauelemente | |
DE102006062829B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102015218015A1 (de) | Verfahren zur Herstellung von Halbleiterstrukturen umfassend Transistorkanäle mit unterschiedlichen Spannungszuständen und verwandte Halbleiterstrukturen | |
DE69022832T2 (de) | Verfahren zur Bildung einer Germanium-Schicht und durch diese Schicht hergestellter Heteroübergangs-Bipolartransistor. | |
DE102004033148B4 (de) | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung zur Verwendung als Doppelgate-Feldeffekttransistor | |
EP1497855B1 (de) | Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge | |
DE112011101488T5 (de) | Transistor mit durch einen durch Implantation entspannten vergrabenen Stressor induzierter Längsverspannung im Kanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 27/12 AFI20070320BHDE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |