DE102008010110B4 - Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht - Google Patents

Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht Download PDF

Info

Publication number
DE102008010110B4
DE102008010110B4 DE102008010110.9A DE102008010110A DE102008010110B4 DE 102008010110 B4 DE102008010110 B4 DE 102008010110B4 DE 102008010110 A DE102008010110 A DE 102008010110A DE 102008010110 B4 DE102008010110 B4 DE 102008010110B4
Authority
DE
Germany
Prior art keywords
layer
substrate
cavities
micro
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008010110.9A
Other languages
English (en)
Other versions
DE102008010110A1 (de
Inventor
Dr. Hofmann Karl
Dr. Giles Luis-Felipe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008010110A1 publication Critical patent/DE102008010110A1/de
Application granted granted Critical
Publication of DE102008010110B4 publication Critical patent/DE102008010110B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung, aufweisend: • Bereitstellen eines Substrats (401) mit einer ersten Kristalloberflächenorientierung; • Bilden einer ersten Schicht (403) über zumindest einem ersten Teilbereich des Substrats (401), wobei die erste Schicht (403) eine zweite Kristalloberflächenorientierung aufweist, welche von der ersten Kristalloberflächenorientierung verschieden ist; • Bilden einer zweiten Schicht (406) auf zumindest einem zweiten Teilbereich des Substrats (401) und neben der ersten Schicht (403), wobei die zweite Schicht (406) die erste Kristalloberflächenorientierung aufweist; • Bilden einer ersten vergrabenen Oxid-Schicht (402) zwischen dem Substrat (401) und der ersten Schicht (403); • Bilden von Mikro-Hohlräumen (432) in der zweiten Schicht (406) und inneres Oxidieren der Mikro-Hohlräume (432), wodurch eine zweite vergrabene Oxid-Schicht (461) zwischen dem Substrat (401) und der zweiten Schicht (406) gebildet wird, wobei nach dem Bilden der Mikro-Hohlräume (432) und vor dem Oxidieren der Mikro-Hohlräume (432) Sauerstoff-Ionen (441) in die zweite Schicht (406) implantiert werden, wodurch sauerstoffreiche Präzipitate (442) in der zweiten Schicht (406) gebildet werden; • Bilden eines ersten Feldeffekttransistors (481a, 481b) in und/oder auf der ersten Schicht (403), wobei der erste Feldeffekttransistor (481a, 481b) einen ersten Leitfähigkeitstyp aufweist; und • Bilden eines zweiten Feldeffekttransistors (481') in und/oder auf der zweiten Schicht (406), wobei der zweite Feldeffekttransistor (481') einen zweiten Leitfähigkeitstyp aufweist.

Description

  • Die vorliegende Erfindung betrifft allgemein die Herstellung von Halbleiterelementen mit vergrabener Oxidschicht, und speziell ein Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht.
  • Es ist wünschenswert, die Leistung von CMOS-Einrichtungen (CMOS: Complementary Metal Oxide Semiconductor) zu erhöhen.
  • Jeder neue Technologieknoten in dem internationalen Technologiefahrplan für Halbleiter (International Technology Roadmap for Semiconductors, ITRS) wird begleitet von einem Schrumpfen der Gate-Länge und der Gate-Oxid-Dicke in Feldeffekttransistoren. Einerseits hat die Verringerung von sowohl der Gate-Länge als auch der Gate-Oxid-Dicke eine Erhöhung der Transistorleistung zur Folge. Andererseits jedoch verursacht das Dünnen der Gate-Oxid-Dicke eine schwerwiegende Zunahme des Gate-Stroms und damit ebenfalls einen Anstieg der Standby-Leistung.
  • Eine Möglichkeit zum Reduzieren des Gate-Leckens wäre das Einführen eines Hoch-k-Gate-Materials, d. h. eines Gate-Materials, welches eine höhere relative Dielektrizitätskonstante k aufweist als Siliziumdioxid. Gegenwärtig jedoch befinden sich Hoch-k-Gate-Dielektrika immer noch in einem frühen Entwicklungsstadium. Daher wird sich das Dünnen der Gate-Oxid-Dicke für zukünftige Technologiegenerationen verlangsamen, wie es bereits in dem 45-nm-Technologieknoten beobachtet wird.
  • Die Poly-Längen-Skalierung (d. h., das Skalieren der Länge eines Polysilizium-Gates) muss ebenfalls reduziert werden, um die elektrische Integrität der Transistoren zu gewährleisten und die Kurzkanaleffekte zu kontrollieren.
  • Bedingt durch die reduzierte Skalierung von sowohl Gate-Oxid-Dicke als auch Transistor-Poly-Länge muss der erforderliche Leistungszuwachs von anderen Quellen herrühren. Bei dem 45-nm-Technologieknoten beruht der Leistungsanstieg beispielsweise auf der Verwendung von Verspannungs-Techniken (stress engineering), um die Ladungsträgerbeweglichkeit zu erhöhen.
  • Für den Fall dass ein Hoch-k-Dielektrikum für den 32-nm-Technologieknoten immer noch nicht verfügbar ist, könnte die Ladungsträgerbeweglichkeit weiter erhöht werden durch eine Änderung in der Substratorientierung und Beibehalten der Verspannungs-Konstruktions-Techniken (stress engineering technics). Beispielsweise profitiert die Löcher-Beweglichkeit von einem Substrat mit einer (110)-Oberflächenorientierung, wohingegen die Elektronen-Beweglichkeit bei der gewöhnlich verwendeten Standard-(100)-Oberfläche maximal ist und sich verschlechtert, wenn ein (110)-Substrat verwendet wird, wie in 1 gezeigt ist. 1 zeigt, in einem ersten Diagramm 100, die Elektronen-Beweglichkeit und, in einem zweiten Diagramm 150, die Löcher-Beweglichkeit für (100)-, (110)- und (111)-Oberflächenorientierungen, jeweils aufgetragen gegen die effektive elektrische Feldstärke.
  • Entsprechend würde man die maximale Leistungsfähigkeit eines CMOS-Schaltkreises für den Fall erwarten, bei dem die NMOS-(n-Typ MOS)-Elemente in oder auf einem Substrat mit einer (100)-Oberflächenorientierung gebildet sind und die PMOS-(p-Typ MOS)-Elemente in oder auf einem Substrat mit einer (110)-Oberflächenorientierung gebildet sind. Dieser Ansatz wird auch als „Hybrid-orientiert”-Technologie (Hybrid Orientated Technology, HOT) bezeichnet und ist an sich beispielsweise in [1], [2] beschrieben.
  • Das HOT-Konzept verwendet ein Silizium-auf-Isolator(SOI)-Substrat (SOI: Silicon on Insulator) mit einem vergrabenen (110)-Substrat (Handhabungswafer) und einer (100)-Silizium-Schicht obenauf (Silizium-Topschicht). Der NMOS wird in bzw. auf dem (100)-Topschicht-SOI-Substrat gebildet, wohingegen der PMOS in bzw. auf einem (110)-Substrat hergestellt wird. Das (110)-Substrat resultiert aus dem epitaktischen Wiederwachstum (epitaxial regrowth) des Handhabungswafers.
  • 2 zeigt schematisch eine herkömmliche CMOS-Struktur 200, welche gemäß der herkömmlichen HOT-Vorgehensweise gebildet wurde. Die CMOS-Struktur 200 weist einen ersten NMOS-Transistor 281a und einen zweiten NMOS-Transistor 281b auf, welche in bzw. auf einer (100)-Silizium-Schicht ausgebildet sind (nicht gezeigt, vgl. Bezugszeichen 303 in 3A bis 3E), und welche durch eine erste flache Grabenisolationsstruktur (STI: Shallow Trench Isolation) 207 voneinander getrennt sind. Die NMOS-Transistoren 281a, 281b sind auf einer vergrabenen Oxid-Schicht 202 ausgebildet, welche auf einem ersten Teilbereich eines n–-dotierten (110)-Silizium-Handhabungswafers 201 ausgebildet ist. Jeder der NMOS-Feldeffekttransistoren 281a, 281b weist n+-dotierte Source/Drain-Bereiche 204 auf sowie einen p–-dotierten Body-Bereich 283, welcher zwischen den Source/Drain-Bereichen 204 ausgebildet ist. Eine Gate-Struktur ist jeweils auf dem Body-Bereich 283 ausgebildet, wobei die Gate-Struktur ein Gate-Dielektrikum 205a, eine auf dem Gate-Dielektrikum 205a ausgebildete leitende Gate-Schicht 205b sowie Gate-Spacer 205c aufweist.
  • Die CMOS-Struktur 200 weist ferner einen ersten PMOS-Transistor 281a' und einen zweiten PMOS-Transistor 281b' auf, welche in einer (110)-Silizium-Schicht 206 ausgebildet sind, welche auf einem zweiten Teilbereich des (110)-Handhabungswafers 201 ausgebildet ist. Die (110)-Schicht 206 wurde mittels epitaktischen Wiederwachstums des (110)-Handhabungswafers 201 gebildet und dient anschaulich als eine n-Wanne für die PMOS-Transistoren 281a', 281b'. Die PMOS-Transistoren 281a', 281b' sind mittels zweiter SOI-Strukturen 207' voneinander und von dem zweiten NMOS-Transistor 281b getrennt. Jeder der PMOS-Feldeffekttransistoren 281a', 281b' weist p+-dotierte Source/Drain-Bereiche 204' auf, wobei ein n–-dotierter Teilbereich 286 der n-Wanne 206 jeweils zwischen den hochdotierten Source/Drain-Bereichen 204' angeordnet ist. Eine Gate-Struktur ist jeweils auf dem n–-dotierten Teilbereich 286 der n-Wanne 206 ausgebildet, wobei die Gate-Struktur ein Gate-Dielektrikum 205a', eine auf dem Gate-Dielektrikum 205a' ausgebildete leitende Gate-Schicht 205b' sowie Gate-Spacer 205c' aufweist.
  • Im Folgenden werden im Zusammenhang mit den 3A bis 3F verschiedene Prozessstadien eines herkömmlichen HOT-Prozessflusses beschrieben.
  • 3A zeigt ein erstes Prozessstadium des HOT-Prozessflusses, in welchem eine Schichtanordnung gebildet wird, wobei die Schichtanordnung einen (110)-Silizium(Si)-Handhabungswafer 301, eine auf dem (110)-Silizium-Handhabungswafer 301 angeordnete vergrabene Oxid-Schicht (BOX) 302, eine auf der vergrabenen Oxid-Schicht 302 angeordnete (100)-Silizium-Schicht 303, und eine auf der (100)-Silizium-Schicht 303 angeordnete isolierende Schicht 308 aufweist. Die isolierende Schicht 308 kann eine Oxid-Schicht und eine auf der Oxid-Schicht angeordnete Nitrid-Schicht aufweisen.
  • Die in 3A gezeigte Schichtanordnung ist anschaulich ein (100)-SOI-Substrat 302/303, welches auf einem (110)-Silizium-Handhabungswafer ausgebildet ist und von einem isolierenden Schichtstapel 308 bedeckt wird. Das SOI-Substrat 302/303 kann beispielsweise gebildet worden sein mittels Verbindens (Bondens) eines (100)-Silizium-Wafers mit einem bzw. an einen (110)-Silizium-Handhabungswafer 301 und nachfolgender Abscheidung der Oxid-Schicht und der Nitrid-Schicht, wodurch der isolierende Schichtstapel 308 gebildet wird.
  • 3B zeigt ein anderes Prozesstadium 310 des HOT-Prozessflusses, in welchem ein Teilbereich des Schichtstapels 302/303/308, welcher die isolierende Schicht 308, die Silizium-Schicht 303 und die vergrabene Oxid-Schicht 302 enthält, entfernt wird (beispielsweise mittels eines Ätzprozesses), wodurch ein Teilbereich der oberen Oberfläche 301a des (110)-Silizium-Handhabungswafers 301 freigelegt wird, und ebenfalls Seitenwände 328 der verbliebenen Teilbereiche des Schichtstapels 302/303/308 freigelegt werden. Mit anderen Worten zeigt 3B einen SOI-BOX-Stapel-Ätzprozess. Zusätzlich zeigt 3B die Bildung von Spacern 305 auf den freigelegten Seitenwänden 328 der verbliebenen Teilbereiche des Schichtstapels 302/303/308.
  • 3C zeigt ein anderes Prozessstadium 320 des HOT-Prozessflusses, in welchem eine (110)-Silizium-Schicht 306 auf dem freigelegten Teilbereich der oberen Oberfläche 301a des (110)-Silizium-Handhabungswafers 301 gebildet wird, derart, dass der Bereich zwischen den Spacern 305 durch die (110)-Silizium-Schicht 306 gefüllt wird. Die (110)-Silizium-Schicht 306 wird mittels eines epitaktischen Wachstumsprozesses wie zum Beispiel Molekularstrahlepitaxie (MBE: Molecular Beam Epitaxy) gebildet, und die (110)-Silizium-Schicht 306 kann derart gebildet werden, dass sie die obere Oberfläche der isolierenden Schicht 308 teilweise bedeckt. Mittels eines chemisch-mechanischen Polierprozesses (Chemical Mechanical Polishing, CMP) kann der Teilbereich der (110)-Silizium-Schicht 306, welcher die isolierende Schicht 308 bedeckt, entfernt werden, derart, dass die (110)-Silizium-Schicht 306 und die isolierende Schicht 308 nach dem CMP koplanare Oberflächen aufweisen.
  • 3D zeigt ein anderes Prozessstadium 340 des HOT-Prozessflusses, in welchem die obere Oberfläche der (100)-Silizium-Schicht 303 mittels Entfernens der isolierenden Schicht 308 freigelegt wird. Mit anderen Worten erfolgt ein Strippen der dünnen Oxid-Schicht und der dünnen Nitrid-Schicht der isolierenden Schicht. Zusätzlich wird die (110)-Silizium-Schicht 306 zurückgeätzt, derart, dass ihre obere Oberfläche mit der freigelegten oberen Oberfläche der (100)-Silizium-Schicht 303 koplanar ist.
  • 3E zeigt ein anderes Prozessstadium 360 des HOT-Prozessflusses, in welchem flache Grabenisolations-Strukturen (STI) 307 gebildet werden, um die (110)-Silizium-Schicht 306 und Teilbereiche der (100)-Silizium-Schicht 303 voneinander seitlich zu isolieren. Mittels der STI-Strukturen 307 können Aktivgebiete definiert werden.
  • 3F zeigt ein anderes Prozessstadium 380 des HOT-Prozessflusses, in welchem ein erster NMOS-Transistor 381a und ein zweiter NMOS-Transistor 381b in bzw. auf den isolierten Teilbereichen der (100)-Silizium-Schicht 303 gebildet werden, und ein PMOS-Transistor 381' in bzw. auf der (110)-Silizium-Schicht 306 gebildet wird. Der erste NMOS-Transistor 381a und der zweite NMOS-Transistor 381b weisen jeweils n+-dotierte Source/Drain-Bereiche 304, einen p–-dotierten Body-Bereich 383 und einen auf dem Body-Bereich 383 ausgebildeten Gate-Stapel auf, wobei der Gate-Stapel ein Gate-Dielektrikum 305a, eine auf dem Gate-Dielektrikum 305a ausgebildete leitende Gate-Schicht 305b sowie Gate-Spacer 305c aufweist. Der PMOS-Transistor 381' weist p+-dotierte Source/Drain-Bereiche 304', einen n–-dotierten Wannenbereich 386 und einen auf dem Wannenbereich 386 angeordneten Gate-Stapel auf, wobei der Gate-Stapel ein Gate-Dielektrikum 305a', eine auf dem Gate-Dielektrikum 305a' ausgebildete leitende Gate-Schicht 305b' sowie Gate-Spacer 305c' aufweist.
  • Wie aus 3F ersichtlich ist, resultiert der HOT-Herstellungsprozess in zwei teilweise verarmten (PD: partially depleted) SOI-NMOS-Transistoren 381a, 381b, welche in bzw. auf einem (100)-SOI-Substrat ausgebildet sind, sowie einem Bulk-PMOS-Transistor 381', welcher in bzw. auf einem (110)-Substrat ausgebildet ist.
  • Mit anderen Worten sind die NMOS-Transistoren 381a, 381b auf PDSOI hergestellt, wohingegen der PMOS-Transistor 381' eine herkömmliche Bulk-Einrichtung (Bulk-Device) ist.
  • Das Vermischen eines PDSOI-Devices mit einem Bulk-Device in dem herkömmlichen HOT-Konzept erhöht den Design-Aufwand. Der PDSOI-Transistor leidet an einem potentialfreiem Body (floating body) und daher an dem wohlbekannten ”Vorgeschichte-Effekt” (History-Effekt), d. h. der Abhängigkeit der Transistor-Schwellenspannung von den vorausgegangenen Zuständen des Transistors. Diese eigentümliche PDSOI-Eigenschaft muss während des Modellierens und der Simulation berücksichtigt werden. Ferner wird die Charakteristik des NMOS-Transistors durch Selbsterhitzung beeinflusst, was ebenfalls während der Modellierungsentwicklung berücksichtigt werden muss. Andererseits kann der NMOS-Transistor von der reduzierten Übergangskapazität (junction capacitance) eines SOI-Transistors profitieren, was das dynamische Verhalten verbessern kann. Die PMOS-Einrichtung ist jedoch eine Standard-Bulk-Einrichtung ohne Floating-Body-Effekt, Selbsterhitzung und reduzierter Übergangskapazität, und weist daher deutlich andere Device-Eigenschaften auf.
  • Die unterschiedlichen Device-Eigenschaften von NMOS-Transistoren und PMOS-Transistoren in der herkömmlichen HOT-Architektur komplizieren das Schaltkreis-Design. Außerdem kann das HOT-Konzept nicht vollständig von den Verbesserungen der SOI-Technologie profitieren.
  • In [3] ist ein Verfahren beschrieben zum Herstellen eines partiellen SOI-Substrats (partial SOI substrate), bei dem in einem Substrat Mikro-Hohlräume mittels einer Ionenimplantation gebildet werden, bei dem die Mikro-Hohlräume im Rahmen mehrerer Temperungsschritte zu einem großen Hohlraum kombinieren, und bei dem eine Oxidschicht in dem Hohlraum gebildet wird und diesen auffüllt.
  • Aus [4] und [7] sind auf „Hybrid-orientiert”-Technologie basierende CMOS-Feldeffekttransistoranordnungen bekannt, bei denen in der epitaktisch wiedergewachsenen Schicht mittels eines SIMOX-Verfahrens eine vergrabene Oxidschicht gebildet ist, so dass NMOS und PMOS jeweils in einem SOI-Substrat gebildet sind.
  • Aus [5] und [6] sind weitere CMOS-Transistoranordnungen bekannt, bei denen NMOS und PMOS auf Schichten mit unterschiedlichen Kristallorientierungen angeordnet sind.
  • Aus [8] ist ein Verfahren zum Bilden vergrabener Oxidschichten in Siliziumwafern bekannt, bei dem Leicht-Ionen in einen Wafer implantiert werden, um Blasen aus den Leicht-Ionen in dem Wafer zu bilden. Die Leicht-Ionen werden evaporiert, um Hohlräume anstelle der Blasen zurückzulassen. Die Hohlräume werden oxidiert, um eine vergrabene Schicht aus Siliziumoxid zu bilden.
  • Aus [3] ist ein Verfahren bekannt zum Herstellen eines partiellen SOI-Halbleitersubstrats mit einer Kavität, deren Inneres mit einem Oxidfilm gefüllt ist.
  • Ein der Erfindung zugrunde liegendes Problem kann darin gesehen werden, ein verbessertes Verfahren zum Herstellen eines Halbleiterelements bzw. einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht bereitzustellen.
  • Das Problem wird gelöst durch das Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung mit den Merkmalen gemäß dem Hauptanspruch und das Verfahren zum Herstellen eines Halbleiterelements mit den Merkmalen gemäß dem Nebenanspruch.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Es wird ein Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung bereitgestellt, welches aufweist das Bereitstellen eines Substrats mit einer ersten Kristalloberflächenorientierung; das Bilden einer ersten Schicht über zumindest einem ersten Teilbereich des Substrats, wobei die erste Schicht eine zweite Kristalloberflächenorientierung aufweist, welche von der ersten Kristalloberflächenorientierung verschieden ist; das Bilden einer zweiten Schicht auf zumindest einem zweiten Teilbereich des Substrats und neben der ersten Schicht, wobei die zweite Schicht die erste Kristalloberflächenorientierung aufweist; das Bilden einer ersten vergrabenen Oxid-Schicht zwischen dem Substrat und der ersten Schicht; das Bilden von Mikro-Hohlräumen in der zweiten Schicht und inneres Oxidieren der Mikro-Hohlräume, wodurch eine zweite vergrabene Oxid-Schicht zwischen dem Substrat und der zweiten Schicht gebildet wird, wobei nach dem Bilden der Mikro-Hohlräume und vor dem Oxidieren der Mikro-Hohlräume Sauerstoff-Ionen in die zweite Schicht implantiert werden, wodurch sauerstoffreiche Präzipitate in der zweiten Schicht gebildet werden; das Bilden eines ersten Feldeffekttransistors in und/oder auf der ersten Schicht, wobei der erste Feldeffekttransistor einen ersten Leitfähigkeitstyp aufweist; und das Bilden eines zweiten Feldeffekttransistors in und/oder auf der zweiten Schicht, wobei der zweite Feldeffekttransistor einen zweiten Leitfähigkeitstyp aufweist.
  • Ferner wird ein Verfahren zum Herstellen eines Halbleiterelements bereitgestellt, welches aufweist das Bilden von Mikro-Hohlräumen in einem Substrat; inneres Oxidieren der Mikro-Hohlräume, wodurch eine vergrabene Oxid-Schicht in dem Substrat gebildet wird, wobei nach dem Bilden der Mikro-Hohlräume und vor dem Oxidieren der Mikro-Hohlräume Sauerstoff-Ionen in das Substrat implantiert werden, wodurch sauerstoffreiche Präzipitate in dem Substrat gebildet werden; und das Bilden des Halbleiterelements in oder auf einem Teilbereich des Substrats über der vergrabenen Oxid-Schicht.
  • Gemäß einem Ausführungsbeispiel der Erfindung ist das Substrat ein Silizium-Substrat. Das heißt, das Substrat kann Silizium-Material aufweisen oder kann aus Silizium-Material hergestellt sein.
  • Gemäß einem Ausführungsbeispiel der Erfindung weisen/weist die erste Schicht und/oder die zweite Schicht Silizium auf. Gemäß einem anderen Ausführungsbeispiel der Erfindung sind/ist die erste Schicht und/oder die zweite Schicht aus Silizium hergestellt.
  • Gemäß anderen Ausführungsbeispielen der Erfindung können/kann das Substrat und/oder die erste Schicht und/oder die zweite Schicht andere Materialien oder Materialsysteme aufweisen oder daraus hergestellt sein, wie zum Beispiel III-V-Materialien. Gemäß einem anderen Ausführungsbeispiel kann das Halbleiterelement eine Heterostruktur aufweisen wie beispielsweise eine auf einer Silizium-Schicht ausgebildete SiGe-Schicht, oder eine auf einem SiGe/Si-Substrat ausgebildete (zum Beispiel abgeschiedene) verspannte Silizium-Schicht.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung ist die erste Kristalloberflächenorientierung eine (110)-Kristalloberflächenorientierung, und die zweite Kristalloberflächenorientierung ist eine (100)-Kristalloberflächenorientierung. Alternativ kann die erste Kristallorientierung eine (111)-Kristallorientierung sein. Die Ausdrücke ”Kristalloberflächenorientierung”, ”Oberflächenorientierung” und ”Kristallorientierung” werden im Folgenden synonym verwendet und bezeichnen die Oberflächenorientierung einer kristallinen Schicht oder Schichtanordnung (zum Beispiel Wafer). Beispielsweise bezeichnet der Ausdruck(100)-Wafer einen Wafer, dessen Hauptprozessierungsoberfläche eine (100)-Orientierung hat.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung ist das Substrat ein Wafer, zum Beispiel ein Silizium-Handhabungswafer (Handle Wafer), beispielsweise ein (110)-Silizium-Handhabungswafer (d. h., ein Silizium-Handhabungswafer, dessen Hauptprozessierungsoberfläche eine (110)-Orientierung hat).
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weist der erste Feldeffekttransistor einen ersten Source/Drain-Bereich und einen zweiten Source/Drain-Bereich auf, welche in der ersten Schicht ausgebildet sind, sowie einen Body-Bereich, welcher in der ersten Schicht zwischen dem ersten Source/Drain-Bereich und dem zweiten Source/Drain-Bereich ausgebildet ist.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weist der zweite Feldeffekttransistor einen ersten Source/Drain-Bereich und einen zweiten Source/Drain-Bereich auf, welche in der zweiten Schicht ausgebildet sind, sowie einen Body-Bereich, welcher in der zweiten Schicht zwischen dem ersten Source/Drain-Bereich und dem zweiten Source/Drain-Bereich ausgebildet ist. Die Source/Drain-Bereiche können hoch dotiert sein, und der Body-Bereich kann niedrig dotiert sein, gemäß einem Ausführungsbeispiel.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weisen/weist der erste Feldeffekttransistor und/oder der zweite Feldeffekttransistor eine Gate-Struktur bzw. einen Gate-Stapel (Gate-Stack) auf, welche/r auf dem Body-Bereich ausgebildet ist. Der Gate-Stapel kann eine Gate-Dielektrikum-Schicht aufweisen, welche auf dem Body-Bereich ausgebildet ist, sowie eine leitende Gate-Schicht, welche auf der Gate-Dielektrikum-Schicht ausgebildet ist. Die Gate-Dielektrikum-Schicht kann ein geeignetes dielektrisches Material aufweisen wie zum Beispiel Siliziumdioxid, und die leitende Gate-Schicht kann ein geeignetes Gate-Material aufweisen wie zum Beispiel Polysilizium. Der Gate-Stapel kann ferner einen oder mehrere Gate-Abstandshalter (Gate-Spacer) (beispielsweise Nitrid-Spacer) aufweisen, welche beispielsweise an einer oder mehreren Seitenwänden des Gate-Stapels ausgebildet sind.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung ist der erste Feldeffekttransistor ein NMOS-Feldeffekttransistor (d. h., ein Metall-Oxid-Halbleiter(MOS)-Feldeffekttransistor mit n-Typ-Leitfähigkeit), und der zweite Feldeffekttransistor ist ein PMOS-Feldeffekttransistor (d. h., ein MOS-Feldeffekttransistor mit p-Typ-Leitfähigkeit). Mit anderen Worten kann gemäß diesem Ausführungsbeispiel eine CMOS-Feldeffekttransistor-Anordnung bereitgestellt werden.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung kann mindestens einer der Source/Drain-Bereiche des ersten Feldeffekttransistors hoch dotiert sein, beispielsweise hoch n-dotiert (zum Beispiel n+-dotiert), für den Fall, dass der erste Feldeffekttransistor ein NMOS-Feldeffekttransistor ist. Zusätzlich kann der Body-Bereich des ersten Feldeffekttransistors niedrig dotiert sein, beispielsweise niedrig p-dotiert (zum Beispiel p–-dotiert) gemäß einem Ausführungsbeispiel.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung kann mindestens einer der Source/Drain-Bereiche des zweiten Feldeffekttransistors hoch dotiert sein, beispielsweise hoch p-dotiert (zum Beispiel p+-dotiert), für den Fall, dass der zweite Feldeffekttransistor ein PMOS-Feldeffekttransistor ist. Zusätzlich kann der Body-Bereich des zweiten Feldeffekttransistors niedrig dotiert sein, beispielsweise niedrig n-dotiert (zum Beispiel n–-dotiert) gemäß einem Ausführungsbeispiel.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird die zweite Schicht mittels eines epitaktischen Wachstumsprozesses gebildet. Mit anderen Worten kann die zweite Schicht als eine epitaktische Schicht auf dem zweiten Teilbereich des Substrats aufgewachsen werden, beispielsweise unter Verwendung eines Molekularstrahlepitaxie(MBE)-Wachstumsprozesses, alternativ unter Verwendung eines beliebigen anderen geeigneten epitaktischen Wachstumsprozesses.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden Leicht-Ionen in das Substrat implantiert, wodurch die Mikro-Hohlräume in dem Substrat gebildet werden. Der Ausdruck ”Leicht-Ionen”, wie er hierin benutzt wird, bezeichnet Ionen mit einer niedrigen Masse bzw. einer kleinen Massenzahl (kleinem Atomgewicht).
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden die Leicht-Ionen ausgewählt aus einer Gruppe von Ionen, welche besteht aus: Wasserstoff-Ionen (H2 +-Ionen), Helium-Ionen (He+-Ionen), Fluor-Ionen (F+-Ionen), Neon-Ionen (Ne+-Ionen), Chlor-Ionen (Cl+-Ionen), Argon-Ionen (Ar+-Ionen).
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden die Leicht-Ionen mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2 implantiert.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weisen die Leicht-Ionen eine Implantationsenergie von ungefähr 10 keV bis 150 keV auf.
  • Anschaulich kann mittels Auswählens der Implantationsdosis und/oder Implantationsenergie der Leicht-Ionen die Tiefe und die Ausdehnung des Bereichs, in dem später die Mikro-Hohlräume gebildet werden, beeinflusst werden. In diesem Zusammenhang bezeichnet der Ausdruck ”Tiefe” den Abstand von der Substratoberfläche (im Allgemeinen von der Oberfläche des Bereichs, in welchen die Leicht-Ionen hinein implantiert werden), und der Ausdruck ”Ausdehnung” bezeichnet die Ausdehnung in Richtung der Oberflächennormalen, beispielsweise die Ausdehnung in [100]-Richtung im Falle eines (100)-Substrats.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden durch die Implantation der Leicht-Ionen Mikro-Plättchen (d. h., plättchenartige Defekte in der Kristallstruktur) gebildet, und die Mikro-Hohlräume (Mikro-Kavitäten) werden aus den Mikro-Plättchen gebildet, beispielsweise mittels einer Wärmebehandlung.
  • Es werden nach dem Bilden der Mikro-Hohlräume und vor dem Oxidieren der Mikro-Hohlräume Sauerstoff-Ionen (zum Beispiel O2 +-Ionen) in das Substrat implantiert, wodurch sauerstoffreiche Präzipitate in dem Substrat gebildet werden, zum Beispiel SiO2-Präzipitate in einem Silizium-Substrat gemäß einem Ausführungsbeispiel.
  • Mittels der O2 +-Implantierung kann eine sehr große Übersättigung an Sauerstoff-Molekülen in der Nähe der Mikro-Hohlräume eingebracht bzw. gebildet werden, und gemäß einem Ausführungsbeispiel der Erfindung kann dann eine zusammenhängende BOX-Schicht gebildet werden durch Vereinigung (Koaleszenz) von nah benachbarten Sauerstoff-Präzipitaten nach einem inneren Oxidationsprozess (internal Oxidation).
  • Gemäß einem Ausführungsbeispiel der Erfindung werden die Sauerstoff-Ionen mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2 implantiert.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weisen die Sauerstoff-Ionen eine Implantationsenergie von ungefähr 10 keV bis 400 keV auf.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden die Mikro-Hohlräume oxidiert mittels einer Hochtemperaturbehandlung (Hochtemperatur-Anneal) und Einbringens von Sauerstoff in die Mikro-Hohlräume.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird das Substrat im Zusammenhang mit der Hochtemperaturbehandlung auf eine Temperatur von ungefähr 1000°C bis 1350°C erhitzt.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird das Substrat im Zusammenhang mit der Hochtemperaturbehandlung für eine Dauer von ungefähr 30 min bis 2 h erhitzt.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird der Sauerstoff mittels thermischen Eindiffundierens oder mittels Implantation in die Mikro-Hohlräume eingebracht.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird die zweite vergrabene Oxid-Schicht gebildet mittels Bildens von Mikro-Hohlräumen in der zweiten Schicht und Oxidierens der Mikro-Hohlräume. Die Mikro-Hohlräume können beispielsweise gemäß einem der hierin beschriebenen Ausführungsbeispiele gebildet und/oder oxidiert werden.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung werden die erste Schicht mit der zweiten Kristalloberflächenorientierung (zum Beispiel einer (100)-Oberflächenorientierung) und die erste vergrabene Oxid-Schicht gebildet mittels Verbindens (Bondens) eines zweiten Wafers mit der zweiten Kristalloberflächenorientierung (zum Beispiel eines (100)-Silizium-Wafers) mit dem Substrat (zum Beispiel mit einem (110)-Silizium-Handhabungswafer), beispielsweise unter Verwendung von wohlbekannten Wafer-Verbindungs-Techniken. Auf diese Weise kann ein Silizium-auf-Isolator(SOI)-Substrat gebildet werden, welches eine obere (100)-Silizium-Schicht, ein (110)-Substrat sowie eine vergrabene Oxid-Schicht zwischen dem (110)-Substrat und der oberen (100)-Silizium-Schicht aufweist.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird mindestens ein flaches Graben-Isolations(STI)-Element (STI: Shallow Trench Isolation) zwischen der ersten Schicht und der zweiten Schicht gebildet. Mittels des STI-Elements bzw. der STI-Struktur können die erste Schicht und die zweite Schicht, und damit der erste Feldeffekttransistor und der zweite Feldeffekttransistor, lateral elektrisch voneinander isoliert werden. Das STI-Element kann zum Beispiel unter Verwendung herkömmlicher lithographischer und/oder Ätz-Techniken gebildet werden.
  • Im Folgenden werden verschiedene Ausführungsbeispiele der Erfindung näher erläutert unter Bezug auf die nachfolgenden Zeichnungen. In den Zeichnungen bezeichnen dieselben oder ähnliche Bezugszeichen im Allgemeinen dieselben Teile innerhalb der unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Der Schwerpunkt liegt stattdessen im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen.
  • In den Zeichnungen zeigen:
  • 1 Elektronen- und Löcher-Beweglichkeiten für unterschiedliche Oberflächenorientierungen;
  • 2 eine herkömmliche CMOS-Struktur;
  • 3A bis 3F verschiedene Prozessstadien eines herkömmlichen Verfahrens zum Herstellen einer CMOS-Feldeffekttransistor-Anordnung; und
  • 4A bis 4J verschiedene Prozessstadien eines Verfahrens zum Herstellen einer Feldeffekttransistor-Anordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • Im Folgenden werden im Zusammenhang mit 4A bis 4J verschiedene Prozessstadien eines Verfahrens zum Herstellen einer Feldeffekttransistor-Anordnung gemäß einem Ausführungsbeispiel der Erfindung beschrieben.
  • In einem in 4A dargestellten Prozessstadium 400 des Verfahrens wird ein Substrat 401 mit einer ersten Kristalloberflächenorientierung bereitgestellt. Gemäß dem in 4A gezeigten Ausführungsbeispiel ist das Substrat 401 ein (110)-Silizium-Wafer (zum Beispiel Handhabungswafer), das heißt, ein Silizium-Wafer mit einer (110)-Oberflächenorientierung. Eine erste Schicht 403 wird über dem Substrat 401 gebildet, wobei die erste Schicht 403 eine zweite Kristalloberflächenorientierung aufweist, welche von der ersten Kristalloberflächenorientierung (d. h. der Kristalloberflächenorientierung des Substrats 401) verschieden ist. Gemäß dem gezeigten Ausführungsbeispiel ist die erste Schicht 403 eine Silizium-Schicht mit einer (100)-Oberflächenorientierung.
  • Eine erste vergrabene Oxid(BOX)-Schicht 402 wird zwischen dem Substrat 401 und der ersten Schicht 403 gebildet. Die Schichtanordnung 401/402/403 kann beispielsweise gebildet werden mittels Verbindens (Bondens) eines (100)-Silizium-Wafers mit dem (110)-Silizium-Handhabungswafer 401, wodurch anschaulich eine (100)-Silizium-auf-Isolator(SOI)-Schicht auf einem (110)-Handhabungswafer mit einer BOX-Schicht (erste vergrabene Oxid-Schicht 402), angeordnet zwischen dem (110)-Handhabungswafer (Substrat 401) und einer (100)-Silizium-Top-Schicht (erste Schicht 403), gebildet wird. Das Wafer-Verbinden (Wafer-Bonden) kann beispielsweise unter Verwendung geeigneter Wafer-Verbindungs-Techniken durchgeführt werden. In einem anderen, in 4A gezeigten, Prozessstadium wird eine isolierende Schicht 408 auf der (100)-Silizium-Top-Schicht gebildet (d. h., auf der oberen Oberfläche der ersten Schicht 403). Gemäß einem Ausführungsbeispiel kann die isolierende Schicht 408 beispielsweise eine dünne Oxid-Schicht und/oder eine auf der Oxid-Schicht angeordnete dünne Nitrid-Schicht aufweisen. Die isolierende Schicht 408 kann beispielsweise mittels geeigneter Abscheidungsverfahren wie zum Beispiel chemischer Gasphasenabscheidung (CVD: Chemical Vapor Deposition) gebildet werden.
  • In einem anderen, in 4B dargestellten, Prozessstadium 410 des Verfahrens wird ein zentraler Teilbereich der Schichtanordnung bzw. des Schicht-Stapels 402/403/408 entfernt, derart, dass ein Teilbereich der oberen Oberfläche 401a des Substrats 401 freigelegt wird, und dass ferner Seitenwände 428 der verbleibenden Teilbereiche des Schichtstapels 402/403/408 freigelegt werden. Das Entfernen des Materials der ersten vergrabenen Oxid-Schicht 402, der ersten Schicht 403 und der isolierenden Schicht 408 kann durchgeführt werden unter Verwendung geeigneter lithographischer und/oder Ätz-Techniken, zum Beispiel eines anisotropen Ätzprozesses. Mit anderen Worten zeigt 4B einen SOI-BOX-Stapel-Ätzprozess, in welchem ein Teilbereich des Schichtstapels 402/403/408, welcher die erste vergrabene Oxid-Schicht 402, die erste Schicht 403, und die isolierende Schicht 408 enthält, zurückgeätzt wird hinunter bis zu der oberen Oberfläche 401a des (110)-Silizium-Handhabungswafers 401, wodurch anschaulich ein Graben 409 gebildet wird, wobei der freigelegte Teilbereich der oberen Oberfläche 401a des Substrats 401 den Boden des Grabens 409 bildet und die freigelegten Seitenwände 428 der verbliebenen Teilbereiche des Schichtstapels 402/403/408 die Seitenwände des Grabens 409 bilden.
  • In einem anderen, in 4C dargestellten, Prozessstadium 420 des Verfahrens wird eine zweite Schicht 406 auf dem freigelegten Teilbereich der oberen Oberfläche 401a des Substrats 401 gebildet, wobei die zweite Schicht 406 die erste Kristalloberflächenorientierung aufweist, das heißt, dieselbe Kristallorientierung wie das Substrat 401, i. e. eine (110)-Oberflächenorientierung gemäß diesem Ausführungsbeispiel. Gemäß dem gezeigten Ausführungsbeispiel ist die zweite Schicht 406 eine (110)-Silizium-Schicht, welche epitaktisch auf dem freiliegenden Teilbereich der oberen Oberfläche 401a des Substrats 401 aufgewachsen wird. Mit anderen Worten wird die zweite Schicht 406 mittels eines epitaktischen Wachstumsprozesses gebildet, beispielsweise mittels Molekularstrahlepitaxie (MBE).
  • In dem in 4C gezeigten Ausführungsbeispiel wird die zweite Schicht 406 so gebildet, dass der Graben 409 nicht vollständig mit Material der zweiten Schicht 406 gefüllt wird. Mit anderen Worten ist die obere Oberfläche 406a der zweiten Schicht 406 niedriger als die obere Oberfläche der isolierenden Schicht 408. Wie gezeigt ist, sind die oberen Oberflächen der ersten Schicht 403 und der zweiten Schicht 406 koplanar.
  • In einem anderen Ausführungsbeispiel kann die zweite Schicht 406 so aufgewachsen werden, dass sie die isolierende Schicht 408 zumindest teilweise bedeckt. In diesem Fall können nach dem epitaktischen Wachstum der zweiten Schicht 406 jene Teilbereiche der zweiten Schicht 406, welche die isolierende Schicht 408 bedecken, entfernt werden unter Verwendung von beispielsweise einem chemisch-mechanischen Polierverfahren (CMP), derart, dass die oberen Oberflächen der zweiten Schicht 406 und der isolierenden Schicht 408 bündig werden. Zusätzlich kann gemäß einem anderen Ausführungsbeispiel ein oberer Teilbereich der zweiten Schicht 406 optional entfernt, zum Beispiel zurückgeätzt, werden.
  • Die zweite Schicht 406 wird zwischen denjenigen Teilbereichen der vergrabenen Oxid-Schicht 402 und der ersten Schicht 403 gebildet, welche nach dem oben im Zusammenhang mit 4B beschriebenen Ätzen verblieben sind. Anschaulich füllt die zweite Schicht 406 teilweise den zuvor mittels des Ätzens gebildeten Graben 409. In dem in 4C gezeigten Ausführungsbeispiel grenzt die zweite Schicht 406 an die verbliebenen Teilbereiche der ersten Schicht 403. In alternativen Ausführungsbeispielen können Spacer (zum Beispiel Nitrid-Spacer) an den Seitenwänden 428 der verbliebenen Teilbereiche des Schichtstapels 402/403/408 gebildet werden, das heißt, anschaulich an den inneren Wänden des Grabens 409, und die zweite Schicht 406 kann in diesem Fall von der ersten Schicht 403 durch die Spacer getrennt sein (nicht gezeigt in 4C, vergleiche Spacer 305 in 3C).
  • In einem anderen, in 4D dargestellten, Prozessstadium 430 des Verfahrens werden Mikro-Hohlräume 432 in der zweiten Schicht 406 gebildet. Gemäß dem gezeigten Ausführungsbeispiel werden die Mikro-Hohlräume 432 gebildet mittels Implantierens von Wasserstoff-Ionen (H2 +-Ionen), bezeichnet durch die Pfeile 431 in 4D, in die zweite Schicht 406 hinein. In alternativen Ausführungsbeispielen können zusätzlich oder an Stelle von Wasserstoff-Ionen andere Leicht-Ionen während der Implantation verwendet werden. Gemäß einem Ausführungsbeispiel können die Wasserstoff-Ionen 431 implantiert werden mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2, und die Wasserstoff-Ionen 431 können eine Implantationsenergie von ungefähr 10 keV bis 150 keV aufweisen, gemäß einem anderen Ausführungsbeispiel. Die Isolationsschicht 408 kann während der Wasserstoff-Ionen-Implantation 431 den Zweck einer Implantationsmaske erfüllen, indem die isolierende Schicht 408 die Implantation von Wasserstoff-Ionen 431 in die erste Schicht 403 (das heißt, die (100)-Silizium-Schicht 403) hinein verhindern kann. Mittels der Implantationsdosis und/oder der Implantationsenergie kann das Konzentrationsmaximum der implantierten Wasserstoff-Ionen 431 (im Allgemeinen der implantierten Leicht-Ionen) kontrolliert werden, und auf diese Weise können/kann die Tiefe und/oder die Ausdehnung des Bereichs, in welchem die Mikro-Hohlräume 432 in der zweiten Schicht 406 gebildet werden, beeinflusst werden.
  • Wie in 4D gezeigt ist, können/kann die Implantationsdosis und/oder die Implantationsenergie der Wasserstoff-Ionen 431 (im Allgemeinen der Leicht-Ionen) beispielsweise so gewählt werden, dass die Tiefe, in der die Mikro-Hohlräume 432 in der zweiten Schicht 406 gebildet werden, der Tiefe der ersten vergrabenen Oxid-Schicht 402 entspricht oder ungefähr gleich ist wie diese. Somit kann eine zweite vergrabene Oxid-Schicht 461, welche nachfolgend unter Verwendung der Mikro-Hohlräume 432 gebildet wird, in derselben oder ungefähr derselben Tiefe gebildet werden wie die erste vergrabene Oxid-Schicht 402, gemäß einem Ausführungsbeispiel der Erfindung.
  • In einem anderen, in 4E dargestellten, Prozessstadium 440 des Verfahrens werden Sauerstoff-Ionen (O2 +-Ionen), bezeichnet durch die Pfeile 441 in 4E, in die zweite Schicht 406 implantiert, wodurch sauerstoffreiche Präzipitate 442 in der zweiten Schicht 406 aus den Mikro-Hohlräumen 432 gebildet werden. Die Sauerstoff-Ionen 441 können beispielsweise implantiert werden mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2, und die Sauerstoff-Ionen 441 können eine Implantationsenergie von ungefähr 10 keV bis 400 keV aufweisen, gemäß bestimmten Ausführungsbeispielen der Erfindung. Die Isolationsschicht 408 kann während der Sauerstoff-Ionen-Implantation 441 den Zweck einer Implantationsmaske erfüllen, indem die isolierende Schicht 408 die Implantation von Sauerstoff-Ionen 441 in die erste Schicht 403 (d. h. die (100)-Silizium-Schicht 403) hinein verhindern kann.
  • Mittels der O2 +-Implantierung 441 wird eine sehr große Übersättigung an Sauerstoff-Molekülen nahe der Mikro-Hohlräume 432 eingebracht, und anschaulich wird ein Band von nah benachbarten Siliziumdioxid(SiO2)-Präzipitaten 442 in der zweiten Schicht 406 gebildet. Gemäß dem in 4E gezeigten Ausführungsbeispiel ist die Tiefe des Bandes von SiO2-Präzipitaten 442 innerhalb der zweiten Schicht 406 dieselbe oder ungefähr dieselbe wie die Tiefe der ersten vergrabenen Oxid-Schicht 402.
  • In einem anderen, in 4F dargestellten, Prozessstadium 450 des Verfahrens werden die verbliebenen Teilbereiche der isolierenden Schicht 408 entfernt. Mit anderen Worten erfolgt ein Strippen der Nitrid-Schicht und/oder der Oxid-Schicht, zum Beispiel unter Verwendung herkömmlicher Techniken. Auf diese Weise wird die in 4F gezeigte Schichtanordnung erhalten, bei der die epitaktische (110)-Silizium-Schicht 406 (d. h. die zweite Schicht 406) eine mit der oberen Oberfläche 403a der verbleibenden Teilbereiche der (100)-Silizium-Schicht 403 (d. h., der ersten Schicht 403) koplanare oder im Wesentlichen koplanare obere Oberfläche 406 aufweist.
  • In einem anderen, in 4G dargestellten, Prozessstadium 460 des Verfahrens werden die Mikro-Hohlräume 432 (genauer die SiO2-Präzipitate 442) oxidiert, wodurch eine zweite vergrabene Oxid-Schicht 461 zwischen dem Substrat 401 und der zweiten Schicht 406 gebildet wird. Gemäß einem Ausführungsbeispiel kann die Oxidation der Mikro-Hohlräume 432 mittels einer Hochtemperaturbehandlung und mittels Einbringens von Sauerstoff in die Mikro-Hohlräume 432 durchgeführt werden. Die Hochtemperaturbehandlung kann beispielsweise auf eine solche Weise durchgeführt werden, dass das Substrat auf eine Temperatur von ungefähr 1000°C bis 1350°C während der Hochtemperaturbehandlung erhitzt wird. Gemäß einem anderen Ausführungsbeispiel kann das Substrat im Zusammenhang mit der Hochtemperaturbehandlung für eine Dauer von ungefähr 30 min bis 2 h erhitzt werden. Gemäß einem anderen Ausführungsbeispiel kann der Sauerstoff in die Mikro-Hohlräume 432 eingebracht werden mittels thermischen Eindiffundierens oder mittels Implantation. Mittels der Oxidation der Mikro-Hohlräume 432 wird eine zusammenhängende zweite vergrabene Oxid-Schicht 461 zwischen den verbliebenen Teilbereichen der ersten vergrabenen Oxid-Schicht 402 gebildet, wie aus 4G ersehen werden kann. Mit anderen Worten ist die zweite Schicht 406 mittels der zweiten vergrabenen Oxid-Schicht 461 von dem Substrat 401 darunter elektrisch isoliert. Die zweite vergrabene Oxid-Schicht 461 wird anschaulich gebildet durch das Zusammenwachsen (Koaleszenz) von nah benachbarten Siliziumdioxid-Präzipitaten 442 während des inneren Oxidationsprozesses (ITOX: Internal Oxidation). Zusätzlich zu der Bildung der zweiten vergrabenen Oxid-Schicht 461 wird gemäß dem in 4G gezeigten Ausführungsbeispiel während des Oxidationsprozesses eine thermische Oxid-Schicht 462 auf der ersten Schicht 403 und der zweiten Schicht 406 gebildet.
  • In einem anderen, in 4H dargestellten, Prozessstadium 470 des Verfahrens wird die thermische Oxid-Schicht 462 entfernt, beispielsweise unter Verwendung herkömmlicher Ätztechniken, wodurch die oberen Oberflächen 403a, 406a der ersten Schicht 403 und der zweiten Schicht 406 freigelegt werden. Anschaulich ist die in 4H gezeigte Schichtstruktur ein SOI-Substrat, welches obere Silizium-Schichten (Silizium-Topschichten) 403, 406 mit unterschiedlichen Oberflächenorientierungen und ausgebildet auf einer ersten bzw. einer zweiten vergrabenen Oxid-Schicht 402, 461 aufweist. Das heißt, ein erster Teilbereich des SOI-Substrats weist eine (100)-Silizium-Topschicht (d. h., die erste Schicht 403) auf, welche auf einer ersten vergrabenen Oxid-Schicht 402 ausgebildet ist, und ein zweiter Teilbereich des SOI-Substrats weist eine (110)-Silizium-Topschicht (d. h., die zweite Schicht 406) auf, welche auf einer zweiten vergrabenen Oxid-Schicht 461 ausgebildet ist.
  • In einem anderen in 4J dargestellten Prozessstadium 480 des Verfahrens werden ein erster NMOS-Transistor 481a und ein zweiter NMOS-Transistor 481b in bzw. auf der ersten Schicht 403 (d. h., in bzw. auf der (100)-Silizium-Topschicht) gebildet, und ein PMOS-Transistor 481' wird in bzw. auf der zweiten Schicht 406 (d. h., in bzw. auf der (110)-Silizium-Topschicht) gebildet. Die NMOS-Transistoren 481a, 481b und der PMOS-Transistor 481' sind in lateraler Richtung voneinander elektrisch isoliert durch flache Grabenisolationen 407, welche zwischen benachbarten Transistoren ausgebildet sind. Die flachen Grabenisolationen 407 können dazu dienen, Aktivgebiete für die Transistoren 481a, 481b, 481' zu definieren.
  • Jeder der NMOS-Transistoren 481a, 481b weist hoch n-dotierte (n+-dotierte) Source/Drain-Bereiche 404, einen zwischen den Source/Drain-Bereichen 404 ausgebildeten niedrig p-dotierten (p–-dotierten) Body-Bereich 483 sowie eine auf dem Body-Bereich 483 ausgebildete Gate-Struktur auf, wobei die Gate-Struktur eine Gate-Dielektrikum-Schicht 405a, eine auf der Gate-Dielektrikum-Schicht 405a ausgebildete leitende Gate-Schicht 405b sowie Gate-Spacer 405c aufweist.
  • In ähnlicher Weise weist der PMOS-Transistor 481' hoch p-dotierte (p+-dotierte) Source/Drain-Bereiche 404', einen zwischen den Source/Drain-Bereichen 404' ausgebildeten niedrig n-dotierten (n–-dotierten) Body-Bereich 483' sowie eine auf den Body-Bereich 483' ausgebildete Gate-Struktur auf, wobei die Gate-Struktur eine Gate-Dielektrikum-Schicht 405a', eine auf dem Gate-Dielektrikum 405a' ausgebildete leitende Gate-Schicht 405b' sowie Gate-Spacer 405c' aufweist.
  • Das Bilden der NMOS-Transistoren 481a, 481b, des PMOS-Transistors 481' sowie der elektrisch isolierenden STI-Elemente 407 kann beispielsweise unter Verwendung geeigneter Prozesse eines herkömmlichen CMOS-Prozessflusses durchgeführt werden. Zum Beispiel können die STI-Strukturen 407 mittels Grabenätzens in Kombination mit einer Oxidabscheidung gebildet werden. Alternativ können die flachen Grabenisolations-Strukturen 407 mittels einer beliebigen anderen geeigneten Technik hergestellt werden.
  • Der erste NMOS-Transistor 481a und/oder der zweite NMOS-Transistor 481b können/kann beispielsweise gebildet werden mittels Durchführens einer p-Wannen-Implantation (zum Beispiel unter Verwendung von Bor-Ionen als Implantierungsstoff (implant species)), Bildens einer Gate-Struktur bzw. eines Gate-Stapels auf der ersten Schicht 403, und Durchführens einer Source/Drain-Implantation unter Verwendung des Gate-Stapels als Implantationsmaske, wodurch hoch n-dotierte Source/Drain-Bereiche 404 gebildet werden, während ein niedrig p-dotierter Body-Bereich 483 unter der Gate-Struktur verbleibt.
  • Die Source/Drain-Implantation kann beispielsweise durchgeführt werden unter Verwendung von Arsen oder Phosphor als Implantations- bzw. Dotierstoff. Die Gate-Struktur kann mittels eines bekannten Verfahrens gebildet werden, zum Beispiel indem die obere Oberfläche 403a der ersten Schicht 403 oxidiert wird und eine Polysiliziumschicht darauf gebildet wird. Mittels Strukturierens der Polysiliziumschicht und der Siliziumdioxid-Schicht wird die Gate-Struktur gebildet mit einem Gate-Oxid 405a und einer Gate-Elektrode 405b aus Polysilizium. Zusätzlich können Seitenwand-Spacer 405c an den Seitenwänden der Gate-Struktur gebildet werden, wobei die Seitenwand-Spacer 405c beispielsweise als Nitrid-Spacer ausgebildet sein können. Der PMOS-Transistor 481' kann in bzw. auf der zweiten Schicht 406 gebildet werden unter Verwendung von äquivalenten Prozessen wie oben im Zusammenhang mit dem Bilden der NMOS-Transistoren beschrieben wurde, wobei insbesondere Arsen oder Phosphor als n-Typ-Implantationsstoff verwendet werden kann für den niedrig n-dotierten Body-Bereich 483' und Bor verwendet werden kann als p-Typ-Implantationsstoff für die hoch p-dotierten Source/Drain-Bereiche 404'.
  • Anschaulich zeigt 4J eine CMOS-Feldeffekttransistor-Anordnung, aufweisend einen ersten NMOS-Transistor 481a und einen zweiten NMOS-Transistor 481b, sowie einen PMOS-Transistor 481', wobei die beiden NMOS-Transistoren 481a, 481b jeweils in bzw. auf einer (100)-Silizium-Schicht 403 ausgebildet sind und der PMOS-Transistor 481' in bzw. auf einer (110)-Silizium-Schicht 406 ausgebildet ist. Die NMOS-Transistoren 481a, 481b und der und PMOS-Transistor 481' sind lateral elektrisch voneinander isoliert mittels flacher Grabenisolations-Strukturen 407, und sowohl die beiden NMOS-Transistoren 481a, 481b als auch der PMOS-Transistor 481' sind elektrisch isoliert von dem Substrat 401 mittels entsprechender erster und zweiter vergrabener Oxid-Schichten 402, 461. Mit anderen Worten sind der erste NMOS-Transistor 481a und der zweite NMOS-Transistor 481b mittels der ersten vergrabenen Oxid-Schicht 402 von dem Substrat elektrisch isoliert, und der PMOS-Transistor 481' ist mittels der zweiten vergrabenen Oxid-Schicht 461 von dem Substrat 401 elektrisch isoliert.
  • Die zweite vergrabene Oxid-Schicht 461 ist gebildet worden mittels innerer Oxidation (internal oxidation) von Mikro-Hohlräumen, welche in der (110)-Silizium-Schicht 406 gebildet worden sind, zum Beispiel mittels Leicht-Ionen-Implantation, wie oben beschrieben wurde. Anschaulich sind bei der in 4J gezeigten CMOS-Struktur sowohl die NMOS-Transistoren 481a, 481b als auch der PMOS-Transistor 481' in bzw. auf einem SOI-Substrat ausgebildet. Mit anderen Worten sind sowohl NMOS als auch PMOS in einer SOI-Technologie gebildet, im Gegensatz zu der in 3F gezeigten herkömmlichen CMOS-Struktur, bei der nur die NMOS-Transistoren 381a, 381b auf einer SOI-Technologie basieren, wohingegen der PMOS 381' eine herkömmliche Bulk-Einrichtung ist.
  • Zusätzlich zu der vorangegangenen ausführlichen Beschreibung von beispielhaften Ausgestaltungen werden im Folgenden weitere Eigenschaften und Effekte von bestimmten Ausgestaltungen der Erfindung herausgestellt.
  • Gemäß einem Ausführungsbeispiel der Erfindung wird ein Verfahren zum Herstellen einer CMOS-Feldeffekttransistor-Anordnung bereitgestellt, welche einen NMOS-Transistor und einen PMOS-Transistor aufweist, wobei sowohl der NMOS-Transistor als auch der PMOS-Transistor in bzw. auf einem SOI-Substrat ausgebildet sind, und wobei das Substrat, in bzw. auf welchem der NMOS-Transistor ausgebildet ist, eine andere Oberflächenorientierung (zum Beispiel eine (100)-Orientierung) aufweist als die Oberflächenorientierung (zum Beispiel eine (110)-Orientierung) des Substrats, in bzw. auf welchem der PMOS-Transistor ausgebildet ist.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird eine innere Oxidation von Mikro-Hohlräumen angewendet, um eine SiO2-Isolation eines PFET oder PMOS in einer CMOS-Struktur, welche unterschiedliche Substrat-Orientierungen für den NMOS und den PMOS aufweist, zu bilden, wodurch die CMOS-Struktur mit optimaler Leistung weiter verbessert wird. Mit anderen Worten kann eine vergrabene Oxid-Schicht(BOX)-Schicht unter einem PFET-Aktivgebiet gebildet werden mittels innerer Oxidation von zuvor gebildeten Mikro-Hohlräumen.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung ermöglicht es die Isolation des PMOS, vollständigen Nutzen zu ziehen aus der SOI-Eigenschaft einer reduzierten Übergangs-Kapazität und eines Leistungszuwachses aufgrund des Kinken-Effekts (kink effect). Zusätzlich ist der PMOS von dem Substrat isoliert, was vorteilhaft sein kann für SoC(System on Chip)-Anwendungen.
  • Ein Effekt von bestimmten Ausgestaltungen der Erfindung besteht darin, dass Wannen-Leckpfade unterdrückt und Wannen-Durchbruchspannungen erhöht werden, was ein dichteres Zellen-Layout ermöglicht.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird die Leistung des PMOS-Transistors in einer CMOS-Struktur erhöht, was zu einem besseren Verhältnis des Sättigungsstromes von NMOS und PMOS führt, was beispielsweise zu einer Flächenreduzierung bei Logik-Elementen führen kann.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung wird eine hochgradig optimierte CMOS-Struktur bereitgestellt, in der sowohl NMOS als auch PMOS von dem Vorteil der SOI-Technologie profitieren, und in der eine zusätzliche PMOS-Steigerung (PMOS-Boost) resultiert aus einer optimalen Kristallorientierung für die Löcher-Beweglichkeit des PMOS.
  • Gemäß bestimmten Ausgestaltungen der Erfindung erfolgt die Isolation eines PFET mittels innerer Oxidation (ITOX) von Mikro-Hohlräumen. Mit anderen Worten wird eine vergrabene Oxid-Schicht (BOX) durch innere Oxidation von Mikro-Hohlräumen gebildet. Vor dem ITOX-Prozess wird eine Sauerstoff-Ionen-Implantierung (z. B. eine O2 +-Implantierung) eingebracht.
  • Dies kann dabei helfen, eine zusammenhängende BOX-Schicht zu bilden. Beispielsweise kann mittels der O2 +-Implantierung eine sehr große (bzw. riesige) Übersättigung mit Sauerstoff-Molekülen nahe bei den Mikro-Hohlräumen eingebracht werden. Bei Durchführen des ITOX-Prozesses kann dann eine zusammenhängende BOX-Schicht gebildet werden durch das Zusammenwachsen bzw. die Vereinigung von nah benachbarten (mit anderen Worten, eng beieinander liegenden) SiO2-Präzipitaten. Die Verwendung der Mikro-Hohlräume kann dabei helfen, die Sauerstoffdosis, welche zum Bilden einer zusammenhängenden BOX-Schicht erforderlich ist, zu reduzieren verglichen mit einem herkömmlichen SIMOX(Separation by Implantation of Oxygen)-Prozess. In einem Ausführungsbeispiel kann die Sauerstoffdosis beispielsweise ungefähr um einen Faktor 100 reduziert werden verglichen mit dem herkömmlichen SIMOX-Prozess.
  • Gemäß manchen Ausführungsbeispielen der Erfindung wird ein Herstellungsverfahren für eine CMOS-Struktur bereitgestellt, welches basiert auf einem „Hybrid-orientiert-Technologie”-(HOT: Hybrid Orientated Technology)-Ansatz mit einer zusätzlichen Isolation des PMOS-Transistors, wodurch sowohl NMOS als auch PMOS in bzw. auf SOI-Typ-Substraten gebildet werden. Diese neue Technologie kann als ”isoliert-hybrid-orientiert-Technologie” (IsHOT: Isolated Hybrid Orientated Technology) bezeichnet werden.
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] YANG, M. [et al.]: On the Integration of CMOS with Hybrid Crystal Orientations. In: 2004 Symposium on VLSI Technology, 15–17 June 2004, Digest of Technical Papers, S. 160–161;
    • [2] YANG, M. [et al.]: High Performance CMOS Fabricated on Hybrid Substrate With Different Crystal Orientations. In: IEEE International Electron Devices Meeting, 8–10 Dec. 2003, Technical Digest, S. 18.7.1–18.7.4;
    • [3] US 2005/0176222 A1
    • [4] US 2006/0060925 A1
    • [5] US 2006/0170045 A1
    • [6] US 2006/0292770 A1
    • [7] US 2006/0017137 A1
    • [8] US 5 723 372 A

Claims (18)

  1. Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung, aufweisend: • Bereitstellen eines Substrats (401) mit einer ersten Kristalloberflächenorientierung; • Bilden einer ersten Schicht (403) über zumindest einem ersten Teilbereich des Substrats (401), wobei die erste Schicht (403) eine zweite Kristalloberflächenorientierung aufweist, welche von der ersten Kristalloberflächenorientierung verschieden ist; • Bilden einer zweiten Schicht (406) auf zumindest einem zweiten Teilbereich des Substrats (401) und neben der ersten Schicht (403), wobei die zweite Schicht (406) die erste Kristalloberflächenorientierung aufweist; • Bilden einer ersten vergrabenen Oxid-Schicht (402) zwischen dem Substrat (401) und der ersten Schicht (403); • Bilden von Mikro-Hohlräumen (432) in der zweiten Schicht (406) und inneres Oxidieren der Mikro-Hohlräume (432), wodurch eine zweite vergrabene Oxid-Schicht (461) zwischen dem Substrat (401) und der zweiten Schicht (406) gebildet wird, wobei nach dem Bilden der Mikro-Hohlräume (432) und vor dem Oxidieren der Mikro-Hohlräume (432) Sauerstoff-Ionen (441) in die zweite Schicht (406) implantiert werden, wodurch sauerstoffreiche Präzipitate (442) in der zweiten Schicht (406) gebildet werden; • Bilden eines ersten Feldeffekttransistors (481a, 481b) in und/oder auf der ersten Schicht (403), wobei der erste Feldeffekttransistor (481a, 481b) einen ersten Leitfähigkeitstyp aufweist; und • Bilden eines zweiten Feldeffekttransistors (481') in und/oder auf der zweiten Schicht (406), wobei der zweite Feldeffekttransistor (481') einen zweiten Leitfähigkeitstyp aufweist.
  2. Verfahren gemäß Anspruch 1, wobei die zweite Schicht (406) mittels eines epitaktischen Wachstumsprozesses gebildet wird.
  3. Verfahren gemäß einem der Ansprüche 1 oder 2, wobei die Mikro-Hohlräume (432) in der zweiten Schicht (406) gebildet werden mittels Implantierens von Leicht-Ionen (431) in die zweite Schicht (406).
  4. Verfahren gemäß Anspruch 3, wobei die Leicht-Ionen (431) ausgewählt werden aus einer Gruppe von Ionen, welche besteht aus: • H2 +-Ionen; • He+-Ionen; • F+-Ionen; • Ne+-Ionen; • Cl+-Ionen; • Ar+-Ionen.
  5. Verfahren gemäß einem der Ansprüche 3 oder 4, wobei die Leicht-Ionen (431) implantiert werden mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2.
  6. Verfahren gemäß einem der Ansprüche 3 bis 5, wobei die Leicht-Ionen (431) eine Implantationsenergie von ungefähr 10 keV bis 150 keV aufweisen.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, wobei die Sauerstoff-Ionen (441) mit einer Implantationsdosis von ungefähr 1015 cm–2 bis 1018 cm–2 implantiert werden.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, wobei die Sauerstoff-Ionen (441) eine Implantationsenergie von ungefähr 10 keV bis 400 keV aufweisen.
  9. Verfahren gemäß einem der Ansprüche 1 bis 8, wobei die Mikro-Hohlräume (432) oxidiert werden mittels einer Hochtemperatur-Behandlung und mittels Einbringens von Sauerstoff in die Mikro-Hohlräume (432).
  10. Verfahren gemäß Anspruch 9, wobei das Substrat (401) im Zusammenhang mit der Hochtemperatur-Behandlung auf eine Temperatur von ungefähr 1000°C bis 1350°C erhitzt wird.
  11. Verfahren gemäß einem der Ansprüche 9 oder 10, wobei das Substrat (401) im Zusammenhang mit der Hochtemperatur-Behandlung für eine Dauer von ungefähr 30 min bis 2 h erhitzt wird.
  12. Verfahren gemäß einem der Ansprüche 9 bis 11, wobei der Sauerstoff mittels thermischen Eindiffundierens oder mittels Implantation in die Mikro-Hohlräume (432) eingebracht wird.
  13. Verfahren gemäß einem der Ansprüche 1 bis 12, wobei das Substrat (401) und/oder die erste Schicht (403) und/oder die zweite Schicht (406) Silizium aufweisen/aufweist.
  14. Verfahren gemäß Anspruch 13, wobei ein Silizium-Handhabungswafer als das Substrat (401) verwendet wird.
  15. Verfahren gemäß einem der Ansprüche 1 bis 14, wobei die erste Kristalloberflächenorientierung eine (110)-Kristalloberflächenorientierung ist, und wobei die zweite Kristalloberflächenorientierung eine (100)-Kristalloberflächenorientierung ist.
  16. Verfahren (500) zum Herstellen eines Halbleiterelements, aufweisend: • Bilden von Mikro-Hohlräumen in einem Substrat (520); • inneres Oxidieren der Mikro-Hohlräume, wodurch eine vergrabene Oxid-Schicht in dem Substrat gebildet wird (540), wobei nach dem Bilden der Mikro-Hohlräume und vor dem Oxidieren der Mikro-Hohlräume Sauerstoff-Ionen in das Substrat implantiert werden, wodurch sauerstoffreiche Präzipitate in dem Substrat gebildet werden; • Bilden des Halbleiterelements in oder auf einem Teilbereich des Substrats über der vergrabenen Oxid-Schicht (560).
  17. Verfahren (500) gemäß Anspruch 16, wobei Leicht-Ionen in das Substrat implantiert werden, wodurch die Mikro-Hohlräume in dem Substrat gebildet werden.
  18. Verfahren (500) gemäß einem der Ansprüche 16 bis 17, wobei die Mikro-Hohlräume oxidiert werden mittels einer Hochtemperatur-Behandlung und mittels Einbringens von Sauerstoff in die Mikro-Hohlräume.
DE102008010110.9A 2007-02-23 2008-02-20 Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht Expired - Fee Related DE102008010110B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/678,334 US20080203484A1 (en) 2007-02-23 2007-02-23 Field effect transistor arrangement and method of producing a field effect transistor arrangement
US11/678,334 2007-02-23

Publications (2)

Publication Number Publication Date
DE102008010110A1 DE102008010110A1 (de) 2008-08-28
DE102008010110B4 true DE102008010110B4 (de) 2017-03-09

Family

ID=39646283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008010110.9A Expired - Fee Related DE102008010110B4 (de) 2007-02-23 2008-02-20 Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht

Country Status (2)

Country Link
US (2) US20080203484A1 (de)
DE (1) DE102008010110B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881273B1 (fr) * 2005-01-21 2007-05-04 St Microelectronics Sa Procede de formation d'un substrat semi-conducteur de circuit integre
US8035168B2 (en) * 2006-02-27 2011-10-11 Synopsys, Inc. Elevation of transistor channels to reduce impact of shallow trench isolation on transistor performance
US7696573B2 (en) * 2007-10-31 2010-04-13 International Business Machines Corporation Multiple crystallographic orientation semiconductor structures
KR101000472B1 (ko) * 2008-05-07 2010-12-14 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
US8395216B2 (en) * 2009-10-16 2013-03-12 Texas Instruments Incorporated Method for using hybrid orientation technology (HOT) in conjunction with selective epitaxy to form semiconductor devices with regions of different electron and hole mobilities and related apparatus
US8426282B2 (en) * 2011-02-21 2013-04-23 Institute of Microelectronics, Chinese Academy of Sciences Method for forming semiconductor substrate isolation
TWI467744B (zh) * 2012-03-12 2015-01-01 Vanguard Int Semiconduct Corp 單層多晶矽可電抹除可程式唯讀記憶裝置
US9236287B2 (en) * 2012-11-02 2016-01-12 GLOBALFOUNDIES Inc. Fabrication of localized SOI on localized thick box lateral epitaxial realignment of deposited non-crystalline film on bulk semiconductor substrates for photonics device integration
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
JP6594261B2 (ja) * 2016-05-24 2019-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US11164892B2 (en) * 2019-07-01 2021-11-02 Newport Fab, Llc Semiconductor-on-insulator (SOI) device with reduced parasitic capacitance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723372A (en) * 1994-09-23 1998-03-03 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method and apparatus for forming buried oxide layers within silicon wafers
US20050176222A1 (en) * 2002-05-08 2005-08-11 Atsushi Ogura Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods
US20060017137A1 (en) * 2004-07-22 2006-01-26 Renesas Technology Corp. Semiconductor device and its manufacturing method
US20060060925A1 (en) * 2004-09-17 2006-03-23 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods
US20060170045A1 (en) * 2005-02-01 2006-08-03 Jiang Yan Semiconductor method and device with mixed orientation substrate
US20060292770A1 (en) * 2005-06-23 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US7439542B2 (en) * 2004-10-05 2008-10-21 International Business Machines Corporation Hybrid orientation CMOS with partial insulation process
US7608195B2 (en) * 2006-02-21 2009-10-27 Micron Technology, Inc. High aspect ratio contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723372A (en) * 1994-09-23 1998-03-03 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method and apparatus for forming buried oxide layers within silicon wafers
US20050176222A1 (en) * 2002-05-08 2005-08-11 Atsushi Ogura Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods
US20060017137A1 (en) * 2004-07-22 2006-01-26 Renesas Technology Corp. Semiconductor device and its manufacturing method
US20060060925A1 (en) * 2004-09-17 2006-03-23 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods
US20060170045A1 (en) * 2005-02-01 2006-08-03 Jiang Yan Semiconductor method and device with mixed orientation substrate
US20060292770A1 (en) * 2005-06-23 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YANG, M. [et al.]: High Performance CMOS Fabricated an Hybrid Substrate With Different Crystal Orientations. In: IEEE International Electron Devices Meeting, 8 - 10 Dec. 2003, Technical Digest, S. 18.7.1 - 18.7.4. *
YANG, M. [et al.]: On the Integration of CMOS with Hybrid Crystal Orientations. In: 2004 Symposium an VLSI Technology, 15 - 17 June 2004, Digest of Technical Papers, S. 160 - 161. *

Also Published As

Publication number Publication date
US7977167B2 (en) 2011-07-12
DE102008010110A1 (de) 2008-08-28
US20100041185A1 (en) 2010-02-18
US20080203484A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102008010110B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit vergrabener Oxidschicht und einer Feldeffekttransistor-Anordnung mit vergrabener Oxidschicht
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE112011106092B3 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
DE112010004307B4 (de) Verfahren zum Ausbilden einer Halbleiterwaferstruktur für integrierte Schaltungseinheiten
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102012206478B4 (de) Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung
DE102005018346B4 (de) Halbleiterchip für eine vollständig verarmte SOI-Mehrfach-Schwellenspannungs-Anwendung und ein Verfahren zu dessen Herstellung
TW463380B (en) Semiconductor device
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102004031708B4 (de) Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102006060886A1 (de) SOI-Baustein mit mehrfachen Kristallorientierungen
DE102006019835A1 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102006030264B4 (de) Verfahren zur Herstellung von Transistoren mit einem Kanal mit biaxialer Verformung, die durch Silizium/Germanium in der Gateelektrode hervorgerufen wird
DE102005063108A1 (de) Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik
DE102007052053A1 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102009023237B4 (de) Verfahren zum Herstellen von Transistorelementen mit unterschiedlicher Verformung und Halbleiterbauelement
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE102008044983B4 (de) Verfahren zum Herstellen eines strukturierten verformten Substrats, insbesondere zur Herstellung verformter Transistoren mit geringerer Dicke der aktiven Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee