JP2006524427A - 基板上に歪層を製造する方法及び層構造 - Google Patents

基板上に歪層を製造する方法及び層構造 Download PDF

Info

Publication number
JP2006524427A
JP2006524427A JP2006504301A JP2006504301A JP2006524427A JP 2006524427 A JP2006524427 A JP 2006524427A JP 2006504301 A JP2006504301 A JP 2006504301A JP 2006504301 A JP2006504301 A JP 2006504301A JP 2006524427 A JP2006524427 A JP 2006524427A
Authority
JP
Japan
Prior art keywords
layer
substrate
strained
region
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006504301A
Other languages
English (en)
Other versions
JP5065676B2 (ja
JP2006524427A5 (ja
Inventor
マントル・ジークフリート
ホレンダー・ベルンハルト
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2006524427A publication Critical patent/JP2006524427A/ja
Publication of JP2006524427A5 publication Critical patent/JP2006524427A5/ja
Application granted granted Critical
Publication of JP5065676B2 publication Critical patent/JP5065676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Abstract

この発明は、基板上に歪層を有する層構造を製造する方法に関し、この方法は、歪を持たせる層に隣接する層内に、欠陥領域を形成する工程と、歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程とを有する。この欠陥領域は、特に基板内に形成される。別のエピタキシャル層を配置することができる。このようにして形成した層構造は、有利には様々な種類の部品に適している。

Description

この発明は、基板上に歪層を製造する方法及び層構造に関する。
急速に進展するナノエレクトロニクスは、より高速なトランジスタ、特に酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を常に必要としている。一般的には、トランジスタのサイズを小さくすることによって、性能の向上を実現している。しかし、それは、リソグラフィー法やエッチング法などのチップ製造のキーテクノロジーを、より高性能なシステムに置き換えなければならないので、非常に負担がかかるとともに高価となる。これに代わる手法は、より高性能な材料を用いることである。この場合、特に歪シリコン、歪シリコン・ゲルマニウム合金（Ｓｉ−Ｇｅ）、シリコン・カーボン（Ｓｉ−Ｃ）、シリコン・ゲルマニウム・カーボン（Ｓｉ−Ｇｅ−Ｃ）が適している。シリコン、Ｓｉ−Ｇｅ、Ｓｉ−Ｃ、Ｓｉ−Ｇｅ−Ｃを所定の弾性歪状態で使用することは、材料特性、特に部品として重要な電子及び正孔の電荷担体移動度を改善する。これらとその他のより高品質な材料を使用することにより、部品の限界となっている構造の大きさを小さくすること無く、ＭＯＳＦＥＴやＭＯＤＦＥＴなどのＳｉをベースとする高性能な部品の著しい性能向上が可能となる。しかしながら、そのような弾性歪を持つ層体系は、特別な基板上又は歪緩和層、所謂「仮想基板」上でのエピタキシャル成長を前提としており、それを低い欠陥密度で製造することは、非常に負担がかかるとともに難しい（非特許文献１）。
即ち、多くの場合、単結晶層の製造は、使用可能な基板材料によって大きく制限されるか、或いは層の品質が低下する。一般的に、結晶構造の相違及び基板と層材料間の格子パラメータの相違（格子不整）は、高品質な層の単結晶成長を妨げる。格子パラメータが整合していない状態で、単結晶層を成長させた場合、それにより、層が、始めから機械的に歪を持った形で成長する、即ち、その格子構造は、この状態では、本来の構造とは異なる結果となる。成長した層が、臨界的な層厚を超えた場合、この機械的な歪は、転位の形成によって緩和されて、その格子構造は、より本来の構造に近くなる。このプロセスは、歪緩和と呼ばれており、以下において、「緩和」と記述する。
多くの場合に部品に関して必要とされる層厚では、この緩和によって、形成された層と基板との間の境界面で転位が起こるが、その際不利には、多くの転位が境界面から層の表面にまでも延びる（所謂、貫通転位）。これらの転位の大部分は、新たに成長させた層を突き抜けて延びるので、これらは、層材料の電気的及び光学的な特性を著しく劣化させることとなる。以下において、「転位密度」或いは又「欠陥密度」とは、糸状転位密度であると解釈する。
シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）材料体系は、熱力学的に完全に混合可能な体系であるので、任意の濃度で化合物を作ることができる。確かに、シリコンとゲルマニウムは、同じ結晶構造により特徴付けられるが、格子パラメータが、４．２％異なる、即ち、Ｓｉ−Ｇｅ層又はシリコン上の純粋なＧｅ層は、歪を持つ形で成長する。格子パレメータを小さくするために、シリコンに、炭素を置換型で約２原子百分率までだけ添加することができる。
シリコン基板上において、例えば、歪の無い高品質なシリコン・ゲリマニウム合金層の上に、例えば、歪を持つシリコンを製造するための従来技術は、所謂「傾斜層」を使用して、そして別の工程で、その上に所望の歪層を成長させるものである。この「傾斜層」は、そのＧｅ濃度が、表面に向かって、所望のＧｅ含有量に達するまで連続的又は段階的に増大して行くＳｉ−Ｇｅ層である。層の品質を維持するためには、μｍ当たり約１０原子百分率のＧｅ含有量の増大しか採用することができないので、そのような層は、達成されるＧｅ濃度に応じて、１０マイクロメートルまでの厚さとなる。この「傾斜層」の層成長は、非特許文献２に記載されている。更に、この方法は、不利には、層の粗さの増大、貫通転位の極端に不均質な分布による転位の拡大、領域の結晶学的な反転を引き起こして、その結果追加的なエピタキシャル工程において、そのようにして製造したバッファ上に歪シリコンを成長させる前に、負担のかかる層の研磨が必要となる。貫通転位の極端に不均質な分布によって、平均転位密度が比較的小さいにも関わらず、局所的に転位密度が大きい領域が生じ、それによって、トランジスタの機能が、非常に不利な影響を受ける。大抵はＣＶＤ反応器や分子線エピタキシャル設備での第二の層成長の前に、単結晶の成長を保証するとともに、汚染物又は望ましくない不純物の混入を最小限とするために、特別なウェーハの洗浄を更に実施しなければならない。大きな層厚、長時間の成長、負担のかかる研磨と洗浄、二つ以上のエピタキシャル工程といった多くの欠点は、スループットを低減させ、この方法を負担のかかるものとし、品質を制限し、そしてこの方法を不経済なものとしている。数マイクロメートルのＳｉ−Ｇｅの「傾斜層」の大きな層厚のために、この層は、基本的に熱伝導性も悪く、所謂部品の「自己加熱」を起こして、その結果部品での使用は、極めて不満足なものとなる。
これらの理由から、高品質な超極薄の歪緩和層の製造方法は、大きな関心を持たれている。
特許文献１により、歪を緩和した薄いＳｉ−Ｇｅバッファ層の製造を可能とする方法が周知である。しかしながら、この方法は、この場合においても複数の負担のかかる技術工程が必要であり、超極薄の「仮想基板」を製造することができないことが欠点である。即ち、緩和させる層のエピタキシャル成長後に、イオン注入、その次に温度工程と表面洗浄を行い、そして新たにエピタキシャル成長を行っている。
国際特許公開明細書第９９／３８２０１号 F. Schaeffler, Semiconductor Sci. Techn. 12 (1997) p.1515-1549 E. A. Fitzgerald et al., Thin Solid Films, 294 (1997) 3-10
この発明の課題は、負担のかかるウェーハ接合又は洗浄を実施する必要が無い形で、基板上に歪層を製造するための簡単な方法を提供することである。
この課題は、請求項１にもとづく方法及び副請求項にもとづく層構造によって解決される。有利な実施形態は、これらの請求項を引用した請求項から明らかとなる。
この基板上に歪層を製造する方法は、以下の工程を有する。
・歪を持たせる層に隣接する層に欠陥領域を形成する工程
・歪を持たせる層に隣接する少なくとも一つの層を緩和させる工程
このために、層構造に対して、少なくとも一回の温度処理と酸化の両方又は一方を実施し、その結果欠陥領域を出発点として、転位を形成させて、その転位が、歪を持たせる層に隣接する層を緩和させるものである。
その結果として、歪を持たせようとしている層が、有利には歪を持つこととなる。
欠陥という用語は、結晶欠陥、即ち、原子的に大規模な空格子点、例えば、集積、泡、空いた空間等であると解釈する。このようにして形成した欠陥領域を出発点として、転位が形成され、その転位が、歪を持たせる層に隣接する層を緩和させることとなる。
この欠陥領域は、転位が歪を持たせる層に隣接する層を緩和させることとなるように形成される。
この欠陥領域は、特に有利には基板内に形成することができる。
緩和とは、層内の弾性歪を低減させることであると解釈する。
従って、隣接する層とは、その転位が歪を持たせる層に直に隣接する層の緩和を引き起こすことが保証される限りにおいて、歪を持たせる層に直に又は一つ以上の別の層によって分離された形で配置された層であると解釈する。
基板とは、最も広い意味において、その上に歪を持たせる層を配置した層であると解釈する。
この方法では、別の層を配置することが可能である。
歪を持たせる層の空いた表面上に、少なくとも一つの第一の層をエピタキシャル成長させることができ、その際この第一の層は、歪を持たせる層とは異なる歪度を有する。それに続いて、第一の層内に欠陥領域を形成することができる。層構造は、少なくとも一回の温度処理を施されて、その結果欠陥領域を出発点として、転位が形成され、その転位が、第一の層を緩和させることとなる。その結果として、その下に配置された歪を持たせようとしてる層が歪を持つこととなる。
第一の層として、傾斜層も考えられ、その際歪を持たせる層の上に有る傾斜層の領域は、歪を持たせる層とは異なる歪度を有する。それに続いて、歪層内に、欠陥領域を形成する。この層構造に対して、温度処理を実施し、その結果欠陥領域を出発点として、転位が形成され、その転位が、歪を持たせる層の上に配置された傾斜層の領域を緩和させることとなる。その結果として、又もや境を接する歪を持たせようとしている層が、歪を持つこととなる。
この発明による方法にもとづき、歪を持たせようとしている層が、弾性歪層に転換される。そのために、有利には、歪を持たせる層と境を接する層を緩和させ、それによって、歪を持たせる層を所望の歪を持った状態に移行させる効果を奏するものである。第一の層を傾斜層とした場合、歪を持たせる層と境を接する傾斜層の層領域が緩和し、その結果歪を持たせる層が、又もや所望の歪を持った状態に移行する。歪を持たせる層の上に配置された層は、歪を持たせる層自身とは異なる歪度を有する。
この発明による方法では、追加的な層を配置することが可能である。
この発明では、歪を持たせる層と基板との間に、この発明による方法で同様にして別の緩和層を配置することができる。それによって、基板上において、その上に歪を持たせる層を配置した緩和層が得られる。更に、この歪を持たせる層の上に、この発明により緩和させる層を配置することができる。更に、この緩和層の上に、歪を持たせる層を配置することができる。更に別の層を配置することができる。これらの緩和層は、それらと隣接する歪を持たせる層とは異なる歪度を有する。この方法の工程により、温度処理の間、又は酸化の間に、これらの層が緩和された後、歪を持たせようとしている層が歪を持つこととなる。
即ち、この方法の工程により、温度処理の間、又は酸化の間に、複数の層を緩和させるとともに、複数の歪を持たせようとしてる層に歪を持たせることも可能である。それに続いて、これらの層は、少なくとも部分的に再び取り除くことができる。これによって、非常に薄い緩和層の上に、少なくとも一つの歪層を作り出すことができる。
このようなエピタキシャル層構造又はウェーハは、有利には成長プロセスで製造することができる。この場合、特に有利には、ウェーハを反応器内に留めておいて、負担のかかる研磨及び洗浄無しに成長させることができる。
このエピタキシャル層構造は、通常薄く、例えば約５００ナノメートル以内、特に２００ナノメートル以内に維持されるので、層系列全体内において、優れた熱伝導性を得ることが保証される。
歪を持たせる層の上に配置された層の歪を引張歪又は圧縮歪とするかを選定することによって、歪を持たせる層に対して得られる歪が選定される。
歪を持たせる層に隣接する層の緩和とそれによる歪を持たせる層の歪を引き起こすために、有利には、この層構造に対して、少なくとも一回の温度処理を実施する。しかし、温度処理の代わりに、別の処理を実施して、隣接する層を緩和し、歪を持たせようとしている層に歪を持たせることが考えられる。
即ち、特にＯ2 又は水素を用いた酸化により緩和を引き起こすことが考えられる。それによると、緩和させる領域を形成するための純然たる熱処理の代わりに、処理としての酸化、或いは酸化と熱処理の組合せを用いることもできる。それによって、部品の機能方法に関して重要な、層構造内における元素濃度を高めることもできる（例えば、Ｓｉ−ＧｅにおけるＧｅ濃縮）。
特に、基板に対する材料として、例えば、シリコン、ＳＯＩ基板、ＳｉＣ、黒鉛、ダイヤモンド、石英ガラス、ＧｄＧａガーネット、そしてＩＩＩ−Ｖ族半導体やＩＩＩ−Ｖ族窒化物も考えられる。
この発明による方法は、一連の利点を有する。
この方法では、歪層を形成するのに、唯一回のエピタキシャル成長が必要なだけであり、ウェーハ接合や研磨（ＣＭＰ）などの負担と時間のかかるプロセス工程が不要であることが有利である。
更に、基板に関する基本構造として、シリコンと並んで商業的に入手可能な、歪を持たせる薄いシリコン表面層を持つＳＯＩ基板を使用することができることが有利である。サファイア、ＢＥＳＯＩウェーハ、ＳＩＭＯＸウェーハ上のシリコンも基板として選定することができる。確かに、ＳＩＭＯＸウェーハは、通常約１０5 ｃｍ-2、高々１０2 〜１０3 ｃｍ-2の転位密度を有するが、非常に良好な層の均質性と純度、並びに経済的に製造できるという特徴を持つ。
この方法は、シリコン技術において確立されたプロセス工程を使用している。そのため、この技術を、非常に大きなウェーハ、例えば、３００ミリメートルのウェーハに転用することもできる。
欠陥領域は、イオン注入によって形成することができる。
この発明の別の実施形態では、好適な措置としての温度処理に関して、５５０〜１２００°Ｃ、特に７００〜９５０°Ｃの温度を選定することができる。こうすることによって、欠陥領域を出発点として、第二の層内に、第一の層の緩和を引き起こす欠陥、特に転位を形成して、そうすることによって、歪を持たせようとしている層に歪を持たせるものである。
第一の層の歪を引張歪又は圧縮歪にするかを選定することによって、歪を持たせる層に対して得られる歪を選定することができる。第一の層に対して、熱処理の前に、例えば、第一の層に関する材料として、（任意のＧｅ濃度で）Ｓｉ−Ｇｅを選定することによって圧縮歪を加えた場合、例えば、シリコンから成る、歪を持たせる層は、引張歪を加えられることとなる。例えば、約１〜２原子百分率までの炭素を含むＳｉ−Ｃから成る引張歪を加えた第一の層を使用することによって、Ｓｉ−Ｇｅ層を用いて、圧縮歪を加えたシリコンを形成することができる。Ｓｉ−Ｇｅ−Ｃなどの３元合金の使用及び不純物を加えたシリコン層又は合金（Ｂ，Ａｓ，Ｐ，Ｓｂ，Ｅｒ，Ｓ等）の使用も、同じく可能である。
この温度処理は、不活性雰囲気、真空雰囲気、例えばＯ2 やＨ2 Ｏの酸化性雰囲気、例えばＮＨ3 の窒化性雰囲気、例えばフォーミングガスの還元性雰囲気で実施することができる。窒素内での温度処理では、非常に良好な結果を収めている。
そのようにして形成した歪層又は複数の歪層は、例えば、層の湿式化学的な除去によって露出される。
一つ以上の層の除去は、追加的な水素又はヘリウムの注入によって行うこともできる。これに代わって、エッチング、研磨又はそれらの組合せを用いることもできる。この除去は、追加したエピタキシャル層だけ又は層構造のどちらかが、新しいウェーハ上、通常ＳｉＯ2 上を覆う形で行われる。特に、層構造がＳｉ−Ｇｅ層である場合、有利には、これらの層を選択的にエッチングすることができる。そうすることによって、例えば、ＳｉＯ2 上に直に歪を持つシリコンを製造することができる。有利には、境界面として、その中にヘリウム又は水素の泡を事前に形成した面を選定することができる。そうすることによって、有利には、非常に薄い層を切り離すことが可能であるとともに、更に必要な注入量を低減することができる。遥かにより深く、即ち、より大きなエネルギーで注入した水素を沈着させて、そのような形で層を切り離すようにするために、緩和のために形成した欠陥領域を使用することもできる。通常より大きなエネルギーの（例えば、５０ｋｅＶを上回る）注入設備は、より大きなイオンフローを供給するので、より大きなエネルギーで水素又はヘリウムを注入するほど、既に緩和された又は歪を持つ層を損傷することが少なくなるとともに、スループットを更に向上することができる。
露出させた層構造は、複雑な層構造を積み重ねるために用いられる。これに関して、当業者は、どのような層構造を形成するのか、或いは形成しようとしている層構造がどのような要件を満たすべきかに応じて、あらゆる周知の処理法及び層材料を考慮するものである。
基板としては、前述した通り、シリコン、ＳＯＩ構造、シリコン・オン・サファイヤ、ＳＩＭＯＸウェーハ、ＢＥＳＯＩ構造を選定することができる。この場合、歪を持たせる層、絶縁体、基板は、既に基本構造として存在する。
有利には、シリコンから成る歪を持たせる層を選定することができる。特に有利には、１〜１００ナノメートル、特に５〜４０ナノメートルの厚さの歪を持たせる層を選定することができる。この層の厚さは、少なくとも臨界的な層厚を上回ってはならず、そして第一の層からの転位の少なくとも基本的な部分が、滑り面に沿って、この層内に広がることができる程小さくなければならない。この厚さは、特に第一の層の歪度とその層の厚さに依存する。層の所望の歪を、より大きくするためには、歪を持たせる層の厚さを、より小さくしなければならない。緩和層の歪を持たせる層に対する層厚の比率が大きいこと、特に層厚の比率が１０を超えることは、有利であると考えられる。
この発明の特に有利な実施形態では、歪を持たせる層の上の第一の層として、有利には、臨界的な層厚に近い厚さのエピタキシャルＳｉ−Ｇｅ層、Ｓｉ−Ｇｅ−Ｃ層、Ｓｉ−Ｃ層を成長させることができる。この臨界的な層厚とは、この第一の層に関して、格子不整の歪を持たせる層の上に、更に欠陥の無い形での成長が可能である、最大の層厚であると定義される。従って、層の厚さが、この臨界的な層厚を下回っている場合、通常厳密に仮像の、即ち、完全に欠陥の無い成長を実現することができる。層が十分目立って緩和する程大幅に、この臨界的な層厚を上回ってはならない。
一定の組成を持つ層に代わって、基板の上で歪を持たせる層の下に、傾斜層を配置することもできる。即ち、傾斜層内では、組成が増大又は減少する。Ｓｉ−Ｇｅの場合、Ｇｅ濃度を、基板を出発点として徐々に又は段階的に低減することができる、或いは数ナノメートルだけ上のところで、より大きなＧｅ濃度又はそれどころか純粋なゲルマニウム（Ｇｅ）となる形で成長を開始することもできる。そして、臨界的な層厚を上回ることなく、それにも関わらず十分な層厚を確保するためには、Ｇｅ濃度を、例えば２５原子百分率に、急速に低下させることができる。選定した条件下において、層厚を、更に８０ナノメートルにすることができる。大きなＧｅ濃度を持つ領域によって、８０％を超える高い緩和度が可能である。
例えば、２０〜４０原子百分率の所定のＧｅ濃度において、第一の層の出来る限り大きな緩和度とそれにより歪を持たせる層に関する高い歪度を達成するためには、Ｕ字形の濃度分布も有利である。
更に、第一の層の厚さを出来る限り大きく選定することは、それによって、より効率的に歪の緩和が進行するので、有利である。
Ｇｅ濃度が、２０原子百分率のＧｅで一定の場合、約４００ナノメートルの最大層厚を達成することができる。より大きなＧｅ含有量の場合、複雑な濃度分布が有利である。
任意選択的に、例えば、水素又はヘリウム注入後の膨れによる表面の皺を防止するために、層構造上に別の層を成長させることも可能である。この層は、アモルファス又は多結晶とすることができる。この層は、欠陥領域の形成前又は後に、例えば、イオン注入によって成長させることができる。この層は、欠陥領域の形成前又は後に、例えば、イオン注入によって成長させることができる。この任意選択的な層の層厚は、注入パラメータだけで調整しなければならない。
ここで挙げた個々の層の材料と厚さは、例示するためのものであって、当然のことながら、この発明を制限するものではない。
第二及び別の緩和層の厚さを、同様に出来る限り大きく選定するのが有利である。そして、歪を持たせる層を、場合によっては、二つの緩和層の間に配置して、緩和を特に効率的に進行させる。特に有利には、少なくとも一つの緩和された層の上に、少なくとも一つの非常に薄い歪層を、特に緩和されたＳｉ−Ｇｅの上に、歪を持つシリコンを有するものとする。前述した通り、複数の歪を持たせる層と複数の緩和させる層を形成することも可能である。
この発明の特に有利な実施形態では、マスクを配置することによって、局所的に限定した欠陥領域を形成する。そうすることによって、特に有利には、歪を持たせる層から、局所的に歪を持つ領域と歪を持たない領域が、プレーナ型で、即ち、これまで従来技術で周知のように、更に階段状に形成するのではなく、平面内に直に並んだ形で形成されるという効果を奏する。緩和とそれに対応した歪は、マスクしていない領域だけに起こる。
一つ又は複数の欠陥領域は、特に有利には、分けても水素（Ｈ+ ，Ｈ2 + ）、ヘリウム、フッ素、ホウ素、炭素、窒素、硫黄などの軽いイオンを用いた、或いは層又は基板材料自身のイオン、即ち、例えばＳｉ／Ｓｉ−Ｇｅヘテロ構造におけるシリコン又はゲルマニウムのイオンによるイオン注入によって実現することができる。
構造の意図しない汚染又は不純物の混入を防止するイオンを使用するのが有利である。この意味において、例えば、Ｎｅ、Ａｒ、Ｋｒなどの希ガスイオンを使用することも可能である。
水素又はヘリウムイオンに関して、約３ｘ１０15〜３．５ｘ１０16ｃｍ-2の量を使用するが、ヘリウムに関しては、特に０．４〜２．５ｘ１０16ｃｍ-2の量を使用する。二回の注入の組合せ、例えば最初に水素、次にヘリウムを、或いは最初にホウ素、次に水素を注入することも好適である。水素の注入と組み合わせたホウ素の注入により、水素の注入量を低減させることが可能である。これらの注入の間における温度処理も、欠陥形成に関する核生成の核を生成するのに有利である。
欠陥領域は、有利には、緩和させる層から５０〜５００ナノメートルの間隔を空けて形成される。
この発明の別の実施形態では、基板内における欠陥領域とそれ以外の層構造内における結晶欠陥を形成する。このことは、特に泡又は亀裂を形成させることとなるイオン、例えば水素、ヘリウム、フッ素、ネオン、アルゴンなどに関して言える。
有利には、例えば水素イオンやヘリウムイオンなどの非常に軽いイオンを用いた注入と比べて、Ｓｉ注入の場合、その量を大幅に、即ち、特に１０〜１００分の１に低減することができる。このことは、有利には注入時間を短縮するとともに、それによってウェーハのスループットを大幅に向上するものである。
しかし、より大きな緩和度を達成する目的で、二回以上の注入によって、基板と第一の層での欠陥形成を互いに独立して行うこともできる。先ずは異なるエネルギーで、また場合によっては異なるイオンを用いて、少ない量による第一の層への一回以上の注入を行って、第二の注入で第二の層に欠陥領域を形成することも、有利な工程である。緩和させる第一の層に点欠陥を形成することは、拡散を加速するとともに、より大きく緩和させることとなる。
イオン注入は、全面に、或いは注入マスク、例えば感光性レジストを使用することによって、ウェーハ上の任意の場所に実施することができる。
この発明の別の実施形態では、イオン注入用のウェーハは、従来技術で周知の通り、７度の角度では傾けない。むしろ、垂線に対して７度を超える角度、特に３０〜６０度で、ウェーハを傾ける。
この方法によって、階段型ではなく、プレーナ型を実現しつつ、ウェーハ上に歪を持つ層と歪を持たない層を並べて製造することが可能である。結局のところ、こうすることによって、歪を持たせる層の上の第一の層と歪を持たせる層の下の第二の層の両方又は一方の注入しない領域を全く或いは殆ど緩和させないで、そのようにして、これらの場所において歪を持たせる層を変化させない程度の小さい熱収支で、最終的な熱処理を実行することができるので、このことが可能となる。
注入マスクを部品のレイアウト又は絶縁領域に適合させることは、特に有利である。例えば、部品に関して歪を持つシリコンが必要な領域だけに注入する。
歪を持つ領域と歪を持たない領域の遷移域は、有利には部品間の絶縁領域として実現される。この場合、特に有利には、絶縁材料として、又もや二酸化シリコンを選定する。
例えば、歪を持つ領域の層厚を増大させたり、局所的にウェーハに適合させるために、或いは例えば、複雑な電子部品又は光電部品に関する新しい層を実現することができるように形成した歪を持つ領域上に、別のエピタキシャル層を成長させることができる。
この発明による方法により、有利には通常１ナノメートルより小さい、極めて小さい表面の粗さと１０7 ｃｍ-2より小さい、特に１０5 ｃｍ-2より小さい欠陥密度のみを有する一つ以上の歪層を形成することができる。
粗さが小さいことは、ＭＯＳＦＥＴを製造する際に特に有利であり、その際熱酸化物又はその他の誘電体、例えば高Ｋ誘電体、即ち、高い誘電率を持つ材料を歪層の上に形成しなければならない。表面の粗さは、極めて敏感にトランジスタの心臓部である誘電体の電気的な品質に影響を与える。非常に薄い層では、荷電粒子の移動度も、大きくは境界面によって決まる。例えば、歪を持つシリコンの表面の粗さは、熱酸化物を成長させることによって、更に低減することができる。そして、ゲート誘電体の成長又は析出前に、このようにして製造した酸化物を取り除くことができる。
この発明の別の特に有利な実施形態では、この方法は、緩和層及び歪層における転位密度を更に低減する可能性を提供する。
このことは、マイクロメートル、例えば、１〜１００マイクロメートルの間隔で、層に溝をエッチングして、或いは部品の構造に適合した溝をエッチングして、その次に５００°Ｃ以上の温度で焼鈍することによって実現することができる。この場合、層内の糸状転位は、これらの領域の縁に沿って延びて、やがて無くなる。更に、これらのエッチング溝は、所謂浅い溝の絶縁を製造するために使用することもできる。そのためには、溝を絶縁材料で埋め、そのようにして部品を互いに電気的に分離する。
従って、有利には、システム・オン・チップ、即ち、平面内に異なる機能を持つ様々な部品を製造することは、この発明の枠組みにおいて可能である。既に述べた通り、この方法によって、プレーナ型を実現しつつ、歪を持つ層と歪を持たない層を製造することができる。これによって、例えばシリコンから成る、歪を持つ領域又は歪を持たない領域を有する特別な部品／回路の製造が可能となる。局所的に更に成長させることによって、例えば選択成長によって、これらの特に非常に薄い層を強化して、例えば、ソース及びドレイン用の接点、所謂「レイズド・ソース／ドレイン」と電力部品を製造することができる。
格子歪が１％を超える場合、歪を持つシリコンの正方格子における電子及び正孔移動度は、歪を持たないシリコンと比べて、約１００％又は約３０％増大するので、有利には、例えばｐ及びｎチャネルＭＯＳＦＥＴを製造するために、このようにして形成した歪を持つシリコン層を使用することができる。この場合、決まったトランジスタ形式又は部品に限定されない。ＭＯＤＦＥＴ、共鳴トンネルダイオード、光検出器、量子カスケードレーザーを実現することもできる。
以下において、七つの図面と実施例にもとづき、この発明の対象を、より詳しく説明するが、それによって、この発明の対象が限定されるものではない。
図１は、基板１上において、緩和させる層４の上に歪を持たせる層５を製造することを図示している。この層の成長は、有利には気相エピタキシー又は分子線エピタキシーにより行われる。シリコン基板１上に、層４、例えば３０原子百分率のゲルマニウム濃度と１０〜５００ｎｍの層厚ｄ4 を持つシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）層をエピタキシャル成長させる。次に、例えば１〜５０ｎｍの層厚ｄ5 で、歪を持たせる層５（例えばＳｉ）を成長させる。より大きな層厚ｄ4 は、通常そのことが歪緩和される仮想基板における転位密度を小さくするとともに緩和度を高めることとなるので、有利であることに注意されたい。
これに代わって、図２に図示した通り、Ｓｉ基板上の代わりに、ＳＯＩ基板（埋め込んだアルモファスＳｉＯ2 層２と例えば５０ｎｍの厚さのＳｉ表面層３を持つＳｉウェーハ１）上に、前述した層４と５から成る層体系を成長させることができる。
図１に代わって、図３に図示した通り、対称的な歪分布を達成するために、歪を持たせる層５に、例えば１０〜５００ｎｍの層厚ｄ6 を持つ別の層６（例えば、層４と同じ又は異なるＧｅ濃度を持つＳｉ−Ｇｅ）を更に成長させることができる。層４と６の緩和と層５の歪を実現させた後に、層６を除去することができる。こうすることによって、非常に薄い緩和された層４の上に、歪を持つ層５を実現することができる。
図２に代わって、図４に図示した通り、対称的な歪分布を達成するために、歪を持たせる層５に、別の層６（例えば、層４と同じ又は異なるＧｅ濃度を持つＳｉ−Ｇｅ）を更に成長させることができる。層４と６の緩和と層５の歪を実現した後に、層６を除去することができる。こうすることによって、非常に薄い緩和された層４の上に、歪を持つ層５を実現することができる。
図１に代わって、図５に図示した通り、Ｓｉ−Ｇｅ層４の代わりに、層内にグレイスケール分布によって表される極端に不均質な濃度分布を有するＳｉ−Ｇｅ層５４を成長させることができる。例えば、２００ｎｍの厚さの層５４において、Ｇｅ濃度を、最初の５０原子百分率（暗く図示されている）から２５原子百分率（層５に近い明るく図示された領域）に低下させて行くことができる。全体的な層厚は、すべての場合において、成長の間に、目立った歪緩和（例えば、５％）が起こってしまう層厚を下回らなければならない。そして、この層５４の上に、歪を持たせる層５を成長させる。
すべての前述した実施例では、これらの成長させた層の下に、例えば、イオン注入によって、欠陥領域９９を形成することができる（図１と図６を参照）。そのために、有利には約１ｘ１０16ｃｍ-2の量で、Ｈｅ注入を行うことができる。イオンのエネルギーは、層厚に合わせて、イオンの平均到達範囲が、第一の境界面の下、即ち、基板内に向かって約５０〜５００ｎｍとなるようにする。実施例では、Ｈｅ注入に代わって、例えば、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）層４の層厚が１００ｎｍで、シリコン層５の層厚が２０ｎｍである場合に、約１５０ｋｅＶのエネルギーと約１ｘ１０14ｃｍ-2の量でのＳｉ注入を用いることもできる。注入されたイオンは、Ｓｉ−Ｇｅ層４，６の中及び下に結晶欠陥を形成する。マスク６６によって、イオン注入を横方向に対して限定して、緩和された層の上に局所的に歪を持つ層を製造することができる。
次に、数分間、熱処理として、不活性なＮ2 雰囲気内における、９００°Ｃでの焼鈍を行う。その他の不活性ガス（例えば、アルゴン）又はこの発明の目的に適ったガス（例えば、Ｏ2 又はフォーミングガス）を使用することもできる。熱くなり過ぎないように選定した、この熱体制において、欠陥領域９９によって、歪緩和されたシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）層構造４，６及び歪層５が生じる。層５は、例えば、シリコンから、或いはエピタキシャル層４又は６とは異なるゲルマニウム濃度を持つシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）や多重層からも構成することができる。シリコンの場合、歪を持つシリコンができる。Ｓｉ−Ｇｅの場合、歪を持つＳｉ−Ｇｅができる。しかし、層４，５，６が薄いことによって、リソグラフィー法の焦点深度の観点における、これらの層のプレーナ型と基板に対する熱伝導性が保証される。
焼鈍又は酸化温度を、全体的な層体系と部品化プロセスに適合させる、即ち、基本的に、より低い温度に低減することができる。例えば、層の緩和は、好適なイオン注入後に、６００°Ｃの温度でも達成することができる。
酸化は、表面の近くのＳｉ−Ｇｅ層６にゲルマニウムを濃縮させる効果を有する。これによって、層５のより大きな歪が達成される。
この発明にもとづく基板上の層系列４，５，６は、図１の通り、約５０〜５００ナノメートル以内の厚さを有し、この発明の要件を満たすことができる。
有利には、超高速ＭＯＳＦＥＴ、特にｎ及びｐチャネルＭＯＳＦＥＴを製造するために、荷電粒子の移動度が、より高いとの理由から、図１〜７の層５、例えば、歪を持つシリコンを使用することができる。
注入によって緩和されなかった、Ｓｉ−Ｇｅ層構造の層４又は６のマスクの下の領域において、有利には、ｐ−ＭＯＳＦＥＴを製造することができる。これらの領域は、図７に図示した通り、例えば、イオン注入の間にマスクを使用していた場合に生じるものである。通常、基板の埋め込まれた欠陥領域の上に有る、層構造の層４又は６の領域だけが緩和するので、マスクによって保護された領域の下に位置する層構造の層４又は６の領域は、通常歪を持ったままであり、そのため層５は、歪を持たない。
図１又は３を出発点として、歪を持つ層５（場合によっては、層６と共に）を、ＳｉＯ2 層を備えた別のＳｉウェーハ（図示されていない）上に接合することができる。例えば５ｘ１０16ｃｍ-2のＨ2 + 量での水素注入と、例えば４００°Ｃでの焼鈍後に、基板１を取り除くことができる。更に、層４を取り除くことができる。層６が、十分に薄く、例えば５０ｎｍに保持される場合、この層構造により、完全空乏型ＭＯＳＦＥＴトランジスタを製造することができる。
更に、その他の層系列とプロセス処理を出発点とすることもできる。
更に、エピタキシャル層４と５又は６としては、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）、Ｓｉ−Ｇｅ−Ｃ、Ｓｉ−Ｃ以外に、一般的にはＩＩＩ−Ｖ族化合物、特にＩＩＩ−Ｖ族窒化物（ＧａＮ、ＡｌＮ、ＩｎＮ）並びに灰チタン石酸化物も、エピタキシャル層として配置することができる。それぞれの場合において、好適な基板上に、好適な材料を配置して、その結果そのようにして形成した「仮想基板」上に、少なくとも一つの異なる格子構造を持つ層を製造することができるようにすることだけが重要である。その後、部品、例えばトランジスタの製造を続けることができる。
この発明による方法にもとづき製造した層系列は、特に酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）を製造するために用いることができる。そのような「仮想基板」上に、共鳴トンネルダイオード、特に共鳴シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）トンネルダイオードや量子カスケードレーザーを製造することも可能である。更に、これらの層系列の中の一つから、光検出器を製造することも考えられる。更に、例えば、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）から成る「仮想基板」１上における、層２としてのＧａＡｓ、ＧａＮ、ＩｎＰの層系列を出発点として、レーザーを製造することも考えられる。
緩和させる層４、歪を持たせる層５、イオン注入によって形成した欠陥領域９９から成る、基板１と二層状にエピタキシャル成長させた層構造を有する層体系の模式図 シリコン１から成るＳＯＩ基板、絶縁層２、シリコン表面層３、層４と５から成るエピタキシャル成長させた層構造を有し、その際歪を持たせる層３と５の両方又は一方が緩和させる層４と境界を接する層体系の模式図 歪を持たせる層５の上に別の緩和させる層６が有る、図１に対応した層体系の模式図 歪を持たせる層５の上に別の緩和させる層６が有る、図２に対応した層体系の模式図 緩和させる層５４が層の面に垂直な方向に対して徐々に遷移する密度を有する、図１に対応した層体系の模式図 欠陥構造９９を埋め込んだ基板、二層状にエピタキシャル成長させた層構造４と５、注入マスク６６、焼鈍後に歪を持つ層５を有する層体系の模式図 注入と焼鈍後において、マスクしていなった領域には緩和された層４’と歪を持つ層５’が有る一方、マスクしていた領域には歪を持つ層４と歪を持たない層５が有る、図６に対応した層体系の模式図
符号の説明
１ シリコン又は基板材料
２ ＳＯＩ基板、例えばＳｉＯ2 の絶縁体
３ ＳＯＩ基板のＳｉ表面層
４ 層厚ｄ4 の緩和させるエピタキシャル層（例えば、シリコン・ゲルマニウム）
４’ 緩和された領域
５ 層厚ｄ5 の歪を持たせる層
５’ 歪を持つ領域
６ 層厚ｄ6 の追加的な緩和させる層（例えば、シリコン・ゲルマニウム）
５４ 所定の（例えば、成長方向に対して低下する）Ｇｅ濃度分布を持つエピタキシャルＳｉ−Ｇｅ層
６６ マスク
９９ 欠陥領域

Claims (60)

  1. 基板（１，２）上に歪層を製造する方法であって、
    歪を持たせる層（３，５）に隣接する層（１，２，４，６）内に、欠陥領域（９９）を形成する工程と、
    歪を持たせる層（３，５）に隣接する少なくとも一つの層（４，６）を緩和させる工程と、
    を有する方法。
  2. 欠陥領域（９９）を出発点として、転位を形成させて、これらの転位が、歪を持たせる層（３，５）に隣接する少なくとも一つの層（４，６）の緩和を引き起こす請求項１に記載の方法。
  3. 当該の緩和させるための層構造に対して、熱処理と酸化の両方又は一方を少なくとも一回実施することを特徴とする請求項１又は２に記載の方法。
  4. 欠陥領域（９９）を基板（１）内に形成することを特徴とする請求項１から３までのいずれか一つに記載の方法。
  5. 歪を持たせる層（５）の上に、少なくとも一つの第一のエピタキシャル層（６）を配置することを特徴とする請求項１から４までのいずれか一つに記載の方法。
  6. 第一の層（６）が、歪を持たせる層（５）とは異なる歪度を有することを特徴とする請求項１から５までのいずれか一つに記載の方法。
  7. 第一の層（６）を緩和させることを特徴とする請求項１から６までのいずれか一つに記載の方法。
  8. 歪を持たせる層（５）と基板（１，２）の間に、別の層（４）を配置することを特徴とする請求項１から７までのいずれか一つに記載の方法。
  9. 別の層（４）が、歪を持たせる層（５）とは異なる歪度を有することを特徴とする請求項１から８までのいずれか一つに記載の方法。
  10. 複数の層（４，６）を緩和させることを特徴とする請求項１から９までのいずれか一つに記載の方法。
  11. 複数の歪を持たせようとしている層（３，５）に歪を持たせることを特徴とする請求項１から１０までのいずれか一つに記載の方法。
  12. 基板上に複数の層を有するエピタキシャル層構造（１，２，３，４，５，６）を、成長プロセスで製造することを特徴とする請求項１から１１までのいずれか一つに記載の方法。
  13. 当該の積み重ねた層を、再び取り除くことを特徴とする請求項１から１２までのいずれか一つに記載の方法。
  14. 薄い緩和層（４）の上に、少なくとも一つの歪層（５）を形成することを特徴とする請求項１から１３までのいずれか一つに記載の方法。
  15. 当該の層の除去を、注入によって、特に水素又はヘリウムの注入によって行うことを特徴とする請求項１から１４までのいずれか一つに記載の方法。
  16. 当該の形成した欠陥領域を、切り離し面として使用することを特徴とする請求項１から１５までのいずれか一つに記載の方法。
  17. 欠陥領域（９９）を、少なくとも一回のイオン注入によって形成することを特徴とする請求項１から１６までのいずれか一つに記載の方法。
  18. 一回の注入に関して、水素イオンとヘリウムイオンの両方又は一方を選定することを特徴とする請求項１から１７までのいずれか一つに記載の方法。
  19. 欠陥領域（９９）を形成するために、３ｘ１０15〜４ｘ１０16ｃｍ-2の量のイオンを選定することを特徴とする請求項１から１８までのいずれか一つに記載の方法。
  20. 当該の注入に関して、Ｓｉイオンを選定ことを特徴とする請求項１から１９までのいずれか一つに記載の方法。
  21. 欠陥領域（９９）を形成するために、１ｘ１０13〜５ｘ１０14ｃｍ-2の量を用いることを特徴とする請求項１から２０までのいずれか一つに記載の方法。
  22. 当該の注入に関して、欠陥領域（９９）を形成するために、水素イオンか、炭素イオンか、窒素イオンか、フッ素イオンか、ホウ素イオンか、燐イオンか、ヒ素イオンか、シリコンイオンか、ゲルマニウムイオンか、アンチモンイオンか、硫黄イオンか、ネオンイオンか、アルゴンイオンか、クリプトンイオンか、キセノンイオンか、層材料自体と同じ物質のイオンを用いることを特徴とする請求項１から２１までのいずれか一つに記載の方法。
  23. 少なくとも一つの層（４，６）の限られた領域に緩和を引き起こすことを特徴とする請求項１から２２までのいずれか一つに記載の方法。
  24. マスク（６６）を配置することを特徴とする請求項１から２３までのいずれか一つに記載の方法。
  25. 当該の層構造の注入された領域だけが、緩和されるか、歪を持つか、緩和されるとともに歪を持つことを特徴とする請求項１から２４までのいずれか一つに記載の方法。
  26. 当該の層構造が、主にイオンを照射されることを特徴とする請求項１から２５までのいずれか一つに記載の方法。
  27. 水素とヘリウムの両方又は一方が、大きな深さで注入されて、それに続く焼鈍の間に、欠陥領域に集積して、そのようにして切り離しを可能とすることを特徴とする請求項１から２６までのいずれか一つに記載の方法。
  28. 当該の切り離しのための水素イオンとヘリウムイオンの両方又は一方の注入量を低減することができることを特徴とする請求項１から２７までのいずれか一つに記載の方法。
  29. 当該の層構造内における主要な結晶欠陥と基板内におけるエピタキシャル層構造の近くの広範な欠陥領域（９９）の両方又は一方を形成することを特徴とする請求項１から２８までのいずれか一つに記載の方法。
  30. 当該の注入するイオンのエネルギーを、その平均到達範囲が、エピタキシャル層構造の全体的な層厚よりも大きくなるように選定することを特徴とする請求項１から２９までのいずれか一つに記載の方法。
  31. 当該の温度処理を、５５０〜１２００°Ｃ、特に７００〜９５０°Ｃの温度範囲で実施することを特徴とする請求項１から３０までのいずれか一つに記載の方法。
  32. 当該の温度処理を、不活性雰囲気か、還元性雰囲気か、窒化性雰囲気か、酸化性雰囲気で実施することを特徴とする請求項１から３１までのいずれか一つに記載の方法。
  33. 当該の成長後における転位密度が、１０5 ｃｍ-2より小さいことを特徴とする請求項１から３２までのいずれか一つに記載の方法。
  34. 歪を持つ層（５’）と歪を持たない層（５）の両方又は一方を、１ナノメートルより小さい表面の粗さで形成することを特徴とする請求項１から３３までのいずれか一つに記載の方法。
  35. 基板（１）上に、シリコンか、シリコン・ゲルマニウム（Ｓｉ−Ｇｅ）か、シリコン・ゲルマニウム・カーボン（Ｓｉ−ＧｅＣ）か、シリコン・カーボン（ＳｉＣ）を有する層構造を積み重ねることを特徴とする請求項１から３４までのいずれか一つに記載の方法。
  36. 基板（１）上に、ＩＩＩ−Ｖ族化合物半導体か、特にＩＩＩ−Ｖ族窒化物か、ＩＩ−ＶＩ族化合物半導体か、灰チタン石酸化物を有する層構造を積み重ねることを特徴とする請求項１から３５までのいずれか一つに記載の方法。
  37. 少なくとも一つの緩和させる層（４，６）用の材料として、Ｓｉ−Ｇｅを選定することを特徴とする請求項１から３６までのいずれか一つに記載の方法。
  38. 二つのＳｉ−Ｇｅ層（４，６）を緩和させることを特徴とする請求項１から３７までのいずれか一つに記載の方法。
  39. １〜２原子百分率の炭素追加含有量を持つ少なくとも一つの層を配置して、その層に緩和を引き起こすことを特徴とする請求項１から３８までのいずれか一つに記載の方法。
  40. ＳＯＩ（シリコン・オン・インシュレータ）基板（１，２，３）を選定することを特徴とする請求項１から３９までのいずれか一つに記載の方法。
  41. 層厚が２００ナノメートルを下回るＳｉ層（３，５）を選定することを特徴とする請求項１から４０までのいずれか一つに記載の方法。
  42. 基板（１）として、シリコンか、シリコン・マグネシウム（Ｓｉ−Ｇｅ）か、シリコン炭化物（ＳｉＣ）か、サファイヤか、灰チタン石酸化物か、ＩＩＩ／Ｖ族化合物半導体か、ＩＩ／ＶＩ族化合物半導体を選定することを特徴とする請求項１から４１までのいずれか一つに記載の方法。
  43. ウェーハ接合を実施することを特徴とする請求項１から４２までのいずれか一つに記載の方法。
  44. 当該の層構造を、第二の基板上に接合することを特徴とする請求項１から４３までのいずれか一つに記載の方法。
  45. 当該の層構造を、ＳｉＯ2 層を持つ基板上に接合することを特徴とする請求項１から４４までのいずれか一つに記載の方法。
  46. 少なくとも第一の基板を取り除くことを特徴とする請求項１から４５までのいずれか一つに記載の方法。
  47. 歪を持つシリコン領域（５’）に、ｎ型とｐ型の両方又は一方のＭＯＳＦＥＴを製造することを特徴とする請求項１から４６までのいずれか一つに記載の方法。
  48. 層の緩和されなかった領域としての、少なくとも一つの歪を持つシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）領域（４）に、ｐ型ＭＯＳＦＥＴを製造することを特徴とする請求項１から４７までのいずれか一つに記載の方法。
  49. 請求項１から４８に記載された方法の工程の中の一つ以上を用いることを特徴とする複数の歪層を有する層構造の製造方法。
  50. 基板（１）上に一つの層（４’，４；５’，５）を有する層構造において、
    この層（４’，４；５’，５）が、部分的に歪を持つ形で構成されていることを特徴とする層構造。
  51. 一つの基板を有する層構造において、
    この基板（１，２）上には、一つの層の歪を持つ領域（５’）が、その層の歪を持たない領域（５）と並んで、平面内にプレーナ形式で配置されていることを特徴とする層構造。
  52. 一つの層の少なくとも一つの歪を持つ領域（５’）が、別の層の少なくとも一つの緩和された領域（４’）の上に配置されていることを特徴とする請求項５１に記載の層構造。
  53. 一つの層の歪を持つ領域（５’）が、別の二つの層の二つの緩和された領域の間に配置されていることを特徴とする請求項５２に記載の層構造。
  54. 少なくとも一つの緩和された領域（４’）が、少なくとも一つの歪を持つ領域（４）と並んで、平面内にプレーナ形式で配置されていることを特徴とする請求項５０から５３までのいずれか一つに記載の層構造。
  55. 請求項５０から５４までのいずれか一つに記載の層構造を有する部品。
  56. 請求項５５に記載の部品としての完全空乏型ｐ−ＭＯＳＦＥＴ。
  57. 請求項５５に記載の部品としての変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）又は酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）。
  58. 請求項５５に記載の部品としてのトンネルダイオード、特にシリコン・ゲルマニウム（Ｓｉ−Ｇｅ）トンネルダイオード。
  59. 請求項５５に記載の部品としての光検出器。
  60. 請求項５５に記載の部品としてのレーザー、特にＳｉ−Ｇｅをベースとする量子カスケードレーザー。
JP2006504301A 2003-04-22 2004-04-15 基板上に歪層を製造する方法及び層構造 Expired - Lifetime JP5065676B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10318284A DE10318284A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318284.5 2003-04-22
PCT/DE2004/000780 WO2004095553A2 (de) 2003-04-22 2004-04-15 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Publications (3)

Publication Number Publication Date
JP2006524427A true JP2006524427A (ja) 2006-10-26
JP2006524427A5 JP2006524427A5 (ja) 2012-03-29
JP5065676B2 JP5065676B2 (ja) 2012-11-07

Family

ID=33304880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006504301A Expired - Lifetime JP5065676B2 (ja) 2003-04-22 2004-04-15 基板上に歪層を製造する方法及び層構造

Country Status (5)

Country Link
US (1) US7416965B2 (ja)
EP (1) EP1616346A2 (ja)
JP (1) JP5065676B2 (ja)
DE (1) DE10318284A1 (ja)
WO (1) WO2004095553A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2008525998A (ja) * 2004-12-16 2008-07-17 ウイスコンシン アラムニ リサーチ ファンデーション ひずみヘテロ接合構造体の製造
JP2009510751A (ja) * 2005-09-28 2009-03-12 コミサリヤ・ア・レネルジ・アトミク 薄膜要素の作製方法
JP2009514204A (ja) * 2005-10-28 2009-04-02 コミサリヤ・ア・レネルジ・アトミク 薄膜構造物の製造方法および得られる薄膜構造物
WO2011086929A1 (ja) * 2010-01-15 2011-07-21 住友化学株式会社 半導体基板、電子デバイス及び半導体基板の製造方法
JP2014160856A (ja) * 2005-12-09 2014-09-04 Semequip Inc 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2016507895A (ja) * 2012-12-31 2016-03-10 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半径方向の圧縮により歪が低減されたヘテロ構造を準備するプロセスおよび装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
FR2896255B1 (fr) 2006-01-17 2008-05-09 Soitec Silicon On Insulator Procede d'ajustement de la contrainte d'un substrat en un materiau semi-conducteur
EP1808886A3 (fr) * 2006-01-17 2009-08-12 S.O.I.T.E.C. Silicon on Insulator Technologies Procédé d'ajustement de la contrainte d'un substrat en un matériau semi-conducteur
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
WO2007094057A1 (ja) * 2006-02-15 2007-08-23 Fujitsu Limited 光デバイス
DE102006010273B4 (de) * 2006-03-02 2010-04-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
US7514726B2 (en) * 2006-03-21 2009-04-07 The United States Of America As Represented By The Aministrator Of The National Aeronautics And Space Administration Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
WO2009051835A1 (en) * 2007-10-18 2009-04-23 United States Of America As Representated By The Administrator Of The National Aeronautics And Space Administration X-ray diffraction wafer mapping method for rhombohedral super-hetero-epitaxy
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8361889B2 (en) * 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8501600B2 (en) * 2010-09-27 2013-08-06 Applied Materials, Inc. Methods for depositing germanium-containing layers
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9305781B1 (en) 2015-04-30 2016-04-05 International Business Machines Corporation Structure and method to form localized strain relaxed SiGe buffer layer
CN111733378B (zh) * 2020-05-15 2022-12-13 中国兵器科学研究院宁波分院 一种钢表面的涂层结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013342A2 (en) * 2000-08-04 2002-02-14 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic oeic
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003007615A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2003008022A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP2004531054A (ja) 2001-03-02 2004-10-07 アンバーウェーブ システムズ コーポレイション 高速ｃｍｏｓ電子機器及び高速アナログ回路のための緩和シリコンゲルマニウムプラットフォーム
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
AU2003243255A1 (en) * 2002-05-15 2003-12-02 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
JP2004281764A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013342A2 (en) * 2000-08-04 2002-02-14 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic oeic
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP2003007615A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2003008022A (ja) * 2001-06-20 2003-01-10 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525998A (ja) * 2004-12-16 2008-07-17 ウイスコンシン アラムニ リサーチ ファンデーション ひずみヘテロ接合構造体の製造
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2009510751A (ja) * 2005-09-28 2009-03-12 コミサリヤ・ア・レネルジ・アトミク 薄膜要素の作製方法
US8461031B2 (en) 2005-10-28 2013-06-11 Commissariat A L'energie Atomique Method for making a thin-film structure and resulting thin-film structure
JP2009514204A (ja) * 2005-10-28 2009-04-02 コミサリヤ・ア・レネルジ・アトミク 薄膜構造物の製造方法および得られる薄膜構造物
JP2014160856A (ja) * 2005-12-09 2014-09-04 Semequip Inc 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
WO2011086929A1 (ja) * 2010-01-15 2011-07-21 住友化学株式会社 半導体基板、電子デバイス及び半導体基板の製造方法
JP2016507895A (ja) * 2012-12-31 2016-03-10 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半径方向の圧縮により歪が低減されたヘテロ構造を準備するプロセスおよび装置
JP2016511532A (ja) * 2012-12-31 2016-04-14 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半径方向の拡張により歪が低減されたヘテロ構造を準備するプロセスおよび装置
JP2018129514A (ja) * 2012-12-31 2018-08-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半径方向の拡張により歪が低減されたヘテロ構造を準備するプロセスおよび装置
US11276583B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11276582B2 (en) 2012-12-31 2022-03-15 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11282715B2 (en) 2012-12-31 2022-03-22 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates
US11764071B2 (en) 2012-12-31 2023-09-19 Globalwafers Co., Ltd. Apparatus for stressing semiconductor substrates

Also Published As

Publication number Publication date
JP5065676B2 (ja) 2012-11-07
US20060211221A1 (en) 2006-09-21
WO2004095553A2 (de) 2004-11-04
DE10318284A1 (de) 2004-11-25
EP1616346A2 (de) 2006-01-18
US7416965B2 (en) 2008-08-26
WO2004095553A3 (de) 2004-12-23

Similar Documents

Publication Publication Date Title
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
US7915148B2 (en) Method of producing a tensioned layer on a substrate
US6709903B2 (en) Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6515335B1 (en) Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US7405142B2 (en) Semiconductor substrate and field-effect transistor, and manufacturing method for same
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
KR100690421B1 (ko) 변형된 Ｓｉ 기반 층, 이의 제조 방법, 다수의 디바이스 및 전자 시스템
US7498229B1 (en) Transistor and in-situ fabrication process
JP4716733B2 (ja) 歪みシリコン・オン・インシュレータ（ｓｓｏｉ）を形成する方法
US7358166B2 (en) Relaxed, low-defect SGOI for strained Si CMOS applications
US7679141B2 (en) High-quality SGOI by annealing near the alloy melting point
JP2006522469A5 (ja)
US20060131606A1 (en) Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
JP2006524426A5 (ja)
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2007513499A (ja) 格子チューニング半導体基板の形成
JPH10256169A (ja) 半導体装置の製造方法
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
KR100768507B1 (ko) 반도체 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111205

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350