DE4139159C2 - Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter - Google Patents

Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter

Info

Publication number
DE4139159C2
DE4139159C2 DE4139159A DE4139159A DE4139159C2 DE 4139159 C2 DE4139159 C2 DE 4139159C2 DE 4139159 A DE4139159 A DE 4139159A DE 4139159 A DE4139159 A DE 4139159A DE 4139159 C2 DE4139159 C2 DE 4139159C2
Authority
DE
Germany
Prior art keywords
layer
aiii
selenium
compound semiconductor
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4139159A
Other languages
English (en)
Other versions
DE4139159A1 (de
Inventor
Satoshi Arimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4139159A1 publication Critical patent/DE4139159A1/de
Application granted granted Critical
Publication of DE4139159C2 publication Critical patent/DE4139159C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/182Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/16Superlattice

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Dif­ fundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter.
Bei der Herstellung von Halbleiterlasern oder anderen elektroni­ schen Bauelementen ist es erforderlich, n-Störstellen in AIII-BV- Verbindungshalbleiter einzudiffundieren. Üblicherweise wird Sili­ zium als in den AIII-BV-Verbindungshalbleiter einzudiffundierende Verunreinigung verwendet. Das Eindiffundieren von Silizium in ei­ ner großen Menge bzw. hohen Konzentration in Halbleiter bereitet jedoch in vielen Fällen technische Schwierigkeiten.
Auf dem Gebiet der Herstellung von Halbleiterlasern des AlGaAs- Typs ist andererseits ein Verfahren zum Eindiffundieren von Stör­ stellen in der festen Phase unter Verwendung einer selendotierten Halbleiterschicht als Diffusionsquelle beim Diffundieren von n- Störstellen in einen AIII-BV-Verbindungshalbleiter zur Erniedri­ gung des Ordnungsgrades der Übergitterschicht bekannt. Fig. 3 zeigt ein Verfahren zur Entordnung (Erniedrigung des Ordnungsgra­ des) einer ein Material der AlGaAs-Reihe als AIII-BV-Verbindungs­ halbleiter aufweisenden Übergitterstruktur durch Eindiffusion von Selen, das in der japanischen veröffentlichten Patentanmeldung 1- 143 285 beschrieben ist. Wie Fig. 3 zeigt, ist eine erste AlGaAs- Schicht 4 auf einem GaAs-Substrat 11 angeordnet, und eine Übergitterschicht 7 aus AlGaAs/GaAs ist auf der AlGaAs-Schicht 4 angeordnet. Eine zweite AlGaAs-Schicht 9 ist auf der Übergitterschicht 7 angeordnet, und eine selendotierte GaAs- Schicht 2 ist auf der AlGaAs-Schicht 9 angeordnet. Ein Selen- Diffusionsgebiet 10 ist in den Schichten 9, 7 und 4 erzeugt, und das Diffusionsgebiet 8 in der Übergitterschicht 7 wird ein ungeordnetes Gebiet.
Im folgenden wird der Diffusionsvorgang beschrieben.
Zuerst werden die erste AlGaAs-Schicht 4, das Übergitter 7 aus AlGa/GaAs und die zweite AlGaAs-Schicht 9 aufeinanderfolgend epi­ taxial durch Flüssigphasenepitaxie (LPE) oder metallorganische Gasphasenabscheidung (MOCVD) auf dem GaAs-Substrat 11 aufgewach­ sen, und danach wird eine GaAs-Schicht 2, in die Selen mit einer Größenordnung von 10¹⁸cm-3 eindotiert wurde, durch ein ähnliches Verfahren auf die zweite AlGaAs-Schicht 9 kristallin aufgewachsen. Danach wird die selendotierte GaAs-Schicht 2 durch Ätzen so gemu­ stert bzw. strukturiert, daß Gebiete verbleiben, die die Diffusion von Störstellen erlauben, wie in Fig. 3 (a) gezeigt. Die Probe wird in diesem Zustand zusammen mit Arsen in ein Quarzrohr einge­ führt, und ein Tempervorgang wird ausgeführt. Arsen befindet sich in der Quarzröhre, um eine Verschlechterung der Materialeigen­ schaften infolge von Dissoziation von As aus dem GaAs-Kristall durch Erzeugen eines As-Drucks um die Probe zu verhindern. Durch Ausführen des Tempervorgangs für etwa 14 Stunden bei 850°C kann beispielsweise eine Diffusion von Selen in eine Tiefe von etwa 1 µm aus der selendotierten GaAs-Schicht 2 durchgeführt werden, und Gebiete 10, in die Selen eindiffundiert ist, werden erzeugt, wie in Fig. 3 (b) gezeigt. Diese Gebiete sind n-Schichten, und die Übergitterschicht 7 wird durch die Diffusion von Selen in einen ungeordneten Zustand versetzt bzw. ihr Ordnungsgrad herabgesetzt.
Das herkömmliche Verfahren zur Festphasen-Diffusion von Selen (als n-Störstellen) in einen AIII-BV-Verbindungshalbleiter verwendet als Diffusionsquelle eine selendotierte Halbleiterschicht, wie auch in der EP 03 19 207 A2 beschrieben ist. Bei diesem Verfahren ist es jedoch erforderlich, daß die als Diffusi­ onsquelle dienende Halbleiterschicht epitaxial aufgewachsen ist und sich in Gitterübereinstimmung mit der Halbleiterschicht direkt unterhalb dieser Schicht befindet. Weiterhin hängt der Dotie­ rungsbetrag des Selens von der Art und den Wachstumsbedingungen der Halbleiterschicht ab und der Dotierungsbetrag des Selens in der als Diffusionsquelle dienenden Schicht unterliegt Beschränkun­ gen. Dies macht es schwierig, eine Diffusion zu bewerkstelligen oder es wird unmöglich, das Übergitter zu entordnen, falls die Do­ tierungsmenge des Selens unzureichend ist. Beispielsweise ist das Eindotieren von Selen in Material der InP-Reihe schwierig, und bei Material der InP-Reihe kann unter Verwendung des oben beschriebe­ nen Verfahrens keine Festphasendiffusion von Selen erreicht wer­ den.
Als weitere Beispiele herkömmlicher Verfahren zur n-Störstellen­ diffusion unter Verwendung von Selen sei auf die japanischen Patentveröffentlichungen 60-24580 und 60-3772 verwiesen.
Gemäß diesen Literaturstellen werden als Diffusionsquelle amorphe Chalcogenid-Schichten, die Se enthalten, verwendet. Dabei gibt es das Problem der Gitterfehlanpassung nicht. Mit diesen Schichten ist jedoch das Problem verbunden, daß zur Erzeugung eines Musters in der Diffusionsquellen-Schicht relativ komplizierte Prozesse er­ forderlich sind. Dabei sind Schritte des Anordnens einer Ag- Schicht auf der Chalcogenid-Schicht, des Diffundierens von Ag in die Chalcogenid-Schicht in der Musterkonfiguration, des Entfernens Von Teilen des Ag und der Chalcogenid-Schicht zum Erhalten des Mu­ sters und des Bedeckens des Musters mit einer wärmebeständigen Schicht erforderlich.
Weiterhin ist aus der GB 21 30 793 A ein Verfahren bekannt, bei dem Dotierstoff in einen Halbleiterkörper diffundiert wird, in dem auf der Oberfläche des Halbleiterkörpers eine amorphe metallische Legierung abgeschieden wird, die den Dotierstoff als Verunreini­ gung enthält.
Schließlich ist aus der DE 24 49 688 B2 ein Verfahren zum Dotieren eines Halbleiterkörpers bekannt, bei dem auf dem Halbleiterkörper eine amorphe oder polykristalline Schicht oder mehrere Schichten eines Halbleiters, bevorzugt Silizium, angeordnet werden. Die vor­ zugsweise Siliziumschichten enthalten wiederum das Dotiermaterial als Verunreinigungen.
In beiden Fällen wird dann durch eine Wärmebehandlung das Dotier­ material aus den oben liegenden Schichten in den Halbleiterkörper eindiffundiert. Auch bei diesem Vorgehen ist es ausgesprochen schwierig, eine Gitteranpassung zu schaffen, wenn ein AIII-BV- Verbindungshalbleiter dotiert werden soll.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Dif­ fundieren von n-Störstellen in der Festphase in AIII-BV-Verbin­ dungshalbleiter bereitzustellen, welches sowohl leicht als auch mit guter Steuerbarkeit ausgeführt werden kann.
Gemäß der Erfindung wird ein Verfahren mit den Merkmalen des Anspruches 1 vorgesehen. Da als n-Störstellendiffusionsquelle eine amorphe oder po­ lykristalline Schicht am Se oder S als Element der sechsten Hauptgruppe verwendet wird, kann eine Diffusion von n-Störstellen in den AIII-BV-Verbindungshalbleiter leicht und mit guter Steuerbarkeit bis zu einer hohen Konzentration hin erreicht werden.
Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittdarstellung, die ein Verfahren zum Dif­ fundieren von n-Störstellen in der Festphase nach einer Ausführungsform zeigt,
Fig. 2 eine Querschnittsdarstellung, die ein Verfahren zum Ein­ diffundieren von n-Störstellen in der Festphase nach einer weiteren Ausführungsform zeigt,
Fig. 3 eine Querschnittsdarstellung, die ein herkömmliches Ver­ fahren zum Eindiffundieren von n-Störstellen zeigt.
Fig. 1 zeigt ein Verfahren zum Eindiffundieren von n-Störstellen in der Festphase nach einer Ausführungsform der Erfindung. In Fig. 1 bezeichnet Bezugsziffer 1 einen AIII-BV-Verbindungshalbleiter, wie etwa ein GaAs-Substrat. Eine amorphe oder polykristalline Selen- oder Schwefelschicht 5 ist auf dem AIII-BV-Verbindungshalb­ leitermaterial 1 angeordnet, und eine Schutzschicht 3 ist auf der gesamten Oberfläche des Wafers ausgebildet.
Im folgenden wird der Diffusionsprozeß bei dieser Ausführungsform beschrieben.
Zuerst wird auf dem GaAs-Substrat 1 als Störstellendiffusionsquelle eine amorphe oder polykristalline Selen- oder Schwefelschicht 5 von etwa 0,1 µm Dicke erzeugt. Als Verfahren zur Erzeugung der Se­ lenschicht 5, die als Diffusionsquelle dient, wird das Substrat 1 auf etwa 200-300°C in einer Reaktionskammer mit einem Vakuum von 267-400 Pa (2-3 Torr)aufgeheizt. In die Reaktionskammer eingeleitetes H₂Se- Gas wird durch eine Hochfrequenz-Glimmentladung von 13,56 MHz zer­ setzt, wodurch auf dem Substrat 1 eine amorphe Selenschicht erhal­ ten wird. Die auf diese Weise erhaltene Selenschicht 5 wird in eine gewünschte Konfiguration gemustert, und danach wird die etwa SiO₂ oder SiN aufweisende Schutzschicht 3 auf die gesamte Oberflä­ che des Wafers durch chemische Gasphasenabscheidung (im folgenden als CVD bezeichnet) oder Sputtern abgeschieden. Die so erhaltene und in Fig. 1 (a) dargestellte Probe wird einer Temperaturerhöhung bis auf etwa 500-950°C in einer inaktiven Gasatmosphäre, etwa H₂ oder N₂, unterworfen und danach wird ein Temperschritt ausgeführt, um ein n-Störstellendiffusionsgebiet 6, wie in Fig. 1 (b) zu erhalten. Hier hindert die Schutzschicht 3 das Selen in der Selenschicht 5 daran, während des Temperns in Luft zu dissoziie­ ren, wodurch die Diffusionseffektivität verbessert wird, und wei­ ter hindert sie etwa das As daran- aus dem Substrat zu dissoziie­ ren. Da die Schutzschicht nicht ausreicht, um eine Zersetzung des Substrates zu verhindern, wenn die Tempertemperatur sehr hoch ist, wird das Tempern dann unter einem As-Druck ausgeführt. Die Tiefen­ steuerung des Diffusionsgebietes kann durch Steuerung der Temper­ temperatur und der Temperzeit in hinreichender Weise ausgeführt werden. Die vorliegende Erfindung unterscheidet sich vom herkömm­ lichen Verfahren des Eindiffundierens von Selen in der Festphase darin, daß als Diffusionsquelle eine amorphe Schicht 5 aus Selen verwendet wird. Bei diesem Verfahren wirft die amorphe Schicht 5 naturgemäß keine Probleme bezüglich der Gitteranpassung mit der Halbleiterschicht, in die hinein die Diffusion auszuführen ist, auf. Weiterhin können n-Störstellen mit hoher Konzentration ein­ diffundiert werden, da das Selen die Eigenschaft hat, im Unter­ schied zu Silizium leicht in AIII-BV-Verbindungshalbleiter hin­ einzudiffundieren. Weiterhin ist es, da bei dieser Ausführungsform als Diffusionsquelle einfach amorphes oder polykristallines Selen verwendet wird, relativ einfach, ein gewünschtes Muster zu erzeu­ gen.
Bei der beschriebenen Ausführungsform ist der Leitungstyp des Sub­ strates nicht besonders festgelegt; es kann ebenso ein n-Gebiet in einem p-Substrat wie ein n⁺-Diffusionsgebiet (Diffusionsgebiet mit hoher n-Konzentration) in einem n-Substrat erzeugt werden.
Fig. 2 zeigt eine Querschnittsdarstellung von Prozeßschritten bei einer zweiten Ausführungsform der Erfindung, die sich auf die Ent­ ordnung einer Übergitterschicht, die einen AIII-BV-Verbindungs­ halbleiter aufweist, bezieht. In Fig. 2 bezeichnet Bezugsziffer 11 ein GaAs-Substrat. Eine Übergitterschicht 7, die AlGaAs/GaAs auf­ weist, ist auf dem Substrat 11 angeordnet. Auf der Übergitter­ schicht 7 ist eine amorphe oder polykristalline Selenschicht 5 an­ geordnet, und eine Schutzschicht 3 ist so angeordnet, daß sie die gesamte Oberfläche des Wafers bedeckt.
Wenn das Übergitter 7 partiell in einen ungeordneten oder weniger geordneten Zustand versetzt wird, wird eine amorphe Selenschicht 5 o.a. durch einen Abscheidungsschritt oder Aufsputtern auf dem Übergitter erzeugt, in der amorphen Selenschicht 5 durch Fotolithographie und Ätzen eine Öffnung erzeugt und eine Schutzschicht 3 auf die gesamte Oberfläche abgeschieden, wie in Fig. 2 (a) gezeigt. Durch Tempern dieser Probe unter den oben unter Bezugnahme auf die Ausführungsform nach Fig. 1 beschriebenen Bedingungen wird eine Diffusion von Selen nur direkt unterhalb der amorphen Selenschicht 5 durchgeführt, wodurch Selen- Diffusionsgebiete 6 erzeugt werden. Hier werden diejenigen Gebiete 8 in der Übergitterschicht 7, wo Selen eindiffundiert wird, in den ungeordneten bzw. einen weniger geordneten Zustand versetzt. Diese Entordnungs-Technik kann bei der Herstellung sämtlicher optischer und elektronischer Bauelemente bzw. Geräte, die Übergitter anwenden, verwendet werden.
Obgleich bei der dargestellten Ausführungsform Selen als Diffu­ sionsquelle verwendet wird, kann auch Schwefel, welches ebenfalls ein Element der 6. Hauptgruppe ist, verwendet werden.
Bei der beschriebenen Ausführungsform wurde der Fall vorausge­ setzt, daß n-Störstellen - wie beschrieben - in GaAs diffundiert werden, die Erfindung kann aber auch auf AIII-BV-Verbindungshalb­ leiter wie InAs, AlAs, InP, GaP, AlP, GaSb, InSb, AlSb sowie alle ternären, quaternären und quinären Verbindungsmischkristalle, die diese Elemente aufweisen, angewendet werden.
Wie sich aus der vorangehenden Beschreibung ergibt, wird gemäß der vorliegenden Erfindung amorphes oder polykristiallines Selen oder amorpher oder polykristalliner Schwefel, die Elemente der 6. Hauptgruppe sind, als Quelle zum Eindiffundieren von n-Störstellen in der Festphase in AIII-BV-Verbindungshalbleiter verwendet. Damit kann die Diffusion von n-Störstellen mit sehr guter Steuerbarkeit und bis zu hoher Konzentration ausgeführt werden.

Claims (8)

1. Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Ver­ bindungshalbleiter mit den Schritten:
Erzeugen einer amorphen oder polykristallinen Selenschicht (5) oder Schwefelschicht (5) auf einem AIII-BV-Verbindungshalbleiter (1) und
Eindiffundieren von Selen oder Schwefel als n-Verunreinigung aus der amorphen oder polykristallinen Schicht (5) in den AIII-BV-Ver­ bindungshalbleiter durch Tempern.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der AIII-BV-Verbindungshalbleiter GaAs ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Selenschicht (5) oder Schwefelschicht (5) eine Dicke von 0,1 µm aufweist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die amorphe oder polykristalline Selenschicht oder Schwefelschicht (5) durch eine Hochfrequenz-Glimmentladung in einem ein GaAs-Sub­ strat enthaltenden Reaktionsgefäß, in das Materialgas eingeleitet wird, erzeugt wird.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekenn­ zeichnet, daß die Selenschicht oder Schwefelschicht (5) in eine gewünschte Konfiguration gemustert und auf der gesamten Oberfläche eines Wafers eine SiO₂ oder SiN aufweisende Schutzschicht (3) durch CVD oder Sputtern erzeugt wird.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekenn­ zeichnet, daß der AIII-BV-Verbindungshalbleiter in einer inaktiven Gasatmosphäre auf eine Temperatur im Bereich von 500-950°C auf­ geheizt und ein Tempern ausgeführt wird, um die n-Störstellen bzw. n-Verunreinigung in den AIII-BV-Verbindungshalbleiter einzudiffun­ dieren.
7. Verfahren nach einem der Ansprüche 1-6, angewendet auf die Aufhebung des Ordnungszustandes oder Erniedrigung des Ordnungsgra­ des einer einen AIII-BV-Verbindungshalbleiter aufweisenden Übergitterschicht (7).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Übergitterschicht AlGaAs/GaAs aufweist.
DE4139159A 1990-11-28 1991-11-28 Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter Expired - Fee Related DE4139159C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2335830A JPH04199507A (ja) 1990-11-28 1990-11-28 3―V族化合物半導体へのn型不純物固相拡散方法

Publications (2)

Publication Number Publication Date
DE4139159A1 DE4139159A1 (de) 1992-06-04
DE4139159C2 true DE4139159C2 (de) 1996-05-02

Family

ID=18292883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4139159A Expired - Fee Related DE4139159C2 (de) 1990-11-28 1991-11-28 Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter

Country Status (3)

Country Link
US (1) US5182229A (de)
JP (1) JPH04199507A (de)
DE (1) DE4139159C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5653801A (en) * 1995-04-06 1997-08-05 University Of Maryland Baltimore County Method for reducing contamination in semiconductor by selenium doping
JP4087028B2 (ja) * 1999-06-14 2008-05-14 シャープ株式会社 外部回路実装方法および熱圧着装置
JP2007005663A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
US4350541A (en) * 1979-08-13 1982-09-21 Nippon Telegraph & Telephone Public Corp. Doping from a photoresist layer
JPS603772B2 (ja) * 1979-08-13 1985-01-30 日本電信電話株式会社 半導体装置の製法
JPS6024580B2 (ja) * 1980-03-10 1985-06-13 日本電信電話株式会社 半導体装置の製法
US4344980A (en) * 1981-03-25 1982-08-17 The United States Of America As Represented By The Secretary Of The Navy Superior ohmic contacts to III-V semiconductor by virtue of double donor impurity
GB2130793B (en) * 1982-11-22 1986-09-03 Gen Electric Co Plc Forming a doped region in a semiconductor body
US4830983A (en) * 1987-11-05 1989-05-16 Xerox Corporation Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof
JPH01143285A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体超格子の無秩序化方法及び半導体レーザ装置
US5013684A (en) * 1989-03-24 1991-05-07 Xerox Corporation Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth
US5051786A (en) * 1989-10-24 1991-09-24 Mcnc Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof

Also Published As

Publication number Publication date
DE4139159A1 (de) 1992-06-04
US5182229A (en) 1993-01-26
JPH04199507A (ja) 1992-07-20

Similar Documents

Publication Publication Date Title
DE60223662T2 (de) Abscheidungsverfahren auf mischsubstraten mittels trisilan
DE68917350T2 (de) Verfahren zur Herstellung einer alternierenden Folge monokristalliner Halbleiterschichten und Isolierschichten.
DE68917504T2 (de) Verfahren zur Herstellung von abwechselnden Schichten aus monokristallinen Halbleitermaterial und Schichten aus isolierendem Material.
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE69021917T2 (de) Verfahren zur gerichteten Modulation der Zusammensetzung oder Dotierung von Halbleitern, insbesondere zur Realisation von planaren monolithischen elektronischen Komponenten sowie Verwendung und produkte dafür.
DE68917021T2 (de) Herstellung eines Halbleiterplättchens, das eine III-V-Gruppen-Halbleiterverbindungsschicht auf einem Siliziumsubstrat aufweist.
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE2818261C2 (de) Verfahren zur Herstellung von Galliumarsenid-Solarzellen
DE102013204275B4 (de) Halbleiteranordnung
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE3752126T2 (de) Photoelektrischer Wandler
DE3788481T2 (de) Photoelektrischer Umformer.
DE3634140C2 (de)
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE3300716C2 (de)
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE3854407T2 (de) Verfahren zur selektiven Herstellung von III-V Halbleiterschichten.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee