DE4139159A1 - Verfahren zum diffundieren von n-stoerstellen in aiii-bv-verbindungshalbleiter - Google Patents
Verfahren zum diffundieren von n-stoerstellen in aiii-bv-verbindungshalbleiterInfo
- Publication number
- DE4139159A1 DE4139159A1 DE4139159A DE4139159A DE4139159A1 DE 4139159 A1 DE4139159 A1 DE 4139159A1 DE 4139159 A DE4139159 A DE 4139159A DE 4139159 A DE4139159 A DE 4139159A DE 4139159 A1 DE4139159 A1 DE 4139159A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- aiii
- selenium
- compound semiconductor
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 63
- 239000011669 selenium Substances 0.000 claims description 43
- 229910052711 selenium Inorganic materials 0.000 claims description 39
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 12
- 229910052717 sulfur Inorganic materials 0.000 claims description 12
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 11
- 239000011593 sulfur Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000011109 contamination Methods 0.000 claims 1
- 239000007790 solid phase Substances 0.000 description 9
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/182—Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/16—Superlattice
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Dif
fundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter und
im besonderen auf ein Verfahren, bei dem n-Störstellen in der fe
sten Phase mit hoher Konzentration und sehr guter Steuerbarkeit
sowie auf einfache Weise eindiffundiert werden.
Bei der Herstellung von Halbleiterlasern oder anderen elektroni
schen Bauelementen ist es erforderlich, n-Störstellen in AIII-BV-
Verbindungshalbleiter einzudiffundieren. Üblicherweise wird Sili
zium als in den AIII-BV-Verbindungshalbleiter einzudiffundierende
Verunreinigung verwendet. Das Eindiffundieren von Silizium in ei
ner großen Menge bzw.hohen Konzentration in Halbleiter bereitet
jedoch in vielen Fällen technische Schwierigkeiten.
Auf dem Gebiet der Herstellung von Halbleiterlasern des AlGaAs-
Typs ist andererseits ein Verfahren zum Eindiffundieren von Stör
stellen in der festen Phase unter Verwendung einer selendotierten
Halbleiterschicht als Diffusionsquelle beim Diffundieren von n-
Störstellen in einen AIII-BV-Verbindungshalbleiter zur Erniedri
gung des Ordnungsgrades der Übergitterschicht bekannt. Fig. 3
zeigt ein Verfahren zur Entordnung (Erniedrigung des Ordnungsgra
des) einer ein Material der AlGaAs-Reihe als AIII-BV-Verbindungs
halbleiter aufweisenden Übergitterstruktur durch Eindiffusion von
Selen, das in der japanischen veröffentlichten Patentanmeldung
11 43 285 beschrieben ist. Wie Fig. 3 zeigt, ist eine erste AlGaAs-
Schicht 4 auf einem GaAs-Substrat 11 angeordnet, und eine
Übergitterschicht 7 aus AlGaAs/GaAs ist auf der AlGaAs-Schicht 4
angeordnet. Eine zweite AlGaAs-Schicht 9 ist auf der
Übergitterschicht 7 angeordnet, und eine selendotierte GaAs-
Schicht 2 ist auf der AlGaAs-Schicht 9 angeordnet. Ein Selen-
Diffusionsgebiet 10 ist in den Schichten 9, 7 und 4 erzeugt, und
das Diffusionsgebiet 8 in der Übergitterschicht 7 wird ein
ungeordnetes Gebiet.
Im folgenden wird der Diffusionsvorgang beschrieben.
Zuerst werden die erste AlGaAs-Schicht 4, das Übergitter 7 aus
AlGa/GaAs und die zweite AlGaAs-Schicht 9 aufeinanderfolgend epi
taxial durch Flüssigphasenepitaxie (LPE) oder metallorganische
Gasphasenabscheidung (MOCVD) auf dem GaAs-Substrat 11 aufgewach
sen, und danach wird eine GaAs-Schicht 2, in die Selen mit einer
Größenordnung von 1018 cm-3 eindotiert wurde, durch ein ähnliches
Verfahren auf die zweite AlGaAs-Schicht 9 kristallin aufgewachsen.
Danach wird die selendotierte GaAs-Schicht 2 durch -Ätzen so gemu
stert bzw. strukturiert, daß Gebiete verbleiben, die die Diffusion
von Störstellen erlauben, wie in Fig. 3(a) gezeigt. Die Probe
wird in diesem Zustand zusammen mit Arsen in ein Quarzrohr einge
führt, und ein Tempervorgang wird ausgeführt. Arsen befindet sich
in der Quarzröhre, um eine Verschlechterung der Materialeigen
schaften infolge von Dissoziation von As aus dem GaAs-Kristall
durch Erzeugen eines As-Drucks um die Probe zu verhindern. Durch
Ausführen des Tempervorgangs für etwa 14 Stunden bei 850°C kann
beispielsweise eine Diffusion von Selen in eine Tiefe von etwa 1
µm aus der selendotierten GaAs-Schicht 2 durchgeführt werden, und
Gebiete 10, in die Selen eindiffundiert ist, werden erzeugt, wie
in Fig. 3(b) gezeigt. Diese Gebiete sind n-Schichten, und die
Übergitterschicht 7 wird durch die Diffusion von Selen in einen
ungeordneten Zustand versetzt bzw. ihr Ordnungsgrad herabgesetzt.
Das herkömmliche Verfahren zur Festphasen-Diffusion von Selen (als
n-Störstellen) in einen AIII-BV-Verbindungshalbleiter verwendet
als Diffusionsquelle eine selendotierte Halbleiterschicht. Bei
diesem Verfahren ist es jedoch erforderlich, daß die als Diffusi
onsquelle dienende Halbleiterschicht epitaxial aufgewachsen ist
und sich in Gitterübereinstimmung mit der Halbleiterschicht direkt
unterhalb dieser Schichte befindet. Weiterhin hängt der Dotie
rungsbetrag des Selens von der Art und den Wachstumsbedingungen
der Halbleiterschicht ab und der Dotierungsbetrag des Selens in
der als Diffusionsquelle dienenden Schicht unterliegt Beschränkun
gen. Dies macht es schwierig, eine Diffusion zu bewerkstelligen
oder es wird unmöglich, das Übergitter zu entordnen, falls die Do
tierungsmenge des Selens unzureichend ist. Beispielsweise ist das
Eindotieren von Selen in Material der InP-Reihe schwierig, und bei
Material der InP-Reihe kann unter Verwendung des oben beschriebe
nen Verfahrens keine Festphasendiffusion von Selen erreicht wer
den.
Als weitere Beispiele herkömmlicher Verfahren zur n-Störstellen
diffusion unter Verwendung von Selen sei auf die japanischen
Patentveröffentlichungen 60-24 580 und 60-3772 verwiesen.
Gemäß diesen Literaturstellen werden als Diffusionsquelle amorphe
Chalcogenid-Schichten, die Se enthalten, verwendet. Dabei gibt es
das Problem der Gitterfehlanpassung nicht. Mit diesen Schichten
ist jedoch das Problem verbunden, daß zur Erzeugung eines Musters
in der Diffusionsquellen-Schicht relativ komplizierte Prozesse er
forderlich sind. Dabei sind Schritte des Anordnens einer Ag-
Schicht auf der Chalcogenid-Schicht, des Diffundierens von Ag in
die Chalcogenid-Schicht in der Musterkonfiguration, des Entfernens
von Teilen des Ag und der Chalcogenid-Schicht zum Erhalten des Mu
sters und des Bedeckens des Musters mit einer wärmebeständigen
Schicht erforderlich.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Dif
fundieren von n-Störstellen in der Festphase in AIII-BV-Verbin
dungshalbleiter bereitzustellen, welches sowohl leicht als auch
mit guter Steuerbarkeit ausgeführt werden kann.
Gemäß der Erfindung wird auf einem AIII-BV-Verbindungshalbleiter
eine amorphe oder polykristalline Selen- oder Schwefelschicht er
zeugt, und ein Tempern wird ausgeführt, um eine Diffusion des Se
lens oder Schwefels in der Schicht in die Halbleiterschicht zu be
wirken. Da als n-Störstellendiffusionsquelle eine amorphe oder po
lykristalline Schicht mit Se oder S als Element der sechsten
Hauptgruppe verwendet wird, kann eine Diffusion von n-Störstellen
in den AIII-BV-Verbindungshalbleiter leicht und mit guter
Steuerbarkeit bis zu einer hohen Konzentration hin erreicht
werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Erläuterung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen
Fig. 1 eine Querschnittdarstellung, die ein Verfahren zum Dif
fundieren von n-Störstellen in der Festphase nach einer
Ausführungform zeigt,
Fig. 2 eine Querschnittsdarstellung, die ein Verfahren zum Ein
diffundieren von n-Störstellen in der Festphase nach
einer weiteren Ausführungsform zeigt,
Fig. 3 eine Querschnittsdarstellung, die ein herkömmliches Ver
fahren zum Eindiffundieren von n-Störstellen zeigt.
Fig. 1 zeigt ein Verfahren zum Eindiffundieren von n-Störstellen
in der Festphase nach einer Ausführungsform der Erfindung. In Fig.
1 bezeichnet Bezugsziffer 1 einen AIII-BV-Verbindungshalbleiter,
wie etwa ein GaAs-Substrat. Eine amorphe oder polykristalline
Selen- oder Schwefelschicht 5 ist auf dem AIII-BV-Verbindungshalb
leitermaterial 1 angeordnet, und eine Schutzschicht 3 ist auf der
gesamten Oberfläche des Wafers ausgebildet.
Im folgenden wird der Diffusionsprozeß bei dieser Ausführungsform
beschrieben.
Zuerst wird auf dem GaAs-Substrat 1 als Störstellediffusionsquelle
eine amorphe oder polykristalline Selen- oder Schwefelschicht 5
von etwa 0,1 µm Dicke erzeugt. Als Verfahren zur Erzeugung der Se
lenschicht 5, die als Diffusionsquelle dient, wird das Substrat 1
auf etwa 200-300°C in einer Reaktionskammer mit einem Vakuum von
2-3 Torr aufgeheizt. In die Reaktionskammer eingeleitetes H2Se-
Gas wird durch eine Hochfrequenz-Glimmentladung von 13,56 MHz zer
setzt, wodurch auf dem Substrat 1 eine amorphe Selenschicht erhal
ten wird. Die auf diese Weise erhaltene Selenschicht 5 wird in
eine gewünschte Konfiguration gemustert, und danach wird die etwa
SiO2 oder SiN aufweisende Schutzschicht 3 auf die gesamte Oberflä
che des Wafers durch chemische Gasphasenabscheidung (im folgenden
als CVD bezeichnet) oder Sputtern abgeschieden. Die so erhaltene
und in Fig. 1(a) dargestellte Probe wird einer Temperaturerhöhung
in einem Bereich von 500-950°C in einer inaktiven Gasatmosphäre,
etwa H2 oder N2, unterworfen und danach wird ein Temperschritt
ausgeführt, um ein n-Störstellendiffusionsgebiet 6, wie in Fig. 1(b)
zu erhalten. Hier hindert die Schutzschicht 3 das Selen in der
Selenschicht 5 daran, während des Temperns in Luft zu dissoziie
ren, wodurch die Diffusionseffektivität verbessert wird, und wei
ter hindert sie etwa das As daran, aus dem Substrat zu dissoziie
ren. Da die Schutzschicht nicht ausreicht, um eine Zersetzung des
Substrates zu verhindern, wenn die Tempertemperatur sehr hoch ist,
wird das Tempern dann unter einem As-Druck ausgeführt. Die Tiefen
steuerung des Diffusionsgebietes kann durch Steuerung der Temper
temperatur und der Temperzeit in hinreichender Weise ausgeführt
werden. Die vorliegende Erfindung unterscheidet sich vom herkömm
lichen Verfahren des Eindiffundierens von Selen in der Festphase
darin, daß als Diffusionsquelle eine amorphe Schicht 5 aus Selen
verwendet wird. Bei diesem Verfahren wirft die amorphe Schicht 5
naturgemäß keine Probleme bezüglich der Gitteranpassung mit der
Halbleiterschicht, in die hinein die Diffusion auszuführen ist,
auf. Weiterhin können n-Störstellen mit hoher Konzentration ein
diffundiert werden, da das Selen die Eigenschaft hat, im Unter
schied zu Silizium leicht in AIII-BV-Verbindungshalbleiter hin
einzudiffundieren. Weiterhin ist es, da bei dieser Ausführungsform
als Diffusionsquelle einfach amorphes oder polykristallines Selen
verwendet wird, relativ einfach, ein gewünschtes Muster zu erzeu
gen.
Bei der beschriebenen Ausführungsform ist der Leitungstyp des Sub
strates nicht besonders festgelegt; es kann ebenso ein n-Gebiet in
einem p-Substrat wie ein n⁺-Diffusionsgebiet (Diffusionsgebiet mit
hoher n-Konzentration) in einem n-Substrat erzeugt werden.
Fig. 2 zeigt eine Querschnittsdarstellung von Prozeßschritten bei
einer zweiten Ausführungsform der Erfindung, die sich auf die Ent
ordnung einer Übergitterschicht, die einen AIII-BV-Verbindungs
halbleiter aufweist, bezieht. In Fig. 2 bezeichnet Bezugsziffer 11
ein GaAs-Substrat. Eine Übergitterschicht 7, die AlGaAs/GaAs auf
weist, ist auf dem Substrat 11 angeordnet. Auf der Übergitter
schicht 7 ist eine amorphe oder polykristalline Selenschicht 5 an
geordnet, und eine Schutzschicht 3 ist so angeordnet, daß sie die
gesamte Oberfläche des Wafers bedeckt.
Wenn das Übergitter 7 partiell in einen ungeordneten oder weniger
geordneten Zustand versetzt wird, wird eine amorphe Selenschicht 5
o. ä. durch einen Abscheidungsschritt oder Aufsputtern auf dem
Übergitter erzeugt, in der amorphen Selenschicht 5 durch
Fotolithographie und Ätzen eine Öffnung erzeugt und eine
Schutzschcht 3 auf die gesamte Oberfläche abgeschieden, wie in
Fig. 2(a) gezeigt. Durch Tempern dieser Probe unter den oben
unter Bezugnahme auf die Ausführungsform nach Fig. 1 beschriebenen
Bedingungen wird eine Diffusion von Selen nur direkt unterhalb der
amorphen Selenschicht 5 durchgeführt, wodurch Selen-
Diffusionsgebiete 6 erzeugt werden. Hier werden diejenigen Gebiete
8 in der Übergitterschicht 7, wo Selen eindiffundiert wird, in den
ungeordneten bzw. einen weniger geordneten Zustand versetzt. Diese
Entordnungs-Technik kann bei der Herstellung sämtlicher optischer
und elektronischer Bauelemente bezw. Geräte, die Übergitter
anwenden, verwendet werden.
Obgleich bei der dargestellten Ausführungsform Selen als Diffu
sionsquelle verwendet wird, kann auch Schwefel, welches ebenfalls
ein Element der 6. Hauptgruppe ist, verwendet werden.
Bei der beschriebenen Ausführungsform wurde der Fall vorausge
setzt, daß n-Störstellen - wie beschrieben - in GaAs diffundiert
werden, die Erfindung kann aber auch auf AIII-BV-Verbindungshalb
leiter wie InAs, AlAs, InP, GaP, AlP, GaSb, InSb, AlSb sowie alle
ternären, quaternären und quinären Verbindungsmischkristalle, die
diese Elemente aufweisen, angewendet werden.
Wie sich aus der vorangehenden Beschreibung ergibt, wird gemäß der
vorliegenden Erfindung amorphes oder polykristiallines Selen oder
amorpher oder polykristalliner Schwefel, die Elemente der 6.
Hauptgruppe sind, als Quelle zum Eindiffundieren von n-Störstellen
in der Festphase in AIII-BV-Verbindungshalbleiter verwendet. Damit
kann die Diffusion von n-Störstellen mit sehr guter Steuerbarkeit
und bis zu hoher Konzentration ausgeführt werden.
Claims (8)
1. Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Ver
bindungshalbleiter mit den Schritten:
Erzeugen einer amorphen oder polykristallinen Selenschicht (5) oder Schwefelschicht (5) auf einem AIII-BV-Verbindungshalbleiter (1) und
Eindiffundieren von Selen oder Schwefel als n-Verunreinigung aus der amorphen oder polykristallinen Schicht (5) in den AIII-BV-Ver bindungshalbleiter durch Tempern.
Erzeugen einer amorphen oder polykristallinen Selenschicht (5) oder Schwefelschicht (5) auf einem AIII-BV-Verbindungshalbleiter (1) und
Eindiffundieren von Selen oder Schwefel als n-Verunreinigung aus der amorphen oder polykristallinen Schicht (5) in den AIII-BV-Ver bindungshalbleiter durch Tempern.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
AIII-BV-Verbindungshalbleiter GaAs ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
die Selenschicht (5) oder Schwefelschicht (5) eine Dicke von 0,1
µm aufweist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
die amorphe oder polykristalline Selenschicht oder Schwefelschicht
(5) durch eine Hochfrequenz-Glimmentladung in einem ein GaAs-Sub
strat enthaltenden Reaktionsgefäß, in das Materialgas eingeleitet
wird, erzeugt wird.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekenn
zeichnet, daß die Selenschicht oder Schwefelschicht (5) in eine
gewünschte Konfiguration gemustert und auf der gesamten Oberfläche
eines Wafers eine SiO2 oder SiN aufweisende Schutzschicht (3)
durch CVD oder Sputtern erzeugt wird.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekenn
zeichnet, daß der AIII-BV-Verbindungshalbleiter in einer inaktiven
Gasatmosphäre auf eine Temperatur im Bereich von 500-950°C auf
geheizt und ein Tempern ausgeführt wird, um die n-Störstellen bzw.
n-Verunreinigung in den AIII-BV-Verbindungshalbleiter einzudiffun
dieren.
7. Verfahren nach einem der Ansprüche 1-6, angewendet auf die
Aufhebung des Ordnungszustandes oder Erniedrigung des Ordnungsgra
des einer einen AIII-BV-Verbindungshalbleiter aufweisenden
Übergitterschicht (7).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die
Übergitterschicht AlGaAs/GaAs aufweist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335830A JPH04199507A (ja) | 1990-11-28 | 1990-11-28 | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4139159A1 true DE4139159A1 (de) | 1992-06-04 |
| DE4139159C2 DE4139159C2 (de) | 1996-05-02 |
Family
ID=18292883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4139159A Expired - Fee Related DE4139159C2 (de) | 1990-11-28 | 1991-11-28 | Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5182229A (de) |
| JP (1) | JPH04199507A (de) |
| DE (1) | DE4139159C2 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5653801A (en) * | 1995-04-06 | 1997-08-05 | University Of Maryland Baltimore County | Method for reducing contamination in semiconductor by selenium doping |
| JP4087028B2 (ja) * | 1999-06-14 | 2008-05-14 | シャープ株式会社 | 外部回路実装方法および熱圧着装置 |
| JP2007005663A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2449688B2 (de) * | 1974-10-18 | 1979-10-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper |
| GB2130793A (en) * | 1982-11-22 | 1984-06-06 | Gen Electric Co Plc | Forming a doped region in a semiconductor body |
| JPS603772B2 (ja) * | 1979-08-13 | 1985-01-30 | 日本電信電話株式会社 | 半導体装置の製法 |
| JPS6024580B2 (ja) * | 1980-03-10 | 1985-06-13 | 日本電信電話株式会社 | 半導体装置の製法 |
| DE3030660C2 (de) * | 1979-08-13 | 1985-10-03 | Nippon Telegraph & Telephone Public Corp., Tokio/Tokyo | Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat |
| JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4344980A (en) * | 1981-03-25 | 1982-08-17 | The United States Of America As Represented By The Secretary Of The Navy | Superior ohmic contacts to III-V semiconductor by virtue of double donor impurity |
| US4830983A (en) * | 1987-11-05 | 1989-05-16 | Xerox Corporation | Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof |
| US5013684A (en) * | 1989-03-24 | 1991-05-07 | Xerox Corporation | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth |
| US5051786A (en) * | 1989-10-24 | 1991-09-24 | Mcnc | Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof |
-
1990
- 1990-11-28 JP JP2335830A patent/JPH04199507A/ja active Pending
-
1991
- 1991-11-27 US US07/798,740 patent/US5182229A/en not_active Expired - Fee Related
- 1991-11-28 DE DE4139159A patent/DE4139159C2/de not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2449688B2 (de) * | 1974-10-18 | 1979-10-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper |
| JPS603772B2 (ja) * | 1979-08-13 | 1985-01-30 | 日本電信電話株式会社 | 半導体装置の製法 |
| DE3030660C2 (de) * | 1979-08-13 | 1985-10-03 | Nippon Telegraph & Telephone Public Corp., Tokio/Tokyo | Verfahren zur selektiven Diffusion eines Dotierstoffes in ein Halbleitersubstrat |
| JPS6024580B2 (ja) * | 1980-03-10 | 1985-06-13 | 日本電信電話株式会社 | 半導体装置の製法 |
| GB2130793A (en) * | 1982-11-22 | 1984-06-06 | Gen Electric Co Plc | Forming a doped region in a semiconductor body |
| JPH01143285A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体超格子の無秩序化方法及び半導体レーザ装置 |
| EP0319207A2 (de) * | 1987-11-28 | 1989-06-07 | Mitsubishi Denki Kabushiki Kaisha | Verfahren, um eine Halbleitervorrichtung mit einem ungeordneten Übergitter herzustellen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04199507A (ja) | 1992-07-20 |
| US5182229A (en) | 1993-01-26 |
| DE4139159C2 (de) | 1996-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
| DE60223662T2 (de) | Abscheidungsverfahren auf mischsubstraten mittels trisilan | |
| DE69225520T2 (de) | Gegenstand, beinhaltend eine in Gitterschichten fehlangepasste Halbleiter-Heterostruktur | |
| DE112010000953B4 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| DE4138121C2 (de) | Verfahren zur Herstellung einer Solarzelle | |
| DE2818261C2 (de) | Verfahren zur Herstellung von Galliumarsenid-Solarzellen | |
| DE69517629T2 (de) | Verfahren zur selektiven Herstellung von Halbleitergebieten | |
| DE2030805A1 (de) | Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten | |
| DE4009837A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE3752126T2 (de) | Photoelektrischer Wandler | |
| DE69012520T2 (de) | Halbleiterheterostruktur und Verfahren zu ihrer Herstellung. | |
| DE3788481T2 (de) | Photoelektrischer Umformer. | |
| DE69218022T2 (de) | Lichtemittierende Vorrichtung unter Verwendung von polykristallinem Halbleitermaterial und Herstellungsverfahren dafür | |
| DE3634140C2 (de) | ||
| DE2211709C3 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
| DE68913254T2 (de) | Gegenstand aus Kristall und Verfahren zu seiner Herstellung. | |
| DE1901819A1 (de) | Polykristalline Halbleiteranordnung | |
| DE3300716C2 (de) | ||
| DE2154386C3 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
| DE4139159C2 (de) | Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter | |
| DE68912638T2 (de) | Verfahren zur Herstellung einer Kristallschicht auf einem Substrat. | |
| DE4112045A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung | |
| DE69425787T2 (de) | Verfahren zur Herstellung epitaktischen Halbleitermaterials | |
| DE4193392C2 (de) | Verfahren zur Herstellung einer Solarzelle mittels eines Epitaxialwachstumsverfahrens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8339 | Ceased/non-payment of the annual fee |