JPH07240370A - Iii−v族化合物薄膜の製造方法 - Google Patents
Iii−v族化合物薄膜の製造方法Info
- Publication number
- JPH07240370A JPH07240370A JP3011094A JP3011094A JPH07240370A JP H07240370 A JPH07240370 A JP H07240370A JP 3011094 A JP3011094 A JP 3011094A JP 3011094 A JP3011094 A JP 3011094A JP H07240370 A JPH07240370 A JP H07240370A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- iii
- compound
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
薄膜の結晶性を向上させる。 【構成】 Si基板201の温度を400℃として、G
aAsを10nm成長させ、その後、基板温度を580℃
として、GaAs膜202を100nm成長させる。次
に、Si膜203を1nm成長させ、950℃の熱処理を
行う。この熱処理の際、Si膜は、GaAs膜の原子の
蒸発を防ぎ、GaAs膜の結晶性は改善される。次に、
基板温度を580℃としてGaAs膜204を再成長さ
せる。このときSi膜は、1nmと薄く、転位を発生させ
る臨界膜厚以下なので、再成長させたGaAs膜には転
位は発生せせず、結晶性の良好なGaAs膜が得られ
る。
Description
膜の製造方法に関し、特に、IV族単体結晶基板を用いた
III −V族化合物薄膜の製造方法に関する。
やGeなどのIV族単体結晶基板上にGaAsやInP等
のIII −V族化合物等をエピタキシャル成長することが
試みられている。これは、III −V族化合物とIV族単体
との異種接合によって、双方の利点を活かしながら互い
に欠点を補い合うことを目指している。しかしながら、
現在までのところ、この様な異種接合を利用した光電子
集積回路の実現には至っていない。これは、III −V族
化合物とIV族単体との間に、格子定数の大きな不整合や
熱膨張係数の違いがあり、加えてIII −V族化合物を構
成している原子とIV族単体原子との接合部での極性の違
いに起因した荷電不整合等が存在するために、III −V
族化合物薄膜の結晶性が著しく劣化してしまうからであ
る。
薄膜を形成する場合、界面からの転位等の欠陥の発生を
抑えるために、IV族単体基板とIII −V族化合物薄膜と
の間にバッファ層を挟み込むことが試みられている。例
えば、Si基板上にGaAs薄膜をエピタキシャル成長
させる場合、GaAs薄膜を成長させる初期段階におい
て、GaAs薄膜を低温で成長させたり、膜厚10nm程
度の層状GaSe薄膜をバッファ層として挟んだりして
いる。また、異なるIII −V族化合物薄膜を交互に積層
した所謂超格子バッファ層(例えば、Inx Ga1-x A
s/GaAs、AlGaAs/GaAs等を10層づつ
交互に積層し厚さ50nmとしたもの)を挟み込むことも
行われている。
ロックしたりするために、GaAs薄膜の成長途中で超
格子バッファ層や、硬いSi層を挟み込んで、その後の
GaAs薄膜の結晶性を向上させることが試みられてい
る。
タキシャル成長させたあとに、800℃から900℃の
高温で熱処理を行い、結晶性を向上させることも行われ
ている。
て、即ち、GaAs薄膜の成長の初期または途中で超格
子バッファ層を挟み込み、成長後に熱処理を施して、結
晶性を改善することが行われている。
の方法を用いても、GaAs薄膜中の転位濃度が106
〜107 cm-2と非常に高いという問題点がある。
した基板を成長装置から取り出し、薄膜表面を空気に晒
すことになるので、光電子集積回路等に必要不可欠な発
光素子、電子素子の重要部分である接合部の界面が汚染
されるという問題点がある。なお、成長装置内で熱処理
工程を行うことも考えられるが、この場合、700℃以
上の熱処理では、GaAsからAs原子が抜けるために
多数の欠陥が発生するという問題点がある。
に、900℃以上の熱処理を行うと、異種材料のIII −
V族化合物間で互いの元素が拡散して超格子構造が壊れ
てしまうという問題点がある。
なIII −V族化合物薄膜を形成する方法を提供すること
を目的とする。
基板上にIII −V族化合物の薄膜を結晶成長させるIII
−V族化合物薄膜の製造方法において、前記III −V族
化合物をエピタキシャル成長させる第1の工程と、前記
III −V族化合物よりも高融点で硬い材料の薄膜を成長
させる第2の工程と、高温での熱処理を行う第3の工程
と、前記III −V族化合物を再びエピタキシャル成長さ
せる第4の工程とを含むことを特徴とするIII −V族化
合物薄膜の製造方法が得られる。
する。まず、図1を参照して、本発明の一実施例で使用
した気相成長装置(分子線エピタキシー(MBE)装
置)について説明する。この気相成長装置は、基板を導
入するための基板準備室11と、成長を行うための主M
BE装置本体12とを有し、これらは、ゲートバルブ1
3を介して互いに接続されている。
ダー受け14と、基板を搬送するためのトランスファロ
ッド15が設けられている。また、基板準備室11に
は、ターボ分子ポンプ16が接続されている。
ったクヌードセン型セル17、Asの入ったクヌードセ
ン型セル18、及びSiの入ったクヌードセン型セル1
9と、ヒータ付き基板ホルダー受け20と、主MBE装
置本体12内部を冷却するための液体窒素配管21とが
設けられている。また、主MBE装置本体12には、イ
オンポンプ22が接続されている。
As薄膜をエピタキシャル成長させる例について図2を
も参照して説明する。なお、主MBE装置本体12内部
は、予め10-10 Torr台にまで真空排気されているもの
とする。
水素酸で5分間エッチングし、表面に形成された酸化膜
や汚染層を除去する。次に、このSi基板201を基板
ホルダー23にセットし、基板ホルダー23を基板準備
室11のヒータ付き基板ホルダー受け14に装填する。
そして、基板準備室11内をターボ分子ポンプ16を用
いて10-8Torr台にまで真空排気したあと、ヒータ付き
基板ホルダー受け14のヒータにより基板を400℃で
30分間予備加熱する。この加熱により、基板ホルダー
23及びSi基板201に付着した水分等は除去され
る。
ファロッド15を用いて基板ホルダー23を基板準備室
11から主MBE装置本体12へと搬送し、ヒータ付き
基板ホルダー受け20にセットする。ヒータ付き基板ホ
ルダー受け20のヒータを用いて、Si基板201を徐
々に1100℃まで加熱し、20分間維持する。この熱
処理により、Si基板201に付着した汚染物は完全に
除去され、清浄な表面が得られる。その後、Si基板2
01の温度を400℃にまで降下させ、GaAsのエピ
タキシャル成長を行う。
たり、予め、例えば、上記熱処理中に、Gaのクヌード
セン型セル17を1000℃、Asのクヌードセン型セ
ル18を278℃、Siのクヌードセン型セルを140
0℃に設定して、各分子線の照射準備をしておく。この
条件下で、Ga及びSiの分子線強度は1×10-7Tor
r、Asの分子線強度は1×10-5Torrとなり、GaA
s及びSiの成長速度は、1μm/時となる。
てから、Asのクヌードセン型セル18のシャッターを
開き、Si基板201の表面にAs分子線を照射する。
その後、Gaのクヌードセン型セル17を開け、GaA
sのエピタキシャル成長を開始する。Gaのクヌードセ
ン型セル17のシャッターは36秒間開き、その後閉じ
る。これにより、GaAsは10nm成長する。次に、基
板温度を580℃に上げ、再びGaのクヌードセン型セ
ル17のシャッターを開けて、GaAsの成長を再開す
る。GaAsを6分間、即ち、100nm成長させたとこ
ろで、Gaのクヌードセン型セル17とAsのクヌード
セン型セル18のシャッターを同時に閉じる。こうし
て、Si基板201上にGaAs薄膜202が形成され
る。
シャッターを開ける。3秒後にシャッターを閉じること
により、膜厚1nmのSi薄膜203がGaAs薄膜20
2上に形成される。ここで、Si膜の膜厚を1nmとした
のは、Matthew らによってジャーナル・オブ・クリスタ
ルグロース 1974年、118巻、27号、P.11
8に報告された転位を発生しないSiの臨界膜厚に基づ
く。
上に、例えば、950℃に上げる。1分間の熱処理後、
再び基板温度を580℃にまで下げる。このとき、Si
薄膜203は、高温熱処理に置けるキャップ材として働
き、GaAs薄膜202からの原子の再蒸発が防止さ
れ、GaAs薄膜202の結晶性改善を有効に行うこと
ができる。
Gaのクヌードセン型セル17のシャッターを順番に開
き、GaAsの再成長を行う。本実施例では、GaAs
の成長を54分間行い、900nmの再成長GaAs薄膜
204を形成した。そして、Gaのクヌードセン型セル
を閉じてGaAsの成長を終了する。この後、Si基板
201の温度を下げ、400℃以下になった時点でAs
のクヌードセン型セルのシャッターを閉じる。
約1μm)の、X線二結晶法により求めた(400)G
aAs反射のロッキング曲線の半値幅は200秒で、転
位密度は105 cm-2であった。
としてGaAsを用いる場合について説明したが、本発
明は他のIII −V族化合物に対しても適用できる。この
場合のSi膜の膜厚は、上記Matthew らの報告に基づい
て格子不整合性(GaAsとSiの場合は4%)から求
めることができる。
よりも硬くて高融点の材料としてSiを用いたが、T
i、Mo、W、Ni、Cr、及びFeなども使用するこ
とができる。
ピタキシャル成長の途中で、III −V族化合物よりも硬
くて高融点の材料の薄膜を形成するようにしたことで、
成長させたIII −V族化合物薄膜を大気に晒すこと無く
900℃以上の高温熱処理を行うことができる。
点の材料の薄膜の膜厚を、転位を発生しない臨界膜厚以
下とすることにより、高熱処理によって結晶性を改善し
たIII −V族化合物上に、III −V族化合物の再成長を
行っても転位が発生することがなく、結晶性の良好な再
成長III −V族化合物薄膜を得ることができる。
概略図である。
族化合物薄膜の膜構造図である。
Claims (5)
- 【請求項1】 単結晶基板上にIII −V族化合物の薄膜
を結晶成長させるIII −V族化合物薄膜の製造方法にお
いて、前記III −V族化合物をエピタキシャル成長させ
る第1の工程と、前記III −V族化合物よりも高融点で
硬い材料の薄膜を成長させる第2の工程と、高温での熱
処理を行う第3の工程と、前記III −V族化合物を再び
エピタキシャル成長させる第4の工程とを含むことを特
徴とするIII −V族化合物薄膜の製造方法。 - 【請求項2】 前記III −V族化合物よりも高融点で硬
い材料の薄膜の膜厚が、所定の膜厚以下であることを特
徴とする請求項1記載のIII −V族化合物薄膜の製造方
法。 - 【請求項3】 前記III −V族化合物よりも高融点で硬
い材料の薄膜がSi薄膜であることを特徴とする請求項
1または2記載のIII −V族化合物薄膜の製造方法。 - 【請求項4】 前記単結晶基板がSi基板であって、前
記III −V族化合物がGaAsであることを特徴とする
請求項1、2、または3記載のIII −V族化合物薄膜の
製造方法。 - 【請求項5】 前記第3の工程が、900℃以上の高温
熱処理工程であることを特徴とする請求項1記載のIII
−V族化合物薄膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03011094A JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Iii−v族化合物薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03011094A JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Iii−v族化合物薄膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07240370A true JPH07240370A (ja) | 1995-09-12 |
JP3364696B2 JP3364696B2 (ja) | 2003-01-08 |
Family
ID=12294645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03011094A Expired - Fee Related JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Iii−v族化合物薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3364696B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
WO2017016527A3 (zh) * | 2015-07-30 | 2017-06-22 | 华南理工大学 | 一种生长在Si衬底上的GaAs薄膜及其制备方法 |
-
1994
- 1994-02-28 JP JP03011094A patent/JP3364696B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
WO2017016527A3 (zh) * | 2015-07-30 | 2017-06-22 | 华南理工大学 | 一种生长在Si衬底上的GaAs薄膜及其制备方法 |
US10541133B2 (en) | 2015-07-30 | 2020-01-21 | South China University Of Technology | GaAs thin film grown on Si substrate, and preparation method for GaAs thin film grown on Si substrate |
Also Published As
Publication number | Publication date |
---|---|
JP3364696B2 (ja) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0484418A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
JP2570646B2 (ja) | Siベ−ス半導体結晶基板及びその製造方法 | |
JP3364696B2 (ja) | Iii−v族化合物薄膜の製造方法 | |
JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
JPH0645249A (ja) | GaAs層の成長方法 | |
JP2811535B2 (ja) | Iii−v族化合物薄膜の製造方法 | |
JPH0488627A (ja) | エピタキシャル層の成長法 | |
US7060131B2 (en) | Epitaxy with compliant layers of group-V species | |
JP2522428B2 (ja) | GaAs基板上にInP層を結晶成長させる方法 | |
JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JPS63137412A (ja) | 半導体用基板の製造方法 | |
JP2870061B2 (ja) | 超格子構造素子 | |
JPH0360173B2 (ja) | ||
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
JPH08162409A (ja) | 異種基板上への半導体層の成長方法 | |
JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
JPS63155608A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
JPH04199812A (ja) | 半導体結晶成長方法 | |
JPH05243149A (ja) | GaAsの分子線エピタキシャル成長方法 | |
JPS59228713A (ja) | 半導体装置の製造方法 | |
JPH01200613A (ja) | ヘテロエピタキシャル膜 | |
JPH04370920A (ja) | 化合物半導体のエピタキシャル成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |