JPH07240370A - Ｉｉｉ−ｖ族化合物薄膜の製造方法 - Google Patents
Ｉｉｉ−ｖ族化合物薄膜の製造方法Info
- Publication number
- JPH07240370A JPH07240370A JP3011094A JP3011094A JPH07240370A JP H07240370 A JPH07240370 A JP H07240370A JP 3011094 A JP3011094 A JP 3011094A JP 3011094 A JP3011094 A JP 3011094A JP H07240370 A JPH07240370 A JP H07240370A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- iii
- compound
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 単結晶基板上に形成されるIII −Ｖ族化合物
薄膜の結晶性を向上させる。 【構成】 Ｓｉ基板２０１の温度を４００℃として、Ｇ
ａＡｓを１０nm成長させ、その後、基板温度を５８０℃
として、ＧａＡｓ膜２０２を１００nm成長させる。次
に、Ｓｉ膜２０３を１nm成長させ、９５０℃の熱処理を
行う。この熱処理の際、Ｓｉ膜は、ＧａＡｓ膜の原子の
蒸発を防ぎ、ＧａＡｓ膜の結晶性は改善される。次に、
基板温度を５８０℃としてＧａＡｓ膜２０４を再成長さ
せる。このときＳｉ膜は、１nmと薄く、転位を発生させ
る臨界膜厚以下なので、再成長させたＧａＡｓ膜には転
位は発生せせず、結晶性の良好なＧａＡｓ膜が得られ
る。
薄膜の結晶性を向上させる。 【構成】 Ｓｉ基板２０１の温度を４００℃として、Ｇ
ａＡｓを１０nm成長させ、その後、基板温度を５８０℃
として、ＧａＡｓ膜２０２を１００nm成長させる。次
に、Ｓｉ膜２０３を１nm成長させ、９５０℃の熱処理を
行う。この熱処理の際、Ｓｉ膜は、ＧａＡｓ膜の原子の
蒸発を防ぎ、ＧａＡｓ膜の結晶性は改善される。次に、
基板温度を５８０℃としてＧａＡｓ膜２０４を再成長さ
せる。このときＳｉ膜は、１nmと薄く、転位を発生させ
る臨界膜厚以下なので、再成長させたＧａＡｓ膜には転
位は発生せせず、結晶性の良好なＧａＡｓ膜が得られ
る。
Description
【０００１】
【産業上の利用分野】本願発明は、III −Ｖ族化合物薄
膜の製造方法に関し、特に、IV族単体結晶基板を用いた
III −Ｖ族化合物薄膜の製造方法に関する。
膜の製造方法に関し、特に、IV族単体結晶基板を用いた
III −Ｖ族化合物薄膜の製造方法に関する。
【０００２】
【従来の技術】光電子集積回路を作製するために、Ｓｉ
やＧｅなどのIV族単体結晶基板上にＧａＡｓやＩｎＰ等
のIII −Ｖ族化合物等をエピタキシャル成長することが
試みられている。これは、III −Ｖ族化合物とIV族単体
との異種接合によって、双方の利点を活かしながら互い
に欠点を補い合うことを目指している。しかしながら、
現在までのところ、この様な異種接合を利用した光電子
集積回路の実現には至っていない。これは、III −Ｖ族
化合物とIV族単体との間に、格子定数の大きな不整合や
熱膨張係数の違いがあり、加えてIII −Ｖ族化合物を構
成している原子とIV族単体原子との接合部での極性の違
いに起因した荷電不整合等が存在するために、III −Ｖ
族化合物薄膜の結晶性が著しく劣化してしまうからであ
る。
やＧｅなどのIV族単体結晶基板上にＧａＡｓやＩｎＰ等
のIII −Ｖ族化合物等をエピタキシャル成長することが
試みられている。これは、III −Ｖ族化合物とIV族単体
との異種接合によって、双方の利点を活かしながら互い
に欠点を補い合うことを目指している。しかしながら、
現在までのところ、この様な異種接合を利用した光電子
集積回路の実現には至っていない。これは、III −Ｖ族
化合物とIV族単体との間に、格子定数の大きな不整合や
熱膨張係数の違いがあり、加えてIII −Ｖ族化合物を構
成している原子とIV族単体原子との接合部での極性の違
いに起因した荷電不整合等が存在するために、III −Ｖ
族化合物薄膜の結晶性が著しく劣化してしまうからであ
る。
【０００３】従来、IV族単体基板上にIII −Ｖ族化合物
薄膜を形成する場合、界面からの転位等の欠陥の発生を
抑えるために、IV族単体基板とIII −Ｖ族化合物薄膜と
の間にバッファ層を挟み込むことが試みられている。例
えば、Ｓｉ基板上にＧａＡｓ薄膜をエピタキシャル成長
させる場合、ＧａＡｓ薄膜を成長させる初期段階におい
て、ＧａＡｓ薄膜を低温で成長させたり、膜厚１０nm程
度の層状ＧａＳｅ薄膜をバッファ層として挟んだりして
いる。また、異なるIII −Ｖ族化合物薄膜を交互に積層
した所謂超格子バッファ層（例えば、Ｉｎx Ｇａ1-x Ａ
ｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＧａＡｓ等を１０層づつ
交互に積層し厚さ５０nmとしたもの）を挟み込むことも
行われている。
薄膜を形成する場合、界面からの転位等の欠陥の発生を
抑えるために、IV族単体基板とIII −Ｖ族化合物薄膜と
の間にバッファ層を挟み込むことが試みられている。例
えば、Ｓｉ基板上にＧａＡｓ薄膜をエピタキシャル成長
させる場合、ＧａＡｓ薄膜を成長させる初期段階におい
て、ＧａＡｓ薄膜を低温で成長させたり、膜厚１０nm程
度の層状ＧａＳｅ薄膜をバッファ層として挟んだりして
いる。また、異なるIII −Ｖ族化合物薄膜を交互に積層
した所謂超格子バッファ層（例えば、Ｉｎx Ｇａ1-x Ａ
ｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＧａＡｓ等を１０層づつ
交互に積層し厚さ５０nmとしたもの）を挟み込むことも
行われている。
【０００４】また、界面で発生した転位を曲げたり、ブ
ロックしたりするために、ＧａＡｓ薄膜の成長途中で超
格子バッファ層や、硬いＳｉ層を挟み込んで、その後の
ＧａＡｓ薄膜の結晶性を向上させることが試みられてい
る。
ロックしたりするために、ＧａＡｓ薄膜の成長途中で超
格子バッファ層や、硬いＳｉ層を挟み込んで、その後の
ＧａＡｓ薄膜の結晶性を向上させることが試みられてい
る。
【０００５】さらに、Ｓｉ基板上にＧａＡｓ薄膜をエピ
タキシャル成長させたあとに、８００℃から９００℃の
高温で熱処理を行い、結晶性を向上させることも行われ
ている。
タキシャル成長させたあとに、８００℃から９００℃の
高温で熱処理を行い、結晶性を向上させることも行われ
ている。
【０００６】一般的には、上述した方法を組み合わせ
て、即ち、ＧａＡｓ薄膜の成長の初期または途中で超格
子バッファ層を挟み込み、成長後に熱処理を施して、結
晶性を改善することが行われている。
て、即ち、ＧａＡｓ薄膜の成長の初期または途中で超格
子バッファ層を挟み込み、成長後に熱処理を施して、結
晶性を改善することが行われている。
【０００７】
【発明が解決しようとする課題】しかしながら、いずれ
の方法を用いても、ＧａＡｓ薄膜中の転位濃度が１０6
〜１０7 cm-2と非常に高いという問題点がある。
の方法を用いても、ＧａＡｓ薄膜中の転位濃度が１０6
〜１０7 cm-2と非常に高いという問題点がある。
【０００８】また、熱処理工程については、薄膜を形成
した基板を成長装置から取り出し、薄膜表面を空気に晒
すことになるので、光電子集積回路等に必要不可欠な発
光素子、電子素子の重要部分である接合部の界面が汚染
されるという問題点がある。なお、成長装置内で熱処理
工程を行うことも考えられるが、この場合、７００℃以
上の熱処理では、ＧａＡｓからＡｓ原子が抜けるために
多数の欠陥が発生するという問題点がある。
した基板を成長装置から取り出し、薄膜表面を空気に晒
すことになるので、光電子集積回路等に必要不可欠な発
光素子、電子素子の重要部分である接合部の界面が汚染
されるという問題点がある。なお、成長装置内で熱処理
工程を行うことも考えられるが、この場合、７００℃以
上の熱処理では、ＧａＡｓからＡｓ原子が抜けるために
多数の欠陥が発生するという問題点がある。
【０００９】さらに、超格子バッファ層を用いた場合
に、９００℃以上の熱処理を行うと、異種材料のIII −
Ｖ族化合物間で互いの元素が拡散して超格子構造が壊れ
てしまうという問題点がある。
に、９００℃以上の熱処理を行うと、異種材料のIII −
Ｖ族化合物間で互いの元素が拡散して超格子構造が壊れ
てしまうという問題点がある。
【００１０】本発明は、IV族単体基板上に結晶性の良好
なIII −Ｖ族化合物薄膜を形成する方法を提供すること
を目的とする。
なIII −Ｖ族化合物薄膜を形成する方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、単結晶
基板上にIII −Ｖ族化合物の薄膜を結晶成長させるIII
−Ｖ族化合物薄膜の製造方法において、前記III −Ｖ族
化合物をエピタキシャル成長させる第１の工程と、前記
III −Ｖ族化合物よりも高融点で硬い材料の薄膜を成長
させる第２の工程と、高温での熱処理を行う第３の工程
と、前記III −Ｖ族化合物を再びエピタキシャル成長さ
せる第４の工程とを含むことを特徴とするIII −Ｖ族化
合物薄膜の製造方法が得られる。
基板上にIII −Ｖ族化合物の薄膜を結晶成長させるIII
−Ｖ族化合物薄膜の製造方法において、前記III −Ｖ族
化合物をエピタキシャル成長させる第１の工程と、前記
III −Ｖ族化合物よりも高融点で硬い材料の薄膜を成長
させる第２の工程と、高温での熱処理を行う第３の工程
と、前記III −Ｖ族化合物を再びエピタキシャル成長さ
せる第４の工程とを含むことを特徴とするIII −Ｖ族化
合物薄膜の製造方法が得られる。
【００１２】
【実施例】以下に図面を参照して本発明の実施例を説明
する。まず、図１を参照して、本発明の一実施例で使用
した気相成長装置（分子線エピタキシー（ＭＢＥ）装
置）について説明する。この気相成長装置は、基板を導
入するための基板準備室１１と、成長を行うための主Ｍ
ＢＥ装置本体１２とを有し、これらは、ゲートバルブ１
３を介して互いに接続されている。
する。まず、図１を参照して、本発明の一実施例で使用
した気相成長装置（分子線エピタキシー（ＭＢＥ）装
置）について説明する。この気相成長装置は、基板を導
入するための基板準備室１１と、成長を行うための主Ｍ
ＢＥ装置本体１２とを有し、これらは、ゲートバルブ１
３を介して互いに接続されている。
【００１３】基板準備室１１には、ヒータ付き基板ホル
ダー受け１４と、基板を搬送するためのトランスファロ
ッド１５が設けられている。また、基板準備室１１に
は、ターボ分子ポンプ１６が接続されている。
ダー受け１４と、基板を搬送するためのトランスファロ
ッド１５が設けられている。また、基板準備室１１に
は、ターボ分子ポンプ１６が接続されている。
【００１４】主ＭＢＥ装置本体１２には、Ｇａ原料の入
ったクヌードセン型セル１７、Ａｓの入ったクヌードセ
ン型セル１８、及びＳｉの入ったクヌードセン型セル１
９と、ヒータ付き基板ホルダー受け２０と、主ＭＢＥ装
置本体１２内部を冷却するための液体窒素配管２１とが
設けられている。また、主ＭＢＥ装置本体１２には、イ
オンポンプ２２が接続されている。
ったクヌードセン型セル１７、Ａｓの入ったクヌードセ
ン型セル１８、及びＳｉの入ったクヌードセン型セル１
９と、ヒータ付き基板ホルダー受け２０と、主ＭＢＥ装
置本体１２内部を冷却するための液体窒素配管２１とが
設けられている。また、主ＭＢＥ装置本体１２には、イ
オンポンプ２２が接続されている。
【００１５】次に、上記装置を用いてＳｉ基板上にＧａ
Ａｓ薄膜をエピタキシャル成長させる例について図２を
も参照して説明する。なお、主ＭＢＥ装置本体１２内部
は、予め１０-10 Torr台にまで真空排気されているもの
とする。
Ａｓ薄膜をエピタキシャル成長させる例について図２を
も参照して説明する。なお、主ＭＢＥ装置本体１２内部
は、予め１０-10 Torr台にまで真空排気されているもの
とする。
【００１６】まず、Ｓｉ基板２０１の表面を３０％弗化
水素酸で５分間エッチングし、表面に形成された酸化膜
や汚染層を除去する。次に、このＳｉ基板２０１を基板
ホルダー２３にセットし、基板ホルダー２３を基板準備
室１１のヒータ付き基板ホルダー受け１４に装填する。
そして、基板準備室１１内をターボ分子ポンプ１６を用
いて１０-8Torr台にまで真空排気したあと、ヒータ付き
基板ホルダー受け１４のヒータにより基板を４００℃で
３０分間予備加熱する。この加熱により、基板ホルダー
２３及びＳｉ基板２０１に付着した水分等は除去され
る。
水素酸で５分間エッチングし、表面に形成された酸化膜
や汚染層を除去する。次に、このＳｉ基板２０１を基板
ホルダー２３にセットし、基板ホルダー２３を基板準備
室１１のヒータ付き基板ホルダー受け１４に装填する。
そして、基板準備室１１内をターボ分子ポンプ１６を用
いて１０-8Torr台にまで真空排気したあと、ヒータ付き
基板ホルダー受け１４のヒータにより基板を４００℃で
３０分間予備加熱する。この加熱により、基板ホルダー
２３及びＳｉ基板２０１に付着した水分等は除去され
る。
【００１７】次に、ゲートバルブ１３を開け、トランス
ファロッド１５を用いて基板ホルダー２３を基板準備室
１１から主ＭＢＥ装置本体１２へと搬送し、ヒータ付き
基板ホルダー受け２０にセットする。ヒータ付き基板ホ
ルダー受け２０のヒータを用いて、Ｓｉ基板２０１を徐
々に１１００℃まで加熱し、２０分間維持する。この熱
処理により、Ｓｉ基板２０１に付着した汚染物は完全に
除去され、清浄な表面が得られる。その後、Ｓｉ基板２
０１の温度を４００℃にまで降下させ、ＧａＡｓのエピ
タキシャル成長を行う。
ファロッド１５を用いて基板ホルダー２３を基板準備室
１１から主ＭＢＥ装置本体１２へと搬送し、ヒータ付き
基板ホルダー受け２０にセットする。ヒータ付き基板ホ
ルダー受け２０のヒータを用いて、Ｓｉ基板２０１を徐
々に１１００℃まで加熱し、２０分間維持する。この熱
処理により、Ｓｉ基板２０１に付着した汚染物は完全に
除去され、清浄な表面が得られる。その後、Ｓｉ基板２
０１の温度を４００℃にまで降下させ、ＧａＡｓのエピ
タキシャル成長を行う。
【００１８】ＧａＡｓのエピタキシャル成長を行うにあ
たり、予め、例えば、上記熱処理中に、Ｇａのクヌード
セン型セル１７を１０００℃、Ａｓのクヌードセン型セ
ル１８を２７８℃、Ｓｉのクヌードセン型セルを１４０
０℃に設定して、各分子線の照射準備をしておく。この
条件下で、Ｇａ及びＳｉの分子線強度は１×１０-7Tor
r、Ａｓの分子線強度は１×１０-5Torrとなり、ＧａＡ
ｓ及びＳｉの成長速度は、１μｍ／時となる。
たり、予め、例えば、上記熱処理中に、Ｇａのクヌード
セン型セル１７を１０００℃、Ａｓのクヌードセン型セ
ル１８を２７８℃、Ｓｉのクヌードセン型セルを１４０
０℃に設定して、各分子線の照射準備をしておく。この
条件下で、Ｇａ及びＳｉの分子線強度は１×１０-7Tor
r、Ａｓの分子線強度は１×１０-5Torrとなり、ＧａＡ
ｓ及びＳｉの成長速度は、１μｍ／時となる。
【００１９】Ｓｉ基板２０１の温度が４００℃に低下し
てから、Ａｓのクヌードセン型セル１８のシャッターを
開き、Ｓｉ基板２０１の表面にＡｓ分子線を照射する。
その後、Ｇａのクヌードセン型セル１７を開け、ＧａＡ
ｓのエピタキシャル成長を開始する。Ｇａのクヌードセ
ン型セル１７のシャッターは３６秒間開き、その後閉じ
る。これにより、ＧａＡｓは１０nm成長する。次に、基
板温度を５８０℃に上げ、再びＧａのクヌードセン型セ
ル１７のシャッターを開けて、ＧａＡｓの成長を再開す
る。ＧａＡｓを６分間、即ち、１００nm成長させたとこ
ろで、Ｇａのクヌードセン型セル１７とＡｓのクヌード
セン型セル１８のシャッターを同時に閉じる。こうし
て、Ｓｉ基板２０１上にＧａＡｓ薄膜２０２が形成され
る。
てから、Ａｓのクヌードセン型セル１８のシャッターを
開き、Ｓｉ基板２０１の表面にＡｓ分子線を照射する。
その後、Ｇａのクヌードセン型セル１７を開け、ＧａＡ
ｓのエピタキシャル成長を開始する。Ｇａのクヌードセ
ン型セル１７のシャッターは３６秒間開き、その後閉じ
る。これにより、ＧａＡｓは１０nm成長する。次に、基
板温度を５８０℃に上げ、再びＧａのクヌードセン型セ
ル１７のシャッターを開けて、ＧａＡｓの成長を再開す
る。ＧａＡｓを６分間、即ち、１００nm成長させたとこ
ろで、Ｇａのクヌードセン型セル１７とＡｓのクヌード
セン型セル１８のシャッターを同時に閉じる。こうし
て、Ｓｉ基板２０１上にＧａＡｓ薄膜２０２が形成され
る。
【００２０】続いて、Ｓｉのクヌードセン型セル１９の
シャッターを開ける。３秒後にシャッターを閉じること
により、膜厚１nmのＳｉ薄膜２０３がＧａＡｓ薄膜２０
２上に形成される。ここで、Ｓｉ膜の膜厚を１nmとした
のは、Matthew らによってジャーナル・オブ・クリスタ
ルグロース １９７４年、１１８巻、２７号、Ｐ．１１
８に報告された転位を発生しないＳｉの臨界膜厚に基づ
く。
シャッターを開ける。３秒後にシャッターを閉じること
により、膜厚１nmのＳｉ薄膜２０３がＧａＡｓ薄膜２０
２上に形成される。ここで、Ｓｉ膜の膜厚を１nmとした
のは、Matthew らによってジャーナル・オブ・クリスタ
ルグロース １９７４年、１１８巻、２７号、Ｐ．１１
８に報告された転位を発生しないＳｉの臨界膜厚に基づ
く。
【００２１】次に、Ｓｉ基板２０１の温度を９００℃以
上に、例えば、９５０℃に上げる。１分間の熱処理後、
再び基板温度を５８０℃にまで下げる。このとき、Ｓｉ
薄膜２０３は、高温熱処理に置けるキャップ材として働
き、ＧａＡｓ薄膜２０２からの原子の再蒸発が防止さ
れ、ＧａＡｓ薄膜２０２の結晶性改善を有効に行うこと
ができる。
上に、例えば、９５０℃に上げる。１分間の熱処理後、
再び基板温度を５８０℃にまで下げる。このとき、Ｓｉ
薄膜２０３は、高温熱処理に置けるキャップ材として働
き、ＧａＡｓ薄膜２０２からの原子の再蒸発が防止さ
れ、ＧａＡｓ薄膜２０２の結晶性改善を有効に行うこと
ができる。
【００２２】この後、Ａｓのクヌードセン型セル１８と
Ｇａのクヌードセン型セル１７のシャッターを順番に開
き、ＧａＡｓの再成長を行う。本実施例では、ＧａＡｓ
の成長を５４分間行い、９００nmの再成長ＧａＡｓ薄膜
２０４を形成した。そして、Ｇａのクヌードセン型セル
を閉じてＧａＡｓの成長を終了する。この後、Ｓｉ基板
２０１の温度を下げ、４００℃以下になった時点でＡｓ
のクヌードセン型セルのシャッターを閉じる。
Ｇａのクヌードセン型セル１７のシャッターを順番に開
き、ＧａＡｓの再成長を行う。本実施例では、ＧａＡｓ
の成長を５４分間行い、９００nmの再成長ＧａＡｓ薄膜
２０４を形成した。そして、Ｇａのクヌードセン型セル
を閉じてＧａＡｓの成長を終了する。この後、Ｓｉ基板
２０１の温度を下げ、４００℃以下になった時点でＡｓ
のクヌードセン型セルのシャッターを閉じる。
【００２３】この様にして得られたＧａＡｓ薄膜（膜厚
約１μｍ）の、Ｘ線二結晶法により求めた（４００）Ｇ
ａＡｓ反射のロッキング曲線の半値幅は２００秒で、転
位密度は１０5 cm-2であった。
約１μｍ）の、Ｘ線二結晶法により求めた（４００）Ｇ
ａＡｓ反射のロッキング曲線の半値幅は２００秒で、転
位密度は１０5 cm-2であった。
【００２４】なお、上記実施例では、III −Ｖ族化合物
としてＧａＡｓを用いる場合について説明したが、本発
明は他のIII −Ｖ族化合物に対しても適用できる。この
場合のＳｉ膜の膜厚は、上記Matthew らの報告に基づい
て格子不整合性（ＧａＡｓとＳｉの場合は４％）から求
めることができる。
としてＧａＡｓを用いる場合について説明したが、本発
明は他のIII −Ｖ族化合物に対しても適用できる。この
場合のＳｉ膜の膜厚は、上記Matthew らの報告に基づい
て格子不整合性（ＧａＡｓとＳｉの場合は４％）から求
めることができる。
【００２５】また、上記実施例では、III −Ｖ族化合物
よりも硬くて高融点の材料としてＳｉを用いたが、Ｔ
ｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、及びＦｅなども使用するこ
とができる。
よりも硬くて高融点の材料としてＳｉを用いたが、Ｔ
ｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、及びＦｅなども使用するこ
とができる。
【００２６】
【発明の効果】本発明によれば、III −Ｖ族化合物のエ
ピタキシャル成長の途中で、III −Ｖ族化合物よりも硬
くて高融点の材料の薄膜を形成するようにしたことで、
成長させたIII −Ｖ族化合物薄膜を大気に晒すこと無く
９００℃以上の高温熱処理を行うことができる。
ピタキシャル成長の途中で、III −Ｖ族化合物よりも硬
くて高融点の材料の薄膜を形成するようにしたことで、
成長させたIII −Ｖ族化合物薄膜を大気に晒すこと無く
９００℃以上の高温熱処理を行うことができる。
【００２７】また、III −Ｖ族化合物よりも硬くて高融
点の材料の薄膜の膜厚を、転位を発生しない臨界膜厚以
下とすることにより、高熱処理によって結晶性を改善し
たIII −Ｖ族化合物上に、III −Ｖ族化合物の再成長を
行っても転位が発生することがなく、結晶性の良好な再
成長III −Ｖ族化合物薄膜を得ることができる。
点の材料の薄膜の膜厚を、転位を発生しない臨界膜厚以
下とすることにより、高熱処理によって結晶性を改善し
たIII −Ｖ族化合物上に、III −Ｖ族化合物の再成長を
行っても転位が発生することがなく、結晶性の良好な再
成長III −Ｖ族化合物薄膜を得ることができる。
【図１】本発明の一実施例に使用される気相成長装置の
概略図である。
概略図である。
【図２】本発明の一実施例によって作製されるIII −Ｖ
族化合物薄膜の膜構造図である。
族化合物薄膜の膜構造図である。
１１ 基板準備室 １２ 主ＭＢＥ装置本体 １３ ゲートバルブ １４ ヒータ付き基板ホルダー受け １５ トランスファロッド １６ ターボ分子ポンプ １７ クヌードセン型セル １８ クヌードセン型セル １９ クヌードセン型セル ２０ ヒータ付き基板ホルダー受け ２１ 液体窒素配管 ２２ イオンポンプ ２３ 基板ホルダー ２０１ Ｓｉ基板 ２０２ ＧａＡｓ薄膜 ２０３ Ｓｉ薄膜 ２０４ ＧａＡｓ薄膜
Claims (5)
- 【請求項１】 単結晶基板上にIII −Ｖ族化合物の薄膜
を結晶成長させるIII −Ｖ族化合物薄膜の製造方法にお
いて、前記III −Ｖ族化合物をエピタキシャル成長させ
る第１の工程と、前記III −Ｖ族化合物よりも高融点で
硬い材料の薄膜を成長させる第２の工程と、高温での熱
処理を行う第３の工程と、前記III −Ｖ族化合物を再び
エピタキシャル成長させる第４の工程とを含むことを特
徴とするIII −Ｖ族化合物薄膜の製造方法。 - 【請求項２】 前記III −Ｖ族化合物よりも高融点で硬
い材料の薄膜の膜厚が、所定の膜厚以下であることを特
徴とする請求項１記載のIII −Ｖ族化合物薄膜の製造方
法。 - 【請求項３】 前記III −Ｖ族化合物よりも高融点で硬
い材料の薄膜がＳｉ薄膜であることを特徴とする請求項
１または２記載のIII −Ｖ族化合物薄膜の製造方法。 - 【請求項４】 前記単結晶基板がＳｉ基板であって、前
記III −Ｖ族化合物がＧａＡｓであることを特徴とする
請求項１、２、または３記載のIII −Ｖ族化合物薄膜の
製造方法。 - 【請求項５】 前記第３の工程が、９００℃以上の高温
熱処理工程であることを特徴とする請求項１記載のIII
−Ｖ族化合物薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03011094A JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03011094A JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240370A true JPH07240370A (ja) | 1995-09-12 |
| JP3364696B2 JP3364696B2 (ja) | 2003-01-08 |
Family
ID=12294645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03011094A Expired - Fee Related JP3364696B2 (ja) | 1994-02-28 | 1994-02-28 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3364696B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
| WO2017016527A3 (zh) * | 2015-07-30 | 2017-06-22 | 华南理工大学 | 一种生长在Si衬底上的GaAs薄膜及其制备方法 |
-
1994
- 1994-02-28 JP JP03011094A patent/JP3364696B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012513107A (ja) * | 2008-12-20 | 2012-06-07 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | オプトエレクトロニック半導体素子およびその製造方法 |
| WO2017016527A3 (zh) * | 2015-07-30 | 2017-06-22 | 华南理工大学 | 一种生长在Si衬底上的GaAs薄膜及其制备方法 |
| US10541133B2 (en) | 2015-07-30 | 2020-01-21 | South China University Of Technology | GaAs thin film grown on Si substrate, and preparation method for GaAs thin film grown on Si substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3364696B2 (ja) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| JP3364696B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2811535B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JPH0488627A (ja) | エピタキシャル層の成長法 | |
| US7060131B2 (en) | Epitaxy with compliant layers of group-V species | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JP2870061B2 (ja) | 超格子構造素子 | |
| JPH0360173B2 (ja) | ||
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH08162409A (ja) | 異種基板上への半導体層の成長方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPS63155608A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 | |
| JPH05243149A (ja) | ＧａＡｓの分子線エピタキシャル成長方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH01200613A (ja) | ヘテロエピタキシャル膜 | |
| JPH04370920A (ja) | 化合物半導体のエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |