JP2811535B2 - Ｉｉｉ−ｖ族化合物薄膜の製造方法 - Google Patents
Ｉｉｉ−ｖ族化合物薄膜の製造方法Info
- Publication number
- JP2811535B2 JP2811535B2 JP5576694A JP5576694A JP2811535B2 JP 2811535 B2 JP2811535 B2 JP 2811535B2 JP 5576694 A JP5576694 A JP 5576694A JP 5576694 A JP5576694 A JP 5576694A JP 2811535 B2 JP2811535 B2 JP 2811535B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- compound
- group
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、III −Ｖ族化合物薄膜
の製造方法に関し、特に、IV族単体単結晶基板上にIII
−Ｖ族化合物薄膜を結晶成長させる方法に関する。
の製造方法に関し、特に、IV族単体単結晶基板上にIII
−Ｖ族化合物薄膜を結晶成長させる方法に関する。
【０００２】
【従来の技術】同一基板上でIII −Ｖ族化合物とIV族単
体との異種接合を行うことにより、双方の材料の利点を
生かし、互いの欠点を補い合うことが期待される光電子
集積回路の実現を目指して、ＳｉやＧｅなどのIV族単体
単結晶基板上にＧａＡｓやＩｎＰ等のIII −Ｖ族化合物
薄膜をエピタキシャル成長させる試みが行われている。
体との異種接合を行うことにより、双方の材料の利点を
生かし、互いの欠点を補い合うことが期待される光電子
集積回路の実現を目指して、ＳｉやＧｅなどのIV族単体
単結晶基板上にＧａＡｓやＩｎＰ等のIII −Ｖ族化合物
薄膜をエピタキシャル成長させる試みが行われている。
【０００３】しかしながら、III −Ｖ族化合物とIV族単
体との間には、格子定数の大きな不整合、熱膨張係数の
違い、接合部における化合物を構成する原子と単体原子
との極性の違いに起因する荷電不整合等の大きな問題が
あり、III −Ｖ族化合物の結晶性が著しく劣化してしま
うため、光電子集積回路の実現には至っていない。
体との間には、格子定数の大きな不整合、熱膨張係数の
違い、接合部における化合物を構成する原子と単体原子
との極性の違いに起因する荷電不整合等の大きな問題が
あり、III −Ｖ族化合物の結晶性が著しく劣化してしま
うため、光電子集積回路の実現には至っていない。
【０００４】従来、III −Ｖ族化合物の結晶性を向上さ
せるために、次のような方法が取られている。例えば、
Ｓｉ基板上にＧａＡｓ薄膜をエピタキシャル成長させる
場合、成長の初期段階で、低温で成長させたＧａＡｓ薄
膜や、層状のＧａＳｅ薄膜を１０ｎｍ程度バッファ層と
して挟んだり、異なるIII −Ｖ族化合物薄膜を交互に積
層して作製したバッファ層（例えば、Ｉｎx Ｇａ1-x Ａ
ｓとＧａＡｓ、または、Ａｌx Ｇａ1-x ＡｓとＧａＡｓ
等を、交互に１０層づつ積層して厚さ５０ｎｍとしたも
の：超格子バッファ層）を挟んだりして、界面からの転
位等の欠陥の発生を押さえることが試みられている。ま
た、成長の途中で超格子バッファ層や、硬いＳｉ層を挟
み込むことによって、界面で発生した転位を曲げたり、
ブロックしたりすることをも試みられている。さらに、
成長後に、成長させたＧａＡｓ薄膜を８００℃から９０
０℃という高温での熱処理することにより、結晶性を向
上させることが試みられている。
せるために、次のような方法が取られている。例えば、
Ｓｉ基板上にＧａＡｓ薄膜をエピタキシャル成長させる
場合、成長の初期段階で、低温で成長させたＧａＡｓ薄
膜や、層状のＧａＳｅ薄膜を１０ｎｍ程度バッファ層と
して挟んだり、異なるIII −Ｖ族化合物薄膜を交互に積
層して作製したバッファ層（例えば、Ｉｎx Ｇａ1-x Ａ
ｓとＧａＡｓ、または、Ａｌx Ｇａ1-x ＡｓとＧａＡｓ
等を、交互に１０層づつ積層して厚さ５０ｎｍとしたも
の：超格子バッファ層）を挟んだりして、界面からの転
位等の欠陥の発生を押さえることが試みられている。ま
た、成長の途中で超格子バッファ層や、硬いＳｉ層を挟
み込むことによって、界面で発生した転位を曲げたり、
ブロックしたりすることをも試みられている。さらに、
成長後に、成長させたＧａＡｓ薄膜を８００℃から９０
０℃という高温での熱処理することにより、結晶性を向
上させることが試みられている。
【０００５】また、荷電不整合を克服するために、Ｓｉ
（１００）基板上にII族元素を１層だけ挟んで、基板と
ＧａＡｓとの間の荷電数を中性化させたり、基板として
Ｓｉ（１１０）ジャスト基板を用いることも試みられて
いる。これらの方法を用いなかった場合は、ＧａＡｓの
成長を開始すると三次元成長が始まるのに対して、これ
らの方法を用いると、数層にわたって二次元成長が続
く。例えば、Ｓｉ（１１０）基板上にＧａＡｓの成長を
行うと、膜厚が２ｎｍになるまではＧａＡｓの二次元成
長が観察され、それ以上の膜厚では、無数の双晶及び転
位が生じることが、ロペス等によって、ジャパーン ジ
ャーナル・オブ・アプライド フィジックス １９９０
年、２９巻、３号、ｐ．５５１に報告されている。
（１００）基板上にII族元素を１層だけ挟んで、基板と
ＧａＡｓとの間の荷電数を中性化させたり、基板として
Ｓｉ（１１０）ジャスト基板を用いることも試みられて
いる。これらの方法を用いなかった場合は、ＧａＡｓの
成長を開始すると三次元成長が始まるのに対して、これ
らの方法を用いると、数層にわたって二次元成長が続
く。例えば、Ｓｉ（１１０）基板上にＧａＡｓの成長を
行うと、膜厚が２ｎｍになるまではＧａＡｓの二次元成
長が観察され、それ以上の膜厚では、無数の双晶及び転
位が生じることが、ロペス等によって、ジャパーン ジ
ャーナル・オブ・アプライド フィジックス １９９０
年、２９巻、３号、ｐ．５５１に報告されている。
【０００６】さらに、IV族単体単結晶基板として（１０
０）ジャストの面方位基板を用いると、III −Ｖ族化合
物薄膜中にアンチ・フェイズ境界、双晶、及び転位等の
多数の欠陥が発生するのに対して、（１００）基板の表
面を僅かに傾斜させ（オフ角を設け）ると、こららのア
ンチ・フェイズ境界や双晶の発生が抑えられ、転位濃度
も急激に減少して結晶性が大幅に向上することも知られ
ている。
０）ジャストの面方位基板を用いると、III −Ｖ族化合
物薄膜中にアンチ・フェイズ境界、双晶、及び転位等の
多数の欠陥が発生するのに対して、（１００）基板の表
面を僅かに傾斜させ（オフ角を設け）ると、こららのア
ンチ・フェイズ境界や双晶の発生が抑えられ、転位濃度
も急激に減少して結晶性が大幅に向上することも知られ
ている。
【０００７】
【発明が解決しようとする課題】IV族単体単結晶基板と
III −Ｖ族化合物薄膜との間の格子不整合性及び熱膨張
係数は、IV族単体単結晶基板及びIII −Ｖ族化合物薄膜
の材料により一義的に決まる。したがって、これらの問
題を取り除くことは本質的に困難である。このため、成
長初期或いは成長の途中でバッファ層を形成したり、成
長後に熱処理を行うことだけでは、転位の低減効果は少
ない。また、これらを組み合わせたとしても、III −Ｖ
族化合物薄膜の転位濃度は１０6 〜１０7 ｃｍ-2と依然
として高いという問題点がある。
III −Ｖ族化合物薄膜との間の格子不整合性及び熱膨張
係数は、IV族単体単結晶基板及びIII −Ｖ族化合物薄膜
の材料により一義的に決まる。したがって、これらの問
題を取り除くことは本質的に困難である。このため、成
長初期或いは成長の途中でバッファ層を形成したり、成
長後に熱処理を行うことだけでは、転位の低減効果は少
ない。また、これらを組み合わせたとしても、III −Ｖ
族化合物薄膜の転位濃度は１０6 〜１０7 ｃｍ-2と依然
として高いという問題点がある。
【０００８】また、電荷の整合性を取る方法では、膜厚
が厚くなると無数の双晶、転位が発生するという問題点
がある。
が厚くなると無数の双晶、転位が発生するという問題点
がある。
【０００９】さらに、オフ角を設けた（１００）基板を
用いる方法では、電荷の整合性が悪く、（１００）ジャ
スト基板より結晶性が向上するとはいうものの、依然と
して多くの欠陥が発生するという問題点がある。
用いる方法では、電荷の整合性が悪く、（１００）ジャ
スト基板より結晶性が向上するとはいうものの、依然と
して多くの欠陥が発生するという問題点がある。
【００１０】本発明は、IV族単体単結晶基板上に、欠陥
の発生が少なく、結晶性のよいIII−Ｖ族化合物薄膜を
形成する方法を提供することを目的とする。
の発生が少なく、結晶性のよいIII−Ｖ族化合物薄膜を
形成する方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、IV族単
体単結晶基板上にIII −Ｖ族化合物薄膜を結晶成長させ
るIII −Ｖ族化合物の製造方法において、［００１］方
向に２度以上１２度以下のオフ角を設定した（１１０）
単結晶基板を用いることを特徴とするIII −Ｖ族化合物
の製造方法が得られる。
体単結晶基板上にIII −Ｖ族化合物薄膜を結晶成長させ
るIII −Ｖ族化合物の製造方法において、［００１］方
向に２度以上１２度以下のオフ角を設定した（１１０）
単結晶基板を用いることを特徴とするIII −Ｖ族化合物
の製造方法が得られる。
【００１２】本発明によれば、IV族単体単結晶基板上に
III −Ｖ族化合物を結晶成長させるIII −Ｖ族化合物の
製造方法において、前記IV族単体単結晶基板として（１
１０）単結晶基板を用い、該（１１０）単結晶基板の表
面を（１１０）面から［００１］方向に２度以上１２度
以下傾斜させた後、前記III −Ｖ族化合物を結晶成長さ
せることを特徴とするIII −Ｖ族化合物の製造方法が得
られる。
III −Ｖ族化合物を結晶成長させるIII −Ｖ族化合物の
製造方法において、前記IV族単体単結晶基板として（１
１０）単結晶基板を用い、該（１１０）単結晶基板の表
面を（１１０）面から［００１］方向に２度以上１２度
以下傾斜させた後、前記III −Ｖ族化合物を結晶成長さ
せることを特徴とするIII −Ｖ族化合物の製造方法が得
られる。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に、本発明の一実施例で使用されるIV族単体
単結晶基板１１を示す。この基板は、図１（ａ）に示す
ように、（１１０）面を［００１］方向に所定の角度α
度傾斜させた表面を有している。換言すると、［１１
０］軸に一致する軸を［００１］軸方向へα度傾けたと
き、この軸に垂直となる面を表面として有している。な
お、上記角度はオフ角と呼ばれ、上記基板は、［００
１］方向にα度のオフ角を設けた（１１０）基板と呼ば
れる。ここで、図１（ａ）には、基板の表面が平面であ
るかのように示したが、原子レベルでは平面ではない。
すなわち、その表面は、図１（ｂ）に示すように、［１
１バー０］方向に沿うステップを有する微小（１１０）
面（テラス面）の連続となっている。例えば、オフ角が
６度の場合、ステップの高さ０．２ｎｍ、ステップ平均
間隔２ｎｍ程度になる。なお、［１１バー０］は、数式
１に示される方向である。
する。図１に、本発明の一実施例で使用されるIV族単体
単結晶基板１１を示す。この基板は、図１（ａ）に示す
ように、（１１０）面を［００１］方向に所定の角度α
度傾斜させた表面を有している。換言すると、［１１
０］軸に一致する軸を［００１］軸方向へα度傾けたと
き、この軸に垂直となる面を表面として有している。な
お、上記角度はオフ角と呼ばれ、上記基板は、［００
１］方向にα度のオフ角を設けた（１１０）基板と呼ば
れる。ここで、図１（ａ）には、基板の表面が平面であ
るかのように示したが、原子レベルでは平面ではない。
すなわち、その表面は、図１（ｂ）に示すように、［１
１バー０］方向に沿うステップを有する微小（１１０）
面（テラス面）の連続となっている。例えば、オフ角が
６度の場合、ステップの高さ０．２ｎｍ、ステップ平均
間隔２ｎｍ程度になる。なお、［１１バー０］は、数式
１に示される方向である。
【００１４】
【数１】 ［１１バー０］＝［１０］
【００１５】この様なオフ角を設けた基板は、例えば、
Ｓｉのバルク・インゴットからワイヤー・ソウによって
切り出した基板に、Ｘ線回折によって面だしを施し、オ
フ角分だけの切断および研磨、または研磨のみを行い、
さらにＸ線回折と研磨を繰り返して得られる。
Ｓｉのバルク・インゴットからワイヤー・ソウによって
切り出した基板に、Ｘ線回折によって面だしを施し、オ
フ角分だけの切断および研磨、または研磨のみを行い、
さらにＸ線回折と研磨を繰り返して得られる。
【００１６】次に、上記IV族単体単結晶基板上に、III
−Ｖ族化合物の薄膜を形成する方法を説明する。始め
に、図２を参照して、本実施例において使用した気相成
長装置（分子線エピタキシー（ＭＢＥ）装置）について
説明する。この気相成長装置２１は、基板準備室２２と
主ＭＢＥ装置本体２３とを有し、これらの間はゲートバ
ルブ２４により互いに接続されている。
−Ｖ族化合物の薄膜を形成する方法を説明する。始め
に、図２を参照して、本実施例において使用した気相成
長装置（分子線エピタキシー（ＭＢＥ）装置）について
説明する。この気相成長装置２１は、基板準備室２２と
主ＭＢＥ装置本体２３とを有し、これらの間はゲートバ
ルブ２４により互いに接続されている。
【００１７】基板準備室２２には、室内を排気するため
のターボ分子ポンプ２５、基板準備室２２と主ＭＢＥ装
置本体２３との間で基板を搬送するためのトランスファ
ロッド２６、及び基板ホルダー受２７が設けられてい
る。また、主ＭＢＥ装置本体２３には、Ｇａ原料の入っ
たクヌードセン型セル２８、Ａｓ原料が入ったクヌード
セン型セル２９、基板ホルダー受３０、室内を排気する
イオンポンプ３１、主ＭＢＥ装置本体２３を冷却する液
体窒素用配管３２が設けられている。なお、基板１１
は、基板ホルダー３３に保持され、基板ホルダー受２７
または基板ホルダー受３０に装着される。
のターボ分子ポンプ２５、基板準備室２２と主ＭＢＥ装
置本体２３との間で基板を搬送するためのトランスファ
ロッド２６、及び基板ホルダー受２７が設けられてい
る。また、主ＭＢＥ装置本体２３には、Ｇａ原料の入っ
たクヌードセン型セル２８、Ａｓ原料が入ったクヌード
セン型セル２９、基板ホルダー受３０、室内を排気する
イオンポンプ３１、主ＭＢＥ装置本体２３を冷却する液
体窒素用配管３２が設けられている。なお、基板１１
は、基板ホルダー３３に保持され、基板ホルダー受２７
または基板ホルダー受３０に装着される。
【００１８】この装置を用いて、［００１］方向に６度
オフさせた（１１０）Ｓｉ基板上にＧａＡｓ薄膜のエピ
タキシャル成長を行う例について説明する。なお、気相
成長装置２１のバックグラウンドの真空度は１０-10 To
rr台に保たれているものとする。
オフさせた（１１０）Ｓｉ基板上にＧａＡｓ薄膜のエピ
タキシャル成長を行う例について説明する。なお、気相
成長装置２１のバックグラウンドの真空度は１０-10 To
rr台に保たれているものとする。
【００１９】まず、Ｓｉ基板１１の表面の酸化膜及び汚
染層等を除去するために、３０％弗酸で５分間エッチン
グを行う。このＳｉ基板１１を基板ホルダー３３にセッ
トし、基板準備室２２の基板ホルダー受２７に装填す
る。そして、ターボ分子ポンプ２５を用いて基板準備室
２２内を１０-8Torr台に間で排気し、その後、基板を４
００℃で３０分間予備加熱する。この加熱により、基板
ホルダーに付着した水分などが除去される。その後ゲー
トバルブ２４を開け、トランスファロッド２６を用い
て、主ＭＢＥ装置本体２３の基板ホルダー受３０に基板
ホルダー３３をセットする。
染層等を除去するために、３０％弗酸で５分間エッチン
グを行う。このＳｉ基板１１を基板ホルダー３３にセッ
トし、基板準備室２２の基板ホルダー受２７に装填す
る。そして、ターボ分子ポンプ２５を用いて基板準備室
２２内を１０-8Torr台に間で排気し、その後、基板を４
００℃で３０分間予備加熱する。この加熱により、基板
ホルダーに付着した水分などが除去される。その後ゲー
トバルブ２４を開け、トランスファロッド２６を用い
て、主ＭＢＥ装置本体２３の基板ホルダー受３０に基板
ホルダー３３をセットする。
【００２０】ＧａＡｓ薄膜のエピタキシャル成長を行う
にあたり、Ｇａのクヌードセン型セル２８は１０００
℃、Ａｓのクヌードセン型セル２９は２７８℃に設定
し、各分子線の照射準備をしておく。このときのＧａの
分子線強度は７×１０-7Torr、Ａｓの分子線強度は１×
１０-5Torrとなる。これらの成長条件下でＧａＡｓ薄膜
のの成長速度は０．８μｍ／時である。
にあたり、Ｇａのクヌードセン型セル２８は１０００
℃、Ａｓのクヌードセン型セル２９は２７８℃に設定
し、各分子線の照射準備をしておく。このときのＧａの
分子線強度は７×１０-7Torr、Ａｓの分子線強度は１×
１０-5Torrとなる。これらの成長条件下でＧａＡｓ薄膜
のの成長速度は０．８μｍ／時である。
【００２１】上記準備を行う一方で、Ｓｉ基板１１を徐
々に加熱し、１１００℃とし、２０分間の熱処理を行
う。これにより、Ｓｉ基板１１に付着した汚染物は完全
に除去され、清浄面が得られる。その後、基板温度を８
００℃に下げ、Ａｓのクヌードセン型セル２９のシャッ
ターを開け、分子線強度１×１０-5Torr以上のＡｓ分子
線を２０分以上、基板１１に照射する。このＡｓの照射
により、Ｓｉ基板１１の表面、特に［１１バー０］方向
に沿うステップ面、をＡｓ原子で置換する。
々に加熱し、１１００℃とし、２０分間の熱処理を行
う。これにより、Ｓｉ基板１１に付着した汚染物は完全
に除去され、清浄面が得られる。その後、基板温度を８
００℃に下げ、Ａｓのクヌードセン型セル２９のシャッ
ターを開け、分子線強度１×１０-5Torr以上のＡｓ分子
線を２０分以上、基板１１に照射する。このＡｓの照射
により、Ｓｉ基板１１の表面、特に［１１バー０］方向
に沿うステップ面、をＡｓ原子で置換する。
【００２２】この後、基板温度を５３０℃にまで下げ、
Ｇａのクヌードセン型セルのシャッターを開けて、Ｇａ
Ａｓの成長を開始する。この状態を１時間続け、ＧａＡ
ｓを８００ｎｍ成長させた後、Ｇａのクヌードセン型セ
ルのシャッターを閉じ、ＧａＡｓ薄膜のエピタキシャル
成長を終了する。この後、基板温度を下げて、４００℃
以下になれば、Ａｓのクヌードセン型セルのシャッター
を閉じる。
Ｇａのクヌードセン型セルのシャッターを開けて、Ｇａ
Ａｓの成長を開始する。この状態を１時間続け、ＧａＡ
ｓを８００ｎｍ成長させた後、Ｇａのクヌードセン型セ
ルのシャッターを閉じ、ＧａＡｓ薄膜のエピタキシャル
成長を終了する。この後、基板温度を下げて、４００℃
以下になれば、Ａｓのクヌードセン型セルのシャッター
を閉じる。
【００２３】上記、ＧａＡｓ薄膜の結晶成長の様子をＲ
ＨＥＥＤ（反射高エネルギー電子線回折法）により観察
したところ、成長初期段階で膜厚７ｎｍまでは、ステッ
プ・フロー成長が、それ以後二次元成長が観測され続
け、膜厚８００ｎｍのＸ線のロッキング曲線の半値幅は
３００秒、転位濃度１０5 ｃｍ-2であった。
ＨＥＥＤ（反射高エネルギー電子線回折法）により観察
したところ、成長初期段階で膜厚７ｎｍまでは、ステッ
プ・フロー成長が、それ以後二次元成長が観測され続
け、膜厚８００ｎｍのＸ線のロッキング曲線の半値幅は
３００秒、転位濃度１０5 ｃｍ-2であった。
【００２４】上記方法を用いて、［００１］方向に種々
のオフ角を設けた（１１０）基板と、［１１バー０］方
向に６度のオフ角を設けた（１１０）基板とにＧａＡｓ
薄膜（膜厚８００ｎｍで一定）を作製し、その薄膜をＸ
線二晶法で評価した。その結果である（２２０）ＧａＡ
ｓロッキング曲線の半値幅を図３に示す。
のオフ角を設けた（１１０）基板と、［１１バー０］方
向に６度のオフ角を設けた（１１０）基板とにＧａＡｓ
薄膜（膜厚８００ｎｍで一定）を作製し、その薄膜をＸ
線二晶法で評価した。その結果である（２２０）ＧａＡ
ｓロッキング曲線の半値幅を図３に示す。
【００２５】図３より明らかな通り、（１１０）基板に
［００１］方向のオフ角を設けると、半値幅は急激に減
少する。すなわち、ＧａＡｓ薄膜の結晶性が向上する。
これに対し、［１１バー０］方向に６度のオフ角を設け
た場合は、それ程、結晶性の向上が見られない。なお、
［００１］方向に６度以上のオフ角を設けた（１１０）
基板についてのデータは、図３には示していないが、１
２度までならば結晶性の良好なＧａＡｓ薄膜が得られ
た。
［００１］方向のオフ角を設けると、半値幅は急激に減
少する。すなわち、ＧａＡｓ薄膜の結晶性が向上する。
これに対し、［１１バー０］方向に６度のオフ角を設け
た場合は、それ程、結晶性の向上が見られない。なお、
［００１］方向に６度以上のオフ角を設けた（１１０）
基板についてのデータは、図３には示していないが、１
２度までならば結晶性の良好なＧａＡｓ薄膜が得られ
た。
【００２６】この様に、［００１］方向にオフ角を設け
た（１１０）基板では、その上に成長させた薄膜の結晶
性が向上する。これは次のような理由による。
た（１１０）基板では、その上に成長させた薄膜の結晶
性が向上する。これは次のような理由による。
【００２７】Ｓｉ（１１０）ジャスト基板は、ＧａＡｓ
と電荷の整合性が良い。ところが、Ｓｉ（１１０）ジャ
スト基板上にＧａＡｓを成長させると、図４（ａ）に示
すように、ＳｉとＧａＡｓとの界面において、容易にボ
ンド不整合が生じる。このボンド不整合によって、Ｇａ
Ａｓ薄膜には、転位、アンチ・フェイズ境界、及び双晶
が発生するものと考えられる。
と電荷の整合性が良い。ところが、Ｓｉ（１１０）ジャ
スト基板上にＧａＡｓを成長させると、図４（ａ）に示
すように、ＳｉとＧａＡｓとの界面において、容易にボ
ンド不整合が生じる。このボンド不整合によって、Ｇａ
Ａｓ薄膜には、転位、アンチ・フェイズ境界、及び双晶
が発生するものと考えられる。
【００２８】これに対して、［００１］方向にオフ角を
設けた（１１０）基板を用いた場合は次のようになる。
この基板は、図４（ｂ）に示すように、（１１０）テラ
ス面４１と［１１バー０］方向に沿ったステップ面４２
を有している。もし（１１０）テラス面４１からＧａＡ
ｓの成長が始まれば、Ｓｉ（１１０）ジャスト基板を用
いたときのように、多数の欠陥が発生する。しかし、こ
の基板では、上述の通りＡｓを照射しながら熱処理を行
うことで、ステップ面４２を構成するＳｉ原子とＡｓ原
子とが起き変えられ、安定なボンドを形成する。これ
が、ＧａＡｓ結晶成長の起点となりステップ・フロー成
長が行われる。その結果、ＧａＡｓ薄膜中のボンド不整
合は緩和される。この基板は、Ｓｉ（１１０）ジャスト
基板と同様に、ＧａＡｓと電荷の整合性が良く、加え
て、ボンド不整合が緩和されるので、転位、アンチ・フ
ェイズ境界、及び双晶の発生は抑制される。
設けた（１１０）基板を用いた場合は次のようになる。
この基板は、図４（ｂ）に示すように、（１１０）テラ
ス面４１と［１１バー０］方向に沿ったステップ面４２
を有している。もし（１１０）テラス面４１からＧａＡ
ｓの成長が始まれば、Ｓｉ（１１０）ジャスト基板を用
いたときのように、多数の欠陥が発生する。しかし、こ
の基板では、上述の通りＡｓを照射しながら熱処理を行
うことで、ステップ面４２を構成するＳｉ原子とＡｓ原
子とが起き変えられ、安定なボンドを形成する。これ
が、ＧａＡｓ結晶成長の起点となりステップ・フロー成
長が行われる。その結果、ＧａＡｓ薄膜中のボンド不整
合は緩和される。この基板は、Ｓｉ（１１０）ジャスト
基板と同様に、ＧａＡｓと電荷の整合性が良く、加え
て、ボンド不整合が緩和されるので、転位、アンチ・フ
ェイズ境界、及び双晶の発生は抑制される。
【００２９】参考として、［１１バー０］方向にオフ角
を設けた（１１０）基板について考察すると、この基板
は、［００１］方向にオフ角を設けた（１１０）基板と
は異なり、［００１］方向に沿ったステップ面が明確に
表れない。このため、ＧａＡｓの成長初期段階におい
て、ステップ・フロー成長とはならず、（１１０）テラ
ス面でも成長が進む。この（１１０）テラス面での成長
は前述のようにボンド不整合を招くので、転位、アンチ
・フェイズ境界、及び双晶の発生を抑制することができ
ない。
を設けた（１１０）基板について考察すると、この基板
は、［００１］方向にオフ角を設けた（１１０）基板と
は異なり、［００１］方向に沿ったステップ面が明確に
表れない。このため、ＧａＡｓの成長初期段階におい
て、ステップ・フロー成長とはならず、（１１０）テラ
ス面でも成長が進む。この（１１０）テラス面での成長
は前述のようにボンド不整合を招くので、転位、アンチ
・フェイズ境界、及び双晶の発生を抑制することができ
ない。
【００３０】
【発明の効果】本発明によれば、IV族単体単結晶基板上
にIII −Ｖ族化合物薄膜を結晶成長させるIII −Ｖ族化
合物の製造方法において、［００１］方向に２度以上１
２度以下のオフ角を設定した（１１０）単結晶基板を用
いることで、基板とIII −Ｖ族化合物薄膜との電荷中性
を保つとともに、III −Ｖ族化合物薄膜をステップ・フ
ロー成長させることができる。これにより、異種原子間
のボンドを整合性を保ちながらIII −Ｖ族化合物薄膜を
成長させることができるので、転位、アンチ・フェイズ
境界、及び双晶等の欠陥の発生を抑制することができ
る。
にIII −Ｖ族化合物薄膜を結晶成長させるIII −Ｖ族化
合物の製造方法において、［００１］方向に２度以上１
２度以下のオフ角を設定した（１１０）単結晶基板を用
いることで、基板とIII −Ｖ族化合物薄膜との電荷中性
を保つとともに、III −Ｖ族化合物薄膜をステップ・フ
ロー成長させることができる。これにより、異種原子間
のボンドを整合性を保ちながらIII −Ｖ族化合物薄膜を
成長させることができるので、転位、アンチ・フェイズ
境界、及び双晶等の欠陥の発生を抑制することができ
る。
【図１】本発明の一実施例に使用される基板の（ａ）側
面図、及び（ｂ）部分拡大側面図である。
面図、及び（ｂ）部分拡大側面図である。
【図２】本発明の一実施例に使用される気相成長装置の
概略図である。
概略図である。
【図３】Ｓｉ基板のオフ角とＧａＡｓ薄膜のロッキング
曲線の半値幅との関係を示すグラフである。
曲線の半値幅との関係を示すグラフである。
【図４】Ｓｉ基板とＧａＡｓ薄膜との各原子のボンドの
状態を説明するための図である。
状態を説明するための図である。
１１ IV族単体単結晶基板（Ｓｉ基板） ２１ 気相成長装置 ２２ 基板準備室 ２３ 主ＭＢＥ装置本体 ２４ ゲートバルブ ２５ ターボ分子ポンプ ２６ トランスファロッド ２７ 基板ホルダー受 ２８ クヌードセン型セル ２９ クヌードセン型セル ３０ 基板ホルダー受 ３１ イオンポンプ ３２ 液体窒素用配管 ３３ 基板ホルダー ４１ （１１０）テラス面 ４２ ステップ面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/324 Ｈ０１Ｌ 21/324 Ｃ (56)参考文献 特開 平６−112122（ＪＰ，Ａ) 特開 平３−110826（ＪＰ，Ａ) 特開 昭51−34666（ＪＰ，Ａ) 特開 平５−291153（ＪＰ，Ａ) 特開 平１−196117（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/205 C23C 14/34 C23F 4/00 H01L 21/225 H01L 21/324 H01L 21/203
Claims (3)
- 【請求項１】 IV族単体単結晶基板上にIII −Ｖ族化合
物薄膜を結晶成長させるIII −Ｖ族化合物薄膜の製造方
法において、［００１］方向に２度以上１２度以下のオ
フ角を設定した（１１０）単結晶基板を用いることを特
徴とするIII−Ｖ族化合物薄膜の製造方法。 - 【請求項２】 前記（１１０）単結晶基板の表面にＡｓ
分子線を照射しながら熱処理を施して、前記（１１０）
単結晶基板を構成する原子とＡｓ原子との置換を行った
後、前記III −Ｖ族化合物薄膜を結晶成長させることを
特徴とする請求項１のIII −Ｖ族化合物薄膜の製造方
法。 - 【請求項３】 IV族単体単結晶基板上にIII −Ｖ族化合
物を結晶成長させるIII −Ｖ族化合物の製造方法におい
て、前記IV族単体単結晶基板として（１１０）単結晶基
板を用い、該（１１０）単結晶基板の表面を（１１０）
面から［００１］方向に２度以上１２度以下傾斜させた
後、前記III −Ｖ族化合物を結晶成長させることを特徴
とするIII −Ｖ族化合物薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576694A JP2811535B2 (ja) | 1994-03-25 | 1994-03-25 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5576694A JP2811535B2 (ja) | 1994-03-25 | 1994-03-25 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263357A JPH07263357A (ja) | 1995-10-13 |
| JP2811535B2 true JP2811535B2 (ja) | 1998-10-15 |
Family
ID=13007991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5576694A Expired - Lifetime JP2811535B2 (ja) | 1994-03-25 | 1994-03-25 | Ｉｉｉ−ｖ族化合物薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811535B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5428023B2 (ja) * | 2007-09-12 | 2014-02-26 | 旭化成エレクトロニクス株式会社 | 化合物半導体基板、化合物半導体基板の製造方法及び半導体デバイス |
-
1994
- 1994-03-25 JP JP5576694A patent/JP2811535B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263357A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316615A (en) | Surfactant-enhanced epitaxy | |
| EP0232082B1 (en) | Semiconductor deposition method and device | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| US4994867A (en) | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy | |
| US5997638A (en) | Localized lattice-mismatch-accomodation dislocation network epitaxy | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| US5039626A (en) | Method for heteroepitaxial growth of a two-dimensional material on a three-dimensional material | |
| JP2811535B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| US5628834A (en) | Surfactant-enhanced epitaxy | |
| Maruyama et al. | Growth of (111) HgCdTe on (100) Si by MOVPE using metalorganic tellurium adsorption and annealing | |
| JP2507888B2 (ja) | ヘテロ構造体の製造方法 | |
| JP3364696B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| Grundmann et al. | Antiphase-domain-free InP on Si (001): Optimization of MOCVD process | |
| JPH06112135A (ja) | 薄膜形成装置及び薄膜成長方法 | |
| Ruffner et al. | Epitaxial growth and surface structure of (0001) Be on (111) Si | |
| Ponce et al. | Atomic structure of HgTe and CdTe epitaxial layers grown by MBE on GaAs substrates | |
| Koch et al. | GaAs/Si Nucleation and Buffer Layer Growth | |
| JPS63239922A (ja) | エピタキシヤル成長結晶体 | |
| JPH09106949A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH0360173B2 (ja) | ||
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JPH06283705A (ja) | Ｉｉｉ−ｖ族化合物半導体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980701 |