JPS63155608A - 化合物半導体のエピタキシヤル成長方法 - Google Patents
化合物半導体のエピタキシヤル成長方法Info
- Publication number
- JPS63155608A JPS63155608A JP30249586A JP30249586A JPS63155608A JP S63155608 A JPS63155608 A JP S63155608A JP 30249586 A JP30249586 A JP 30249586A JP 30249586 A JP30249586 A JP 30249586A JP S63155608 A JPS63155608 A JP S63155608A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- compound semiconductor
- group
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 150000001875 compounds Chemical class 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000007547 defect Effects 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241000723438 Cercidiphyllum japonicum Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｓｉ基板上のＩＩＩ族とＶ族もしくはＩＩ族
とＶＩ族とからなる化合物半導体のエピタキシャル成長
方法に関するものである。
とＶＩ族とからなる化合物半導体のエピタキシャル成長
方法に関するものである。
本発明は、Ｓｉ基板上に■族とＶ族もしくは■族と■族
とからなる化合物半導体膜をエピタキシャル成長する方
法において、Ｓｒ基板上に■族とＶ族もしくは■族と■
族からなる第１化合物半導体膜を設け、その上から第１
化合物半導体膜の構成元素の少なくとも１つをイオン注
入し欠陥を誘発させ、Ｓｉとの格子不整合による転位を
第１化合物半導体膜中に吸収し、その後第１半導体膜の
成長最高温よりも低温で成長させるＩＩＩ族とＶ族もし
くはＩＩ族とＶＩ族から成る第２化合物半導体膜の結晶
性をより良くするものである。
とからなる化合物半導体膜をエピタキシャル成長する方
法において、Ｓｒ基板上に■族とＶ族もしくは■族と■
族からなる第１化合物半導体膜を設け、その上から第１
化合物半導体膜の構成元素の少なくとも１つをイオン注
入し欠陥を誘発させ、Ｓｉとの格子不整合による転位を
第１化合物半導体膜中に吸収し、その後第１半導体膜の
成長最高温よりも低温で成長させるＩＩＩ族とＶ族もし
くはＩＩ族とＶＩ族から成る第２化合物半導体膜の結晶
性をより良くするものである。
従来、ＳｉとＩＩＩ族とＶ族もしくはＩＩ族とＶＩ族の
格子不整合による転位を緩和する方法として、第２図に
示すような歪超格子５を緩和層として用いる方法や、第
３図に示すようなオフアングルのＳｉ基板６上にＧａＡ
ｓの低温成長膜７を形成しそれを緩和層として用いる２
段階成長法が利用されてきた。
格子不整合による転位を緩和する方法として、第２図に
示すような歪超格子５を緩和層として用いる方法や、第
３図に示すようなオフアングルのＳｉ基板６上にＧａＡ
ｓの低温成長膜７を形成しそれを緩和層として用いる２
段階成長法が利用されてきた。
上記の歪超格子法では、超格子の形成が容易ではなく、
２段階成長法では、低温成長膜の結晶性を良くするのが
困難であった。そこで本発明では、容易にかつ再現よく
■族とＶ族もしくは■族と■族からなる化合物半導体の
エピタキシャル成長ができることを目的としている。
２段階成長法では、低温成長膜の結晶性を良くするのが
困難であった。そこで本発明では、容易にかつ再現よく
■族とＶ族もしくは■族と■族からなる化合物半導体の
エピタキシャル成長ができることを目的としている。
上記問題点を解決するために、本発明ではＳｉ基板とＩ
ＩＩ族とＶ族もしくはＩＩ族とＶＩ族からなる化合物半
導体膜の界面に欠陥を導入することにより、格子不整合
による転位を吸収した。
ＩＩ族とＶ族もしくはＩＩ族とＶＩ族からなる化合物半
導体膜の界面に欠陥を導入することにより、格子不整合
による転位を吸収した。
本発明のようにして形成された■族とＶ族もしくは■族
と■族からなる化合物半導体膜は、ミスフィツト転位が
欠陥に吸収されるために従来技術に比べ結晶性が向上し
た。
と■族からなる化合物半導体膜は、ミスフィツト転位が
欠陥に吸収されるために従来技術に比べ結晶性が向上し
た。
以下に本発明の実施例を図面により説明する。
第１図は本発明の詳細な説明するための図面である。Ｉ
ＩＩ族とＶ族もしくはＩＩ族とＶＩ族とからなる化合物
半導体には、ＧａＡｓ、 ＧａＰ、 ＩｎＰ、 Ｚｎ５
ｅ、 ＺｎＳ等があるが、この場合ＧａＡｓについて説
明する。また成長方法についても、ＭＢＥ、ＭＯＣＶＤ
、ＬＰＥ等があるが、この場合ＭＢＥについて説明する
。
ＩＩ族とＶ族もしくはＩＩ族とＶＩ族とからなる化合物
半導体には、ＧａＡｓ、 ＧａＰ、 ＩｎＰ、 Ｚｎ５
ｅ、 ＺｎＳ等があるが、この場合ＧａＡｓについて説
明する。また成長方法についても、ＭＢＥ、ＭＯＣＶＤ
、ＬＰＥ等があるが、この場合ＭＢＥについて説明する
。
第１図（ａ）に示すように、Ｓｉ基板１上に第１化合物
半導体膜としてＧａＡｓ ２をミスフィツト転位が発生
する厚み以下に成長させる。次に第１図（ｂ）に示すよ
うに、ＧａあるいはＡｓ３等の同族元素をイオン注入し
てＧａＡｓ層のＳｉ界面寄りに欠陥を誘発する。イオン
注入では注入元素は表面よりも、結晶内部に＝３− 多く分布し、結晶損傷もドーズ量に依存するものの表面
での損傷を少なくすることができる。よって第１化合物
半導体膜の表面の結晶性を損なわずに、格子不整合によ
る転位を吸収することができる。次に第１図（Ｃ１に示
すように、第１化合物半導体膜の上に第２化合物半導体
膜とてＧａＡｓを導入した欠陥を回復させないように第
１工程最高成長温度よりも低温で成長させる。このＧａ
Ａｓ膜は転位がイオン注入によって誘発された欠陥に吸
収されるために結晶性は良好である。
半導体膜としてＧａＡｓ ２をミスフィツト転位が発生
する厚み以下に成長させる。次に第１図（ｂ）に示すよ
うに、ＧａあるいはＡｓ３等の同族元素をイオン注入し
てＧａＡｓ層のＳｉ界面寄りに欠陥を誘発する。イオン
注入では注入元素は表面よりも、結晶内部に＝３− 多く分布し、結晶損傷もドーズ量に依存するものの表面
での損傷を少なくすることができる。よって第１化合物
半導体膜の表面の結晶性を損なわずに、格子不整合によ
る転位を吸収することができる。次に第１図（Ｃ１に示
すように、第１化合物半導体膜の上に第２化合物半導体
膜とてＧａＡｓを導入した欠陥を回復させないように第
１工程最高成長温度よりも低温で成長させる。このＧａ
Ａｓ膜は転位がイオン注入によって誘発された欠陥に吸
収されるために結晶性は良好である。
本発明は、歪超格子や低温度成長膜を用いないので、３
１基板上に良質のＩＩＩ族とＶ族もしくはＩＩ族とＶＩ
族とからなる化合物半導体を成長することが可能である
。
１基板上に良質のＩＩＩ族とＶ族もしくはＩＩ族とＶＩ
族とからなる化合物半導体を成長することが可能である
。
第１図は本発明の詳細な説明するだめの断面図、第２図
は従来技術である歪超格子を緩和層として用いる方法の
説明図、第３図は従来技術である２−４＝ 段階成長法を示す説明図である。 ■・・・Ｓｉ基板 ２・・・第１化合物半導体膜（ＧａＡｓ）３・・・イオ
ン注入する同族元素（ＧａあるいはＡｓ）４・・・第２
化合物半導体膜（ＧａＡｓ）５・・・歪超格子 ６・・・オフアングルＳｉ基板 ７・・・低温成長膜（ＧａＡｓ） 以上 出願人 セイコー電子工業株式会社 、／ ３・桂 （ＣＤ （ｂ） 本発明の寅旋仔１の工程図 第１図 Ｉ′ ＋−＋＊ｔ＋・＃＃偕、Ｑ （Ｃ） ２１＆ＮＦＩ長Ｘ＋で、ｒ６＃ｅ朗図 第３図
は従来技術である歪超格子を緩和層として用いる方法の
説明図、第３図は従来技術である２−４＝ 段階成長法を示す説明図である。 ■・・・Ｓｉ基板 ２・・・第１化合物半導体膜（ＧａＡｓ）３・・・イオ
ン注入する同族元素（ＧａあるいはＡｓ）４・・・第２
化合物半導体膜（ＧａＡｓ）５・・・歪超格子 ６・・・オフアングルＳｉ基板 ７・・・低温成長膜（ＧａＡｓ） 以上 出願人 セイコー電子工業株式会社 、／ ３・桂 （ＣＤ （ｂ） 本発明の寅旋仔１の工程図 第１図 Ｉ′ ＋−＋＊ｔ＋・＃＃偕、Ｑ （Ｃ） ２１＆ＮＦＩ長Ｘ＋で、ｒ６＃ｅ朗図 第３図
Claims (3)
- （１）Ｓｉ単結晶基板上に、III族Ｖ族もしくはII族IV
族からなる第１化合物半導体膜をエピタキシャル成長さ
せる第１工程と、前記第１半導体膜内に該膜の構成元素
の少なくとも１つをイオン注入し、第１半導体膜内に格
子欠陥を誘発させる第２工程と、前記第１半導体膜上に
、III族とＶ族もしくはII族とVI族からなる第２化合物
半導体膜をエピタキシャル成長させる第３工程とからな
る化合物半導体のエピタキシャル成長方法。 - （２）前記第１工程において、第１半導体膜の厚さが、
Ｓｉ基板と第１半導体膜の間の格子不整合によるミスフ
ィット転位が発生する厚み以下であることを特徴とする
特許請求の範囲第１項記載の化合物半導体のエピタキシ
ャル成長方法。 - （３）第１工程の成長最高温度に比べ、第２工程の成長
温度は低いことを特徴とする特許請求の範囲第１項また
は第２項記載の化合物半導体のエピタキシャル成長方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30249586A JPS63155608A (ja) | 1986-12-18 | 1986-12-18 | 化合物半導体のエピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30249586A JPS63155608A (ja) | 1986-12-18 | 1986-12-18 | 化合物半導体のエピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155608A true JPS63155608A (ja) | 1988-06-28 |
Family
ID=17909645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30249586A Pending JPS63155608A (ja) | 1986-12-18 | 1986-12-18 | 化合物半導体のエピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104064A1 (ja) * | 2005-03-28 | 2006-10-05 | Osaka University | 窒化ガリウム成長用基板及びその製造方法 |
| JP2010092969A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | ウエハおよびその製造方法 |
-
1986
- 1986-12-18 JP JP30249586A patent/JPS63155608A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104064A1 (ja) * | 2005-03-28 | 2006-10-05 | Osaka University | 窒化ガリウム成長用基板及びその製造方法 |
| JP2010092969A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | ウエハおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| US4177084A (en) | Method for producing a low defect layer of silicon-on-sapphire wafer | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH033364A (ja) | 半導体装置 | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| JP2570646B2 (ja) | Ｓｉベ−ス半導体結晶基板及びその製造方法 | |
| JPS63155608A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPH0488627A (ja) | エピタキシャル層の成長法 | |
| JPH01245512A (ja) | ３−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP3364696B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPH01154512A (ja) | 半導体結晶の製造方法 | |
| JPS6211221A (ja) | 分子線エピタキシヤル成長方法 | |
| JPS62137821A (ja) | 半導体気相成長方法 | |
| JPH0425135A (ja) | 半導体基板 |