JPH01245512A - ３−ｖ族化合物半導体のエピタキシャル成長方法 - Google Patents
３−ｖ族化合物半導体のエピタキシャル成長方法Info
- Publication number
- JPH01245512A JPH01245512A JP7187388A JP7187388A JPH01245512A JP H01245512 A JPH01245512 A JP H01245512A JP 7187388 A JP7187388 A JP 7187388A JP 7187388 A JP7187388 A JP 7187388A JP H01245512 A JPH01245512 A JP H01245512A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- group
- compound semiconductor
- gap
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract 7
- 230000001678 irradiating effect Effects 0.000 claims 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 4
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＳｉ基板上へのｔＵ−Ｖ族化合物半導体のエピ
タキシャル成長方法に係り、特に、従来の方法と比較し
て、エピタキシャル成長層へのＳｉのオートドーピング
を極めて低く抑えた高品質の■−■族化合物を形成する
ことのできる■−■族化合物半導体のエピタキシャル成
長方法に関する。
タキシャル成長方法に係り、特に、従来の方法と比較し
て、エピタキシャル成長層へのＳｉのオートドーピング
を極めて低く抑えた高品質の■−■族化合物を形成する
ことのできる■−■族化合物半導体のエピタキシャル成
長方法に関する。
ＧａＡｓに代表される■−■族化合物半導体は、現在の
主流をなしているＳｉ系半導体と比較して。
主流をなしているＳｉ系半導体と比較して。
直接遷移であり、高い電子移動度を有するため、高速デ
バイス、光デバイス等に利用されている。
バイス、光デバイス等に利用されている。
しかし、Ｇ ａ Ａ ｓに代表される■−■族化合物半
導体は、機械的に脆く、大面積基板が得られず、高価で
あるため、安価でしかも機械的、熱的特性の優れたＳｉ
基板上に上記ｍ−ｖ族化合物半導体をエピタキシャル成
長させた後にデバイスを形成するという方法がとられて
いる。
導体は、機械的に脆く、大面積基板が得られず、高価で
あるため、安価でしかも機械的、熱的特性の優れたＳｉ
基板上に上記ｍ−ｖ族化合物半導体をエピタキシャル成
長させた後にデバイスを形成するという方法がとられて
いる。
しかしながら、上記Ｇ ａ Ａ ｓを例に挙げて説明す
ると、ＳｉとＧａＡｓとでは、格子定数で約４％、熱膨
張係数で約２倍の不整合があるため、ＧａＡｓをＳｉ基
板上に直接成長させることが困難であり、この問題を解
決する方法として、現在では、Ｓｉ基板上に、まず第１
段階として、成長温度３００〜４００℃で厚さ数百人の
低温Ｇ ａ Ａ ｓ層を形成した後、第２段階で成長温
度６００〜ｇｏｏ℃で（３ａＡｓ層を形成するという二
段階成長方法がとられ、良好なものが得られている。ま
た、上記方法に加えて、さらに、熱アニーリングを行う
ことによって、結晶性、表面平坦性ともに良好なＧａＡ
ｓエピタキシャル層をＳｉ基板上に形成することが可能
となっている。
ると、ＳｉとＧａＡｓとでは、格子定数で約４％、熱膨
張係数で約２倍の不整合があるため、ＧａＡｓをＳｉ基
板上に直接成長させることが困難であり、この問題を解
決する方法として、現在では、Ｓｉ基板上に、まず第１
段階として、成長温度３００〜４００℃で厚さ数百人の
低温Ｇ ａ Ａ ｓ層を形成した後、第２段階で成長温
度６００〜ｇｏｏ℃で（３ａＡｓ層を形成するという二
段階成長方法がとられ、良好なものが得られている。ま
た、上記方法に加えて、さらに、熱アニーリングを行う
ことによって、結晶性、表面平坦性ともに良好なＧａＡ
ｓエピタキシャル層をＳｉ基板上に形成することが可能
となっている。
しかしながら、上記従来技術においては、ＧａＡｓエピ
タキシャル成長が６００〜８００℃と比較的高い温度で
行われること、また、熱アニーリングに際して、結晶性
改善に有効な温度が少くとも上記成長温度以上の高温で
あることから、Ｓｉ基板からＧａＡｓエピタキシャル層
中にＳｉが拡散して、極めて高濃度のＳｉ不純物を含有
する層が形成されるいわゆるオートドーピングが生じ、
上記ＧａＡｓエピタキシャル層中における個々のデバイ
スに応じたキャリヤ濃度の制御を著しく阻害するという
問題があった。
タキシャル成長が６００〜８００℃と比較的高い温度で
行われること、また、熱アニーリングに際して、結晶性
改善に有効な温度が少くとも上記成長温度以上の高温で
あることから、Ｓｉ基板からＧａＡｓエピタキシャル層
中にＳｉが拡散して、極めて高濃度のＳｉ不純物を含有
する層が形成されるいわゆるオートドーピングが生じ、
上記ＧａＡｓエピタキシャル層中における個々のデバイ
スに応じたキャリヤ濃度の制御を著しく阻害するという
問題があった。
本発明の目的は、Ｓｉ基板上に■−ｖ族化合物半導体を
形成するに当って、上記従来技術にみられた５ｉＪＪ板
からのＳｉのオートドーピングの問題を解決して、高品
質のｍ−ｖ族化合物半導体を得ることのできる■−■族
化合物半導体のエピタキシャル成長方法を提供すること
にある。
形成するに当って、上記従来技術にみられた５ｉＪＪ板
からのＳｉのオートドーピングの問題を解決して、高品
質のｍ−ｖ族化合物半導体を得ることのできる■−■族
化合物半導体のエピタキシャル成長方法を提供すること
にある。
上記目的は、Ｓｉ基板上にエピタキシャル成長方法によ
ってＩＩＩ−Ｖ族化合物半導体を形成するに当って、初
期工程において、形成しようとする■−■族化合物半導
体を構成する■族元素とは異なるＶ族元素からなる原子
層をＳｉ基板上に形成することによって達成することが
できる。
ってＩＩＩ−Ｖ族化合物半導体を形成するに当って、初
期工程において、形成しようとする■−■族化合物半導
体を構成する■族元素とは異なるＶ族元素からなる原子
層をＳｉ基板上に形成することによって達成することが
できる。
本発明者等は、上記目的達成のために種々実験的検討を
行った結果、エピタキシャル成長の初期工程において、
Ｓｉ基板を、形成しようとする１■−■族化合物半導体
を構成する■族元素とは異なる■族元素からなるガス雰
囲気中、あるいは該元素の分子線中に置き、Ｓｉ基板上
に該■族元素の原子層を形成することによって、形成し
ようとする■−■族化合物半導体層へのＳｉのオートド
ーピングが抑制されることを見出した。これは、該■族
原子層の存在によって、ｍ−ｖ族化合物半導体層へのＳ
ｉの拡散が阻害されることによるものと思われる。
行った結果、エピタキシャル成長の初期工程において、
Ｓｉ基板を、形成しようとする１■−■族化合物半導体
を構成する■族元素とは異なる■族元素からなるガス雰
囲気中、あるいは該元素の分子線中に置き、Ｓｉ基板上
に該■族元素の原子層を形成することによって、形成し
ようとする■−■族化合物半導体層へのＳｉのオートド
ーピングが抑制されることを見出した。これは、該■族
原子層の存在によって、ｍ−ｖ族化合物半導体層へのＳ
ｉの拡散が阻害されることによるものと思われる。
以下、有機金属化学気相成長法（以下、ＭＯＣＶＤ法と
略称する）を用いてＳｉ基板上にＧａＰをエピタキシャ
ル成長させる場合を例として、本発明の■−■族化合物
半導体のエピタキシャル成長方法の実施例について説明
する。
略称する）を用いてＳｉ基板上にＧａＰをエピタキシャ
ル成長させる場合を例として、本発明の■−■族化合物
半導体のエピタキシャル成長方法の実施例について説明
する。
第１図は、Ｓｉ基板上にＧａＰ化合物半導体を形成する
工程を示した図で、縦軸は基板温度、横軸は時間、太線
はエピタキシャル成長の範囲を示す。
工程を示した図で、縦軸は基板温度、横軸は時間、太線
はエピタキシャル成長の範囲を示す。
まず、基板として、面方位が（１００）から僅かにずれ
たＳｉ基板を用い、通常の洗浄法に従い洗浄した後、Ｍ
ＯＣＶＤ装置に挿入する。次に、Ｈ２雰囲気中で１１０
０℃、３０分の基板加熱を行い、Ｓｉ基板の表面クリー
ニングを行った後、基板温度を７００〜９００℃に設定
したところで、ＧａＰを構成する■族元素Ｐとは異なる
■族元素を含むガスとしてＡｓＨ３を５分間導入し、Ｓ
ｉ基板上にＡｓ原子層を形成させる。次いで、上記Ａ
ｓ Ｈ、ガスをＧａＰを構成する■族元素を含むガスで
あるＰＨ。
たＳｉ基板を用い、通常の洗浄法に従い洗浄した後、Ｍ
ＯＣＶＤ装置に挿入する。次に、Ｈ２雰囲気中で１１０
０℃、３０分の基板加熱を行い、Ｓｉ基板の表面クリー
ニングを行った後、基板温度を７００〜９００℃に設定
したところで、ＧａＰを構成する■族元素Ｐとは異なる
■族元素を含むガスとしてＡｓＨ３を５分間導入し、Ｓ
ｉ基板上にＡｓ原子層を形成させる。次いで、上記Ａ
ｓ Ｈ、ガスをＧａＰを構成する■族元素を含むガスで
あるＰＨ。
と切り替えた後、ＧａＰを構成する■族元素を含むガス
としてトリメチルガリウム（ＴＭＧ）を導入して、基板
上に２１１ｆｆＩの厚さでＧａＰを形成する。
としてトリメチルガリウム（ＴＭＧ）を導入して、基板
上に２１１ｆｆＩの厚さでＧａＰを形成する。
上記のようにして、ＧａＰ成長開始前にＡ ｓ Ｈ，を
導入した結果、ＧａＰエピタキシャル層は、表面平坦性
においても、また、Ｘ線二結晶法等による結晶性評価に
おいても、従来法による場合と比較して遜色のない品質
の暦が得られていることが確認された。
導入した結果、ＧａＰエピタキシャル層は、表面平坦性
においても、また、Ｘ線二結晶法等による結晶性評価に
おいても、従来法による場合と比較して遜色のない品質
の暦が得られていることが確認された。
また、比較のために、Ｓｉ基板の表面クリーニングを０
行い、次いで、基板温度を７００〜９ｏｏ℃に設定した
後に、上記ＡｓＨ，ガスを導入する工程なしに、Ｓｉ基
板上にＧａＰを、直接、２四の厚さで形成した試料を作
成した。
行い、次いで、基板温度を７００〜９ｏｏ℃に設定した
後に、上記ＡｓＨ，ガスを導入する工程なしに、Ｓｉ基
板上にＧａＰを、直接、２四の厚さで形成した試料を作
成した。
第２図は、上記２種の試料について、ＧａＰエピタキシ
ャル層中へのＳｉの拡散の程度を調べるため、二次イオ
ン質量分析法（ＳＩＭＳ）を用いて評価を行った結果を
示した図で、横軸はＧａＰエピタキシャル層表面からの
深さ、縦軸は相対元素濃度を示したものである。この結
果から、本発明の方法による試料について、従来方法に
よる試料に比較して、基板との界面近傍におけるＳｉａ
度が一桁以上低く、ＧａＰエピタキシャル層へのＳｉの
拡散すなわちオートドーピングが抑制できるという改善
が明瞭に認められる。
ャル層中へのＳｉの拡散の程度を調べるため、二次イオ
ン質量分析法（ＳＩＭＳ）を用いて評価を行った結果を
示した図で、横軸はＧａＰエピタキシャル層表面からの
深さ、縦軸は相対元素濃度を示したものである。この結
果から、本発明の方法による試料について、従来方法に
よる試料に比較して、基板との界面近傍におけるＳｉａ
度が一桁以上低く、ＧａＰエピタキシャル層へのＳｉの
拡散すなわちオートドーピングが抑制できるという改善
が明瞭に認められる。
なお、上記実施例においては、■−■族化合物半導体と
してＧａＰを、ＧａＰを構成する■族元素と異なる■族
元素を含むガスとしてＡ ｓ Ｈ、を用いた場合につい
て説明したが、ｍ−ｖ族化合物半導体としてＧａＡｓ、
ＩｎＡｓ、ＩｎＰ、ＧａＳｂ等を、また、異なる■族元
素および該元素を含むガスとしてＰ （ＰＨ，）、Ａｓ
（ＡｓＨ３） 、Ｓｂ （ＴＭＳｂ）等を用いた場合
にも同様の効果が得られることは言うまでもない。
してＧａＰを、ＧａＰを構成する■族元素と異なる■族
元素を含むガスとしてＡ ｓ Ｈ、を用いた場合につい
て説明したが、ｍ−ｖ族化合物半導体としてＧａＡｓ、
ＩｎＡｓ、ＩｎＰ、ＧａＳｂ等を、また、異なる■族元
素および該元素を含むガスとしてＰ （ＰＨ，）、Ａｓ
（ＡｓＨ３） 、Ｓｂ （ＴＭＳｂ）等を用いた場合
にも同様の効果が得られることは言うまでもない。
また、上記実施例においては、Ｓｉ基板上にＧａＰから
なるｍ−ｖ族化合物半導体を形成するに際して、ＭＯＣ
ＶＤ法を用いてエピタキシャル成長を行った場合につい
て説明したが、上記実施例は一つの例示であって、本発
明の精神を逸脱しない範囲内で、他の結晶成長装置およ
び他の■−■族化合物半導体材料を適用できることもま
たここに言うまでもない。例えば、Ｓｉ基板上にＧａＰ
を形成する場合、Ｓｉ基板を超高真空中で加熱して表面
を清浄化した後、適宜の基板温度に設定し、Ａｓの分子
線セルのシャッタを開いてＳｉ基板表面にＡｓ分子線を
照射し１次いで、Ａｓ分子線セルのシャッタを閉じ、２
分子線セル、Ｇａ分子線セルのシャッタを順次開くこと
により、分子線エピタキシャル（ＭＢＥ）法によって、
ＧａＰをエピタキシャル成長させることもできる。
なるｍ−ｖ族化合物半導体を形成するに際して、ＭＯＣ
ＶＤ法を用いてエピタキシャル成長を行った場合につい
て説明したが、上記実施例は一つの例示であって、本発
明の精神を逸脱しない範囲内で、他の結晶成長装置およ
び他の■−■族化合物半導体材料を適用できることもま
たここに言うまでもない。例えば、Ｓｉ基板上にＧａＰ
を形成する場合、Ｓｉ基板を超高真空中で加熱して表面
を清浄化した後、適宜の基板温度に設定し、Ａｓの分子
線セルのシャッタを開いてＳｉ基板表面にＡｓ分子線を
照射し１次いで、Ａｓ分子線セルのシャッタを閉じ、２
分子線セル、Ｇａ分子線セルのシャッタを順次開くこと
により、分子線エピタキシャル（ＭＢＥ）法によって、
ＧａＰをエピタキシャル成長させることもできる。
以上述べてきたように５本発明の■−Ｖ族化合物半導体
のエピタキシャル成長方法を適用することによって、従
来技術の有していた課題を解消して、Ｓｉ基板上に、Ｓ
ｉのオートドーピングを抑制した、高品質の■−■族化
合物半導体のエピタキシャル成長を行わせることが可能
になった。
のエピタキシャル成長方法を適用することによって、従
来技術の有していた課題を解消して、Ｓｉ基板上に、Ｓ
ｉのオートドーピングを抑制した、高品質の■−■族化
合物半導体のエピタキシャル成長を行わせることが可能
になった。
また、これによって、キャリヤ濃度等によってより高精
度のデバイス設計を行うことが可能となり、デバイス性
能が向上する等の効果も大きい。
度のデバイス設計を行うことが可能となり、デバイス性
能が向上する等の効果も大きい。
【図面の簡単な説明】
第１図は本発明のｍ−ｖ族化合物半導体のエピタキシャ
ル成長方法をＭＯＣＶＤ法を用いて行った場合の工程を
示す図、第２図はＳｉ基板上に形成したＧａＰエピタキ
シャル成長層の深さ方向に対する各元素の相対１度を示
す図である。 特許出願人 日本電信電話株式会社
ル成長方法をＭＯＣＶＤ法を用いて行った場合の工程を
示す図、第２図はＳｉ基板上に形成したＧａＰエピタキ
シャル成長層の深さ方向に対する各元素の相対１度を示
す図である。 特許出願人 日本電信電話株式会社
Claims (1)
- １、Ｓｉ基板上へのIII−Ｖ族化合物半導体のエピタキ
シャル成長方法において、成長工程の初期に、Ｓｉ基板
を、形成しようとするIII−Ｖ族化合物を構成するＶ族
元素とは異なるＶ族元素からなるガス雰囲気中に置くか
、あるいは、該元素の分子線を照射する工程を有するこ
とを特徴とするIII−Ｖ族化合物半導体のエピタキシャ
ル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187388A JPH01245512A (ja) | 1988-03-28 | 1988-03-28 | ３−ｖ族化合物半導体のエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7187388A JPH01245512A (ja) | 1988-03-28 | 1988-03-28 | ３−ｖ族化合物半導体のエピタキシャル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245512A true JPH01245512A (ja) | 1989-09-29 |
Family
ID=13473068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7187388A Pending JPH01245512A (ja) | 1988-03-28 | 1988-03-28 | ３−ｖ族化合物半導体のエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245512A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397738A (en) * | 1992-04-15 | 1995-03-14 | Fujitsu Ltd. | Process for formation of heteroepitaxy |
| US6419742B1 (en) * | 1994-11-15 | 2002-07-16 | Texas Instruments Incorporated | method of forming lattice matched layer over a surface of a silicon substrate |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530835A (en) * | 1978-08-25 | 1980-03-04 | Takashi Katoda | Method of forming heterogeneous junction in semiconductor |
-
1988
- 1988-03-28 JP JP7187388A patent/JPH01245512A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530835A (en) * | 1978-08-25 | 1980-03-04 | Takashi Katoda | Method of forming heterogeneous junction in semiconductor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397738A (en) * | 1992-04-15 | 1995-03-14 | Fujitsu Ltd. | Process for formation of heteroepitaxy |
| US6419742B1 (en) * | 1994-11-15 | 2002-07-16 | Texas Instruments Incorporated | method of forming lattice matched layer over a surface of a silicon substrate |
| US7781326B2 (en) | 2001-02-02 | 2010-08-24 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US7732325B2 (en) | 2002-01-26 | 2010-06-08 | Applied Materials, Inc. | Plasma-enhanced cyclic layer deposition process for barrier layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399522A (en) | Method of growing compound semiconductor | |
| US5019529A (en) | Heteroepitaxial growth method | |
| US8728938B2 (en) | Method for substrate pretreatment to achieve high-quality III-nitride epitaxy | |
| JP2008531458A (ja) | 格子不整合基板のための単一工程の高温核生成方法 | |
| JPH01500313A (ja) | 化合物半導体材料をエピタキシャル成長させる方法 | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JPH07176485A (ja) | 基板上にＧｅを堆積させる方法および半導体デバイスの製造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP3353527B2 (ja) | 窒化ガリウム系半導体の製造方法 | |
| JP3895410B2 (ja) | Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法 | |
| JPH01245512A (ja) | ３−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| CN112760611B (zh) | 一种提高mocvd外延薄膜质量的优化生长方法 | |
| JP2577550B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法 | |
| KR20050058954A (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH07142404A (ja) | 選択成長用マスクの形成方法及びその除去方法 | |
| JPH06177046A (ja) | ヘテロエピタキシャル成長方法 | |
| JPS6134922A (ja) | 超格子半導体装置の製造方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPH10242055A (ja) | 窒化物半導体成膜方法 | |
| JPH02210817A (ja) | Ｉｎｐエピタキシャル成長方法 | |
| JPH06124892A (ja) | ＧａＡｓ酸化膜のパターニング方法 | |
| JPH0897142A (ja) | 半導体基板及びその製造方法 |