JPH01500313A - 化合物半導体材料をエピタキシャル成長させる方法 - Google Patents
化合物半導体材料をエピタキシャル成長させる方法Info
- Publication number
- JPH01500313A JPH01500313A JP62504316A JP50431687A JPH01500313A JP H01500313 A JPH01500313 A JP H01500313A JP 62504316 A JP62504316 A JP 62504316A JP 50431687 A JP50431687 A JP 50431687A JP H01500313 A JPH01500313 A JP H01500313A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- semiconductor material
- vapor
- surface area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02499—Monolayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
化合物半導体材料をエピタキシャル成長させる方法関連出願への引照
本出願は、「シリコン上にヒ化ガリウムをエピタキシャル成長させる方法」と題
しそして本件出願人に譲渡された、ジャムブー ケイ、ジャストす(Shamb
hu K、 5hastry )を発明者とする1986年6月14日付は米国
特許出願番号885,343号の部分継続出願である。
発明の背景
本発明は半導体材料に関する。特には、本発明は、半導体材料を同一の或いは別
種の材料製基板上に工とタギシャル成長させる方法に関する。
化合物半導体デバイス並びに化合物半導体デバイスを含む集積回路の作製におい
て、絶縁性及び半導電性材料の基板上に直接単結晶化合物半導体材料層をエピタ
キシャル成長させることが必要である。有機金属気相エピタキシー(MOVPE
)技術がこの目的のために使用されている。
III −V族化合物半導体材料の単結晶構造中の転位の密度はシリコンに較べ
て高い、転位は、バルク結晶がその成長温度から冷却されている間に熱的に誘起
される応力による。これら転位は、バルク結晶から作製されたウェハ或いは基板
中に存在し、そして基板上にエピタキシャル成長せしめられる材料中に仏語する
。m−v族化合物半導体材料を例えばシリコン及びサファイアのような異種材料
の基板上に成長せしめて満足し得るデバイス等級の層を得ることは更に一層困難
であった。人工的な層である超格子構造を導入するような幾つかの技術がエピタ
キシャル成長■−v族化合物半導体材料における転位密度を減少するのに使用さ
れたが、追加的な複雑で困難な問題がこれら構造にはどうしてもつきまとった。
発明の概要
本発明に従って、基板上に化合物半導体材料をエピタキシャル成長せしめる改善
方法は、露出した表面域を具備する基板を用意することから始まる。この基板表
面域上にナトリウムイオンが導入される。その後、単結晶化合物半導体材料が有
機金属気相(metalorganic vaporphase )エピタキシ
ー技術を使用することにより基板表面域上に成長せしめられる。
エピタキシャル成長過程中のナトリウムイオンの存在は、絶縁性及び半導電性基
板上に直接低転位密度単一ドメイン化合物半導体層を得るに当ってのプロセスの
再現性を大幅に改善する。
図面の簡単な説明
図面において、
第1図は、本発明に従ってシリコン基板上にM○VPE成長GaAsのサンプル
中のAs、 Si及びNaイオンの分布のプロフィルであり、そして
第2図は、(a)本発明方法に従ってナトリウム処理されたシリコン基板上での
MOVPE成長GaAsのサンプル及び(b)ナトリウム処理さないシリコン基
板上でのMOVPE成長GaAsのサンプルの表面形態学特性を例示する顕微鏡
写真である。
本発明について、他の又別の目的、利点及び利用可能性と併せて一層の理解のた
めに、上記図面と関連して次の開示及び添付特許請求の範囲を参照されたい。
詳細な説明
本発明は、実質単結晶の半導電性或いは絶縁性材料から成る基板上での半導体材
料のエピタキシャル成長と関係する。詳しくは、本方法は、化合物半導体材料、
シリコン及びAlzOsから成る基板上での化合物半導体材料のMOVPE成長
に向けられる。ここで関心のある化合物半導体材料としては、GaAs、 rn
P、 1nAs、 InGaAs、 GaAlAs及びInGaAsPのよりな
■−V族化合物半導体材料そしてまたGaAlAs /GaAs及びInGaA
sP/ InPのようなm−v族へテロ接合材料を形成するその組合わせが挙げ
られる。本方法はまた、■−■族化合物半導体材料のホモ−エピタキシャル成長
及びヘテロ−エピタキシャル成長に対しても使用され得る。様々の電導型付与物
質が特定領域の所望の電導特性を確立するために化合物半導体材料中に導入され
つる。代表的な電導型付与物質として、シリコン、硫黄、テルル、セレン、ベリ
リウム、亜鉛、カドミウム及びマグネシウムが挙げられる。
基板及びエピタキシャル成長材料は、例えばヒ化ガリウム上へのヒ化ガリウムの
ように同一でもよいし、或いはシリコン乃至Al2O3(サファイア)上へのヒ
化ガリウムのように別種としてもよい6エビタキシヤル成長材料がデバイス等級
のものであるためには、基板は実質上単結晶材料である。Al2O3(サファイ
ア或いはアルミナ)基板は単結晶シリコンに較べてその単結晶構造中に多数の不
連続部を有し得るが、化合物半導体材料のへテロ−エピタキシャル成長層用の基
板として供する目的に対してはまだなお実質単結晶と見なしつる。
化合物半導体材料のホモ−エピタキシャル成長及びヘテロ−エピタキシャル成長
のため本発明方法を実施するに当たり、微量のナトリウム(Na)イオンが基板
とエピタキシャル成長化合物半導体材料との界面となる基板表面上に導入される
。ナトリウムは1乃至2単一層(単分子膜)の量において存在し得る。ナトリウ
ム処理基板は、一般に知られるMOVPE技術に従って処理されそして好ましく
は上記ジャムブー ケイ、ジャストリの出願に開示されるような2段階MOVP
Eプロセスが使用されつる。
所望量のナトリウムイオンを提供するためにエピタキシャル成長工程に先立って
基板を処理するのに効果的な方法は、その他の点では従来からの洗浄溶液により
ナトリウムを導入することである。ナトリウムイオンは洗浄溶液中に溶解したN
a、 NaC1,NaF、或いはNa叶の形で存在し得る。すトリウムイオンは
、溶液中その約1重量%の量において存在する。詳しくは、Na、NaC1,或
いはNaFがヒ化ガリウム基板を浄化するのに従来から使用されている20%H
CI溶液中に添加される。代表的に、シリコン基板はHF20%溶液で洗浄され
る0本発明に従えば、NaFが希釈HF溶液に添加される。サファイア(AhO
s)基板を洗浄するためには、Na、NaOH1或いはNaFが代表的に使用さ
れる脱イオン水に添加される。使用されるナトリウム基試薬は高純度、好ましく
は99.99%以上のものであることが重要である。鉄、マグネシウム、ベリリ
ウム等のような半導体デバイスに特別に有害であることが知られている金属不純
物は、これら不純物がヒ化ガリウムにおいて電気的に活性であるから最小限でし
か存在してはならない。
追加的に、この処理中基板への3〜5Vのアノードバイアスの適用が表面上への
ナトリウムイオンの導入を増進する。水素電極に対するナトリウムイオンの電気
化学的ポテンシャルは約−2,718Vであり、従って正のすトリウムイオンに
対する自然の傾向は、中性になろうとするであろう、2.718Vを越えるアノ
ードバイアスはこの自然の傾向を減少し、それにより基板表面上のナトリウムイ
オンの濃度を増大する。
ナトリウム処理を受けた後、基板は、真空引きされそしてアルゴンで数回フラッ
シュされたMOVPE反応器の導入室に置かれる。その後、基板は、反応室に移
されそしてグラファイトサスセプタ上に置かれる。グラファイトサスセプタは石
英反応管を包囲する誘導加熱用コイルに適用されるRFエネルギーにより加熱さ
れる。
より詳しくは、ヒ化ガリウム上にヒ化ガリウムのホモ−エピタキシャル層が本発
明方法により成長せしめられるとき、単結晶ヒ化ガリウム基板がNa、NaC]
、或いはNaFの形で約1重量%ナトリウムを含有する20%HCI溶液中に浸
漬することにより処理される。やはり溶液中に浸漬された白金電極に対して+3
■の電圧が基板に適用される。処理は10〜15秒実施されそして後基板は吹き
付は乾燥される。
ヒ化ガリウム基板はMOVPE反応器内に置かれそして圧力が25〜50トルへ
と減圧される。基板の温度が昇温さねそして基板が300℃に達するとき、アル
シン(水素中10%A s Hs )が56標準cm’/分(sccm)の流量
で導入される。温度が600℃に上げられ、そしてトリエチルガリウム(水素中
2%TEG)がまた1、 25 secmの流量で反応室内に導入される。構成
元素を含む蒸気が、5標準9.7分(slm)の水素キャリヤガス流量で反応室
内に搬送される。これら条件下で、ヒ化ガリウムは約40nm/分(nm:ナノ
メータ)の速度で成長しそして10〜12μの層が4〜5時間で成長せしめられ
る。シリコントープされたヒ化ガリウム層か、基板を650 ’Cの温度にカロ
熱しつつシラン(水素中02%S iH,)をアルシン及びトリエチルガリウム
と共に導入することにより成長せしめられる。
単結晶シリコン基板上にヒ化ガリウムをヘテロー二ビタキシャル成長せしめるた
めには、基板は先ず、溶液にNaC1或いはNaFの添加により約1重量%ナト
リウムイオンを含有する20%HF溶液中に浸漬しつつ+3vにおいて10〜1
5秒間アノード処理される。
その後、処理された基板は、MOVPE反応室内に置かれそして上述したジャム
ブー ケイ、ジャストリの出願の教示に従って処理される。圧力が25〜50ト
ル、好ましくは40トルに減圧され、基板の温度が昇温される。基板が300”
Cに達する時、アルシン(水素中10%ASH3)が56 sccmの流量で室
内に導入される。温度が425〜450℃、好ましくは約450℃にて安定化さ
れるとき、トリエチルガリウム(水素中2%TEG)が8 secmの流量で反
応室内に導入せしめられる0反応室に導入されるヒ素原子対ガリウム原子の比率
は、約300対1であり、望ましくは約200対1以上である0反応室内の条件
は、シリコン基板上でのヒ化ガリウムの成長速度が約3 nm/分であるような
ものである。これら条件は2〜3分維持されて、約5〜10nmの種晶層を生成
する。基板温度は、575〜650℃の範囲の温度、好ましくは約600℃(ヒ
化ガリウムがシランからのシリコンでトープされているなら650℃)の温度に
昇温さねる。アルシン蒸気の流量は同一に保持され、そしてトリエチルガリウム
−水素混合物の流量が125 secmに増大される。これら条件下で、ヒ化ガ
リウム緩衝層が約40nm/分の速度で成長せしめられる。これら条件は、所望
厚のヒ化ガリウム層を得るよう所望だけ長時間維持され得る。
こうして成長せしめられたヒ化ガリウム屡は、単一ドメインを有し、非常に低い
転位密度を有する。第1図は、二次イオン質量分析(SIMS)により測定した
ものとして、(100)シリコン基板上に成長せしめられた1ミクロン厚のGa
Asエピタキシャル層におけるNa、Si及びAsの深さプロフィルを例示する
。サンプルは、前述したような2段階MOVPE法に従って生成された。第1図
から分かるように、GaAs−5t界面において高いNaビークが観察される。
第2図は、シリコン上に成長せしめられたヒ化ガリウムにおいて(a)本発明に
従って予備すl・リウム処理されたサンプルと(b)予備ナトリウム処理されな
いサンプルとの表面形態を示す顕微鏡写真である。ナトリウム処理サンプルは、
何ら認め得る逆位相ドメインを伴わない鏡面状の、平滑な、エビタキシャルヒ化
ガリウム層を生成した。ナトリウム処理なしで成長せしめられた層は、肉眼で見
て曇っておりそして逆位相ドメインから成った。
代表的に、■−■族化合物半導体材料における逆位相境界は、その最も簡単な形
態において、■族或いは■族原子の2つの隣り合う面に存在する。即ち、それら
は電気的に荷電された欠陥面である。シリコン基板状にヒ化ガリウムをエピタキ
シャル成長せしめるとき、GaAsの最初の単−屡の形成後、シリコン表面上の
結晶段は結局隣り合う段にわたり異なった極性を有するヒ化ガリウムの形成をも
たらす。その結果、逆位相ドメイン境界が段の縁辺にかけて生ずる。本発明に従
って基板を処理する場合、段における或いはその近傍でのナトリウムイオンの存
在は恐らく極性逆転状態を軽減し従って逆位相ドメインの密度を減するものと理
論づりされる。また、ナトリウムが成長しつつあるエビタキシャルヒ化ガリウム
層に取り込まれるにつれ、ナトリウム陽イオンは移動しそして逆位相境界におい
てヒ素陰イオンと結合することも起こりつよう。ナトリウムに対して、ヒ化ガリ
ウム中のガリウムは、陽性であり、従ってナトリウム陽イオンは移動しそしてガ
リウム陰イオンと結合する。この作用は、■族或いはV族原子の列の一つがこの
態様でナトリウムイオンにより中和されるから、逆位相境界の移動を完全に阻止
しよう。ナトリウムイオンは非晶質媒体中できわめて可動性でありそして核生成
中の初期状態においてヒ化ガリウムは核生成プロセスでの無秩序性により非晶質
となる傾向があることが知られているから、ナトリウムイオンはこのプロセス段
階中容易に移動し得る。
転位は結晶構造中の線欠陥であり従って逆位相境界の集合を形成する。ナトリウ
ム付着過程がそれが逆位相境界に作用するのと同態様で転位を減少或いは排除す
ることも起こりえよう。シリコン乃至サファイア上でのヒ化ガリウムエピタキシ
ャル成長の初期段階において、転位が先ず形成され、そして転位の横方向の累積
が逆位相境界を実質上誘発する。つまり、最初の第1或いは第2原子層における
転位の形成が抑制されるなら、逆位相境界はまったく無くなるものと考えられる
。基板表面上のナトリウムイオンの存在がこの目的を達成することは予想されつ
る。As−Na及びGa−Na結合の両方がヒ化ガリウム中のAs−Ga結合よ
りも一層イオン性で成ることも考えられる。即ち、ナトリウムイオンは成る角度
及び空間位置に自身を固定的に置くことを必要としない。斯くして、この結合の
イオン的特性は基板材料とエピタキシャル材料との間での格子不整合を緩和する
のを助成しそれにより界面における転位密度を減少する。
基板とエピタキシャル成長層の成る種の組み合わせが以上で論議されたが、本発
明方法は、他のへテロ−エピタキシャル構造にも拡大応用し得る。基本的に必要
なことは、エピタキシャル成長材料の第1或いは第2単一層の形成中の格子不整
合問題と界面電荷不均衡問題を克服することである。本発明に従って基板表面上
にすトリウムイオンを導入することにより、これら問題は排除され、上に論議し
たような改善された結果を有する化合物半導体材料のエピタキシャル成長を可能
ならしめる。
本発明に従って成長せしめられた、エビタキシャルヒ化ガリウム層の電気的品質
は劣化しない。300Kにおいて約8.000cm2/V−s 、 77 Kに
おいて210,000cm2/V−sそして42Kにおいて309. OOOc
m2/V−sのピーク移動度の電子移動度が650℃の温度において成長せしめ
られたホモーエビタキシャルヒ化ガリウム層において測定された。加えて、4.
2にホトルミネッセンスを使用してのこれら層の特性評価は、エピタキシャル材
料の高度の光学的品質を示した。
本発明の好ましい具体例と考えられるものが示されそして記載されたが、添付特
許請求の範囲により定義されるものとしての本発明から逸脱することなく様々の
変更や改変をそこに為し得ることは当業者には明らかであろう。
エ・ソケンク゛−1斗間 ()方)
(a) (b)
国際調査報告
“011−^−””臘 PC?10587101650
Claims (1)
- 【特許請求の範囲】 1.基板上に化合物半導体材料をエピタキシャル成長せしめる方法であって、 露出した表面域を具備する基板を用意すること、該表面域にナトリウムイオンを 導入すること、そして前記基板表面域上に単結晶化合物半導体材料を有機金属気 相エピタキシャル成長せしめることを包含する化合物半導体材料エピタキシャル 成長方法。 2.前記基板が実質上単結晶の絶縁性或いは半導電性材料から成る特許請求の範 囲第1項記載の方法。 3.前記表面域へのナトリウムイオンの導入が前記基板をナトリウムイオンを含 有する液体溶液に浸漬することを含む特許請求の範囲第2項記載の方法。 4.基板が液体溶液中に浸漬されている間正の電位が基板に適用される特許請求 の範囲第3項記載の方法。 5.前記基板表面域上に単結晶化合物半導体材料を金属有機物蒸気相エピタキシ ャル成長せしめることが該基板を室内に置くこと、及び 該基板を加熱しつつ、化合物半導体材料の一構成元素を含む第1蒸気と化合物半 導体材料の別の構成元素を含む第2蒸気とを該室内に導入して前記基板表面域上 に化合物半導体材料の単結晶層を成長せしめることを含む特許請求の範囲第4項 記載の方法。 6.前記液体溶液が約1重量%ナトリウムを含有する特許請求の範囲第5項記載 の方法。 7.基板上に化合物半導体材料をエピタキシャル成長せしめる方法であって、 露出した表面域を具備する基板を用意すること、該表面域にナトリウムイオンを 導入すること、該基板を室内に置くこと、 該基板を第1温度に加熱しつつ、化合物半導体材料の一構成元素を含む第1蒸気 と化合物半導体材料の別の構成元素を含む第2蒸気とを該室内に導入して、第1 付着段階中基板の露出表面域に単結晶化合物半導体材料の第1の比較的薄い層を 成長せしめること 基板の温度を第2温度に増大すること、そして該基板を前記第2温度に加熱しつ つ、前記第1蒸気と第2蒸気とを該室内に導入して、第2付着段階中前記単結晶 化合物半導体材料第1層上に単結晶化合物半導体材料の第2の比較的厚い層を成 長せしめることを包含する化合物半導体材料エピタキシャル成長方法。 8.前記基板が実質上単結晶の絶縁性或いは半導電性材料から成る特許請求の範 囲第7項記載の方法。 9.前記表面域へのナトリウムイオンの導入が前記基板をナトリウムイオンを含 有する液体溶液に浸漬することを含む特許請求の範囲第8項記載の方法。 10.前記基板が実質上単結晶のシリコン、III−V族化合物半導体材料或い はAl2O3から成る特許請求の範囲第9項記載の方法。 11.前記化合物半導体材料がヒ化ガリウムである特許請求の範囲第10項記載 の方法。 12.第1蒸気がアルシンを含みそして第2蒸気がトリエチルガリウムを含む特 許請求の範囲第11項記載の方法。 13.第1温度が425〜450℃に範囲にありそして第2温度が575〜65 0℃に範囲にある特許請求の範囲第12項記載の方法。 14.前記第1付着段階中前記第1蒸気及び第2蒸気が約3nm/分の成長速度 で前記第1層の厚さを成長せしめる流量で導入され、そして前記第2付着段階中 前記第1蒸気及び第2蒸気が約40nm/分の成長速度で前記第2層の厚さを成 長せしめる流量で導入される特許請求の範囲第13項記載の方法。 15.前記第1付着段階に先立って、室内に第1蒸気を導入する特許請求の範囲 第14項記載の方法。 16.前記第1付着段階が2〜3分間実施されそして5〜10nmの第1層が成 長せしめられる特許請求の範囲第15項記載の方法。 ]7.前記第1付着段階中室内に導入されるヒ素原子対ガリウム原子の比率が少 なくとも200対1である特許請求の範囲第13項記載の方法。 18.前記第1付着段階に先立って、室内に第1蒸気を導入する特許請求の範囲 第17項記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US885,343 | 1986-07-14 | ||
US06/885,343 US4699688A (en) | 1986-07-14 | 1986-07-14 | Method of epitaxially growing gallium arsenide on silicon |
US07/059,441 US4891091A (en) | 1986-07-14 | 1987-06-08 | Method of epitaxially growing compound semiconductor materials |
US059,441 | 1987-06-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01500313A true JPH01500313A (ja) | 1989-02-02 |
Family
ID=26738755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62504316A Pending JPH01500313A (ja) | 1986-07-14 | 1987-07-07 | 化合物半導体材料をエピタキシャル成長させる方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4891091A (ja) |
EP (1) | EP0276257A4 (ja) |
JP (1) | JPH01500313A (ja) |
WO (1) | WO1988000625A1 (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2255399B (en) * | 1991-05-02 | 1994-10-19 | Martin John Lenzini | Magazine systems |
US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
CN1430792A (zh) * | 2000-05-31 | 2003-07-16 | 摩托罗拉公司 | 半导体器件及方法 |
US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
US6427066B1 (en) | 2000-06-30 | 2002-07-30 | Motorola, Inc. | Apparatus and method for effecting communications among a plurality of remote stations |
US6410941B1 (en) | 2000-06-30 | 2002-06-25 | Motorola, Inc. | Reconfigurable systems using hybrid integrated circuits with optical ports |
US6477285B1 (en) | 2000-06-30 | 2002-11-05 | Motorola, Inc. | Integrated circuits with optical signal propagation |
AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6638838B1 (en) * | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6583034B2 (en) | 2000-11-22 | 2003-06-24 | Motorola, Inc. | Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure |
US6563118B2 (en) | 2000-12-08 | 2003-05-13 | Motorola, Inc. | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same |
US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US7046719B2 (en) | 2001-03-08 | 2006-05-16 | Motorola, Inc. | Soft handoff between cellular systems employing different encoding rates |
WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6472694B1 (en) | 2001-07-23 | 2002-10-29 | Motorola, Inc. | Microprocessor structure having a compound semiconductor layer |
US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
US6462360B1 (en) | 2001-08-06 | 2002-10-08 | Motorola, Inc. | Integrated gallium arsenide communications systems |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
US6818533B2 (en) * | 2002-05-09 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd | Epitaxial plasma enhanced chemical vapor deposition (PECVD) method providing epitaxial layer with attenuated defects |
US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
US9595438B2 (en) | 2011-09-12 | 2017-03-14 | Nasp Iii/V Gmbh | Method for producing a III/V Si template |
US9275861B2 (en) | 2013-06-26 | 2016-03-01 | Globalfoundries Inc. | Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3370980A (en) * | 1963-08-19 | 1968-02-27 | Litton Systems Inc | Method for orienting single crystal films on polycrystalline substrates |
US4368098A (en) * | 1969-10-01 | 1983-01-11 | Rockwell International Corporation | Epitaxial composite and method of making |
DE2021345A1 (de) * | 1970-04-30 | 1972-01-13 | Siemens Ag | Verfahren zum Herstellen von sauerstoffarmen Galliumarsenid unter Verwendung von Silicium oder Germanium als Dotierstoff |
US4177321A (en) * | 1972-07-25 | 1979-12-04 | Semiconductor Research Foundation | Single crystal of semiconductive material on crystal of insulating material |
SU438065A1 (ru) * | 1972-08-23 | 1974-07-30 | Предприятие П/Я Х-5936 | Состав дл изготовлени активного сло порогового элемента |
US3963538A (en) * | 1974-12-17 | 1976-06-15 | International Business Machines Corporation | Two stage heteroepitaxial deposition process for GaP/Si |
US4032418A (en) * | 1975-01-16 | 1977-06-28 | Jovan Antula | Method of introducing impurities into a semiconductor |
US4062706A (en) * | 1976-04-12 | 1977-12-13 | Robert Arthur Ruehrwein | Process for III-V compound epitaxial crystals utilizing inert carrier gas |
US4042447A (en) * | 1976-11-01 | 1977-08-16 | Sotec Corporation | Crystallizing a layer of silicon on a sodium thallium type crystalline alloy substrate |
US4177298A (en) * | 1977-03-22 | 1979-12-04 | Hitachi, Ltd. | Method for producing an InSb thin film element |
US4147571A (en) * | 1977-07-11 | 1979-04-03 | Hewlett-Packard Company | Method for vapor epitaxial deposition of III/V materials utilizing organometallic compounds and a halogen or halide in a hot wall system |
US4255208A (en) * | 1979-05-25 | 1981-03-10 | Ramot University Authority For Applied Research And Industrial Development Ltd. | Method of producing monocrystalline semiconductor films utilizing an intermediate water dissolvable salt layer |
US4537651A (en) * | 1981-05-22 | 1985-08-27 | United Technologies Corporation | Method for removing semiconductor layers from salt substrates |
US4407694A (en) * | 1981-06-22 | 1983-10-04 | Hughes Aircraft Company | Multi-range doping of epitaxial III-V layers from a single source |
JPS6012724A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 化合物半導体の成長方法 |
US4504331A (en) * | 1983-12-08 | 1985-03-12 | International Business Machines Corporation | Silicon dopant source in intermetallic semiconductor growth operations |
US4588451A (en) * | 1984-04-27 | 1986-05-13 | Advanced Energy Fund Limited Partnership | Metal organic chemical vapor deposition of 111-v compounds on silicon |
-
1987
- 1987-06-08 US US07/059,441 patent/US4891091A/en not_active Expired - Fee Related
- 1987-07-07 WO PCT/US1987/001650 patent/WO1988000625A1/en not_active Application Discontinuation
- 1987-07-07 JP JP62504316A patent/JPH01500313A/ja active Pending
- 1987-07-07 EP EP19870904786 patent/EP0276257A4/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
WO1988000625A1 (en) | 1988-01-28 |
US4891091A (en) | 1990-01-02 |
EP0276257A4 (en) | 1988-10-20 |
EP0276257A1 (en) | 1988-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01500313A (ja) | 化合物半導体材料をエピタキシャル成長させる方法 | |
Akasaki et al. | Effects of ain buffer layer on crystallographic structure and on electrical and optical properties of GaN and Ga1− xAlxN (0< x≦ 0.4) films grown on sapphire substrate by MOVPE | |
JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
Chen et al. | Structure of CdTe (111) B grown by MBE on misoriented Si (001) | |
JPH01225114A (ja) | 半導体薄膜の製造方法 | |
Ho et al. | MOVPE of AlN and GaN by using novel precursors | |
Ohtake et al. | Polarity controlled InAs {111} films grown on Si (111) | |
Löher et al. | Van der Waals epitaxy of three‐dimensional CdS on the two‐dimensional layered substrate MoTe2 (0001) | |
US6339014B1 (en) | Method for growing nitride compound semiconductor | |
US5229332A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
US5529640A (en) | Epitaxial metal-insulator-metal-semiconductor structures | |
Usui et al. | Role of TiN Film in the Fabrication of Freestanding GaN Wafers Using Hydride Vapor Phase Epitaxy with Void‐Assisted Separation | |
JP2006324512A (ja) | 窒化物半導体薄膜およびその製造方法 | |
Thompson et al. | Epitaxial growth of II–VI compounds on sapphire substrates | |
KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
Ueda et al. | Heteroepitaxy of InGaAs on GaAs substrate with InAlAs intermediate layer | |
CA1301035C (en) | Method of epitaxially growing compound semiconductor materials | |
Bradley et al. | Control of defects in the heteroepitaxial growth of GaAs on silicon | |
Oishi et al. | Growth and characterization of CuGaS2 thin films on (100) Si by vacuum deposition with three sources | |
Wang et al. | Lateral overgrowth mechanisms and microstructural characteristics of bulk-like GaN layers grown by sublimation method | |
JPH01245512A (ja) | 3−v族化合物半導体のエピタキシャル成長方法 | |
Ramamoorthy et al. | Epi-n-ZnO/< 100> Si, GaAs and InP by L-MBE: a novel approach for III–V devices | |
Xue et al. | Surface superstructures and optical properties of wurtzite GaN grown on 6H-SiC | |
Rzhanov et al. | Molecular beam epitaxial growth of germanium and silicon films: Surface structure, film defects and properties | |
KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 |