JP2010092969A - ウエハおよびその製造方法 - Google Patents
ウエハおよびその製造方法 Download PDFInfo
- Publication number
- JP2010092969A JP2010092969A JP2008259619A JP2008259619A JP2010092969A JP 2010092969 A JP2010092969 A JP 2010092969A JP 2008259619 A JP2008259619 A JP 2008259619A JP 2008259619 A JP2008259619 A JP 2008259619A JP 2010092969 A JP2010092969 A JP 2010092969A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- substrate
- ions
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】ウエハの反りを極めて小さくしたウエハを提供する。
【解決手段】中間層2、バッファ層3、チャネル層4および障壁層5は、順に、エピタキシャル成長により、基板1に積層される。バッファ層3は、イオンを注入されて、イオン注入領域6を形成する。このイオン注入領域6の結晶性は、劣化されている。そして、バッファ層3は、基板1から受ける応力を断ち切って、ウエハの反りを緩和する。
【選択図】図1
【解決手段】中間層2、バッファ層3、チャネル層4および障壁層5は、順に、エピタキシャル成長により、基板1に積層される。バッファ層3は、イオンを注入されて、イオン注入領域6を形成する。このイオン注入領域6の結晶性は、劣化されている。そして、バッファ層3は、基板1から受ける応力を断ち切って、ウエハの反りを緩和する。
【選択図】図1
Description
この発明は、窒化物系III‐V族化合物半導体層を有するウエハおよびその製造方法に関する。
従来、窒化物系III‐V族化合物半導体であるAlGaN/GaNを用いたヘテロ構造は、GaN基板が高価であることから、サファイアやSi基板の上に結晶成長が行われている。
サファイアやSi基板上の窒化物系III‐V族化合物半導体の成長において、基板との結晶構造の違い、基板との格子不整合、基板との熱膨張係数差を緩和するためにさまざまなバッファ層構造が用いられている。
特にSi基板の場合には、Si基板と窒化物系III‐V族化合物半導体との熱膨張係数差が大きいため、バッファ層として、応力をバランスさせた多層膜構造が用いられている(特開平2−229476号公報:特許文献1参照、特開平11−40850号公報:特許文献2参照)。
特開平2−229476号公報
特開平11−40850号公報
しかしながら、一般的に、サファイア基板上に、窒化物系III‐V族化合物半導体を成長した場合には、ウエハそのものは上に凸に反る傾向にあり、Si基板上に、窒化物系III‐V族化合物半導体を成長した場合には、ウエハそのものは下に凸に反る傾向にある。
また、Si基板上では、GaNの膜厚を厚くするほどウエハの反りの大きさが大きくなり、厚膜成長が出来ないという問題がある。
さらに、基板裏面まで到達する貫通電極を形成するために、このように反ったままのウエハの裏面研磨をすることでさらにウエハの反りが大きくなり、研磨そのものに支障をきたすという問題が生じる。
一方、成長後のウエハそのものの反りが小さい場合でも、基板を研磨することによって応力のバランスがくずれて、ウエハの反りが増大する可能性がある。
そこで、この発明の課題は、ウエハの反りを極めて小さくしたウエハおよびその製造方法を提供することにある。
上記課題を解決するため、この発明のウエハは、
基板と、
この基板に積層された複数の窒化物系III‐V族化合物半導体層と
を備え、
この半導体層は、上記基板に順に積層される少なくともバッファ層、チャネル層および障壁層を含み、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されていることを特徴としている。
基板と、
この基板に積層された複数の窒化物系III‐V族化合物半導体層と
を備え、
この半導体層は、上記基板に順に積層される少なくともバッファ層、チャネル層および障壁層を含み、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されていることを特徴としている。
この発明のウエハによれば、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されているので、この劣化された半導体層が、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
また、一実施形態のウエハでは、上記注入するイオンは、Al,Ga,In,N,CまたはMgである。
この実施形態のウエハによれば、上記注入するイオンは、Al,Ga,In,N,CまたはMgであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
また、一実施形態のウエハでは、上記イオンを注入された半導体層は、上記バッファ層である。
この実施形態のウエハによれば、上記イオンを注入された半導体層は、上記バッファ層であるので、バッファ層が、基板から受ける応力を断ち切って、チャネル層は、基板の応力を受けない。したがって、チャネル層を厚くしても、ウエハの反りは大きくならないので、チャネル層を厚くできる。
また、この発明のウエハの製造方法は、
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層する工程と、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程と
を備えることを特徴としている。
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層する工程と、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程と
を備えることを特徴としている。
この発明のウエハの製造方法によれば、基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層する工程と、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程とを備えるので、この劣化された半導体層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
また、すべての半導体層を成長した後に、イオンを注入するため、製造工程を単純化できる。
また、一実施形態のウエハの製造方法では、上記イオンを注入した後、窒素雰囲気中で1000℃以上1200℃以下の温度で熱処理を行う工程を備える。
この実施形態のウエハの製造方法によれば、上記イオンを注入した後、窒素雰囲気中で1000℃以上1200℃以下の温度で熱処理を行う工程を備えるので、チャネル層および障壁層によって形成される2次元電子ガス領域の結晶は、イオン注入により、乱れるが、熱処理を行うことによって、2次元電子ガス領域の結晶性が回復する。
また、この発明のウエハの製造方法は、
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層したウエハを製造する方法であって、
上記基板上に上記バッファ層までの上記半導体層を積層する工程と、
上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、
上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程と
を備えることを特徴としている。
基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層したウエハを製造する方法であって、
上記基板上に上記バッファ層までの上記半導体層を積層する工程と、
上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、
上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程と
を備えることを特徴としている。
この発明のウエハの製造方法によれば、上記基板上に上記バッファ層までの上記半導体層を積層する工程と、上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程とを備えるので、この劣化されたバッファ層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
また、バッファ層までを成長して、イオン注入によってバッファ層の結晶性を劣化させてから結晶成長を行うため、基板との結合がバッファ層により既に遮断されており、より厚いチャネル層を成長することが可能となる。
また、一実施形態のウエハの製造方法では、上記注入するイオンは、Al,Ga,In,N,CまたはMgである。
この実施形態のウエハの製造方法によれば、上記注入するイオンは、Al,Ga,In,N,CまたはMgであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
この発明のウエハによれば、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されているので、この劣化された半導体層が、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
この発明のウエハの製造方法によれば、基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層する工程と、上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程とを備えるので、この劣化された半導体層は、基板から受ける応力を断ち切って、ウエハの反りを緩和する。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施形態)
図1は、この発明のウエハの一実施形態である縦断面図を示している。このウエハは、基板としてのSi基板1と、この基板1に積層された複数の窒化物系III‐V族化合物半導体層とを備える。
図1は、この発明のウエハの一実施形態である縦断面図を示している。このウエハは、基板としてのSi基板1と、この基板1に積層された複数の窒化物系III‐V族化合物半導体層とを備える。
この半導体層は、AlGaN/AlN中間層2、AlN/GaNバッファ層3、GaNチャネル層4およびAlGaN障壁層5を含む。中間層2、バッファ層3、チャネル層4および障壁層5は、順に、エピタキシャル成長により、基板1に積層される。
バッファ層3は、多層膜からなる。このバッファ層3は、イオンを注入されて、イオン注入領域6を形成する。このイオンを注入されたバッファ層3(つまり、イオン注入領域6)の結晶性は、劣化されている。
注入するイオンは、Al,Ga,In,N,CまたはMgである。Al,Ga,In,Nは、ウエハの構成元素であり、C,Mgは、高抵抗化を実現できる。なお、注入するイオンとして、深い準位を形成する遷移金属を用いた場合、新たな電流コラップスの原因となる可能性が有るため望ましくない。
次に、上記構成のウエハの製造方法を説明する。
図2Aに示すように、3インチのSi基板1上に、Al0.2Ga0.8N(40nm)/AlN(100nm)中間層2、AlN/GaNバッファ層3(5/20nm、50周期)、GaNチャネル層4(1μm)およびAl0.2Ga0.8N障壁層5(20nm)を、順に、MOCVD法により、積層する。基板1の温度は、1150℃であり、13kPaの圧力で成長させる。
なお、AlGaN/AlN中間層2のAl組成は、特に限定されるものではない。また、AlGaN障壁層5のAl組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
また、AlN/GaNバッファ層3の周期も任意の数を用いることができ、バッファ層3として、AlGaN/AlN多層膜を用いることも可能である。このときのウエハの反りは、下に凸で約50μm(−50μmと標記する)である。
その後、図2Bに示すように、イオン注入装置を用いて、表面から深さ1.5μmのバッファ層3内の領域に、ドーズ量1×1015cm−2のCイオンを注入して、バッファ層3にイオン注入領域6を形成する。このイオン注入領域6の結晶性は、劣化している。
その後、アンモニア雰囲気中1150℃で30分間熱処理を行って、チャネル層4および障壁層5によって形成される2次元電子ガス(2DEG)領域の結晶性を、回復させる。なお、窒素雰囲気中で1000℃以上1200℃以下の温度で熱処理を行ってもよい。
このようにして作成したウエハでは、ウエハの反りの大きさは、約−10μmとなっており、また、基板1を200μmまで研磨しても、ウエハの反りの大きさは、ほとんど変化しなかった。なお、注入するイオンとして、Al,Ga,In,N,Mgを用いた場合でも、ウエハの反りの大きさは、約−15〜−10μmに抑えられた。
上記構成のウエハによれば、基板1と障壁層5との間にあるバッファ層3は、イオンを注入されて、このイオンを注入されたバッファ層3の結晶性は、劣化されているので、この劣化されたバッファ層3が、基板1から受ける応力を断ち切って、ウエハの反りを緩和する。また、バッファ層3が、基板1から受ける応力を断ち切って、チャネル層4は、基板1の応力を受けない。したがって、チャネル層4を厚くしても、ウエハの反りは大きくならないので、チャネル層4を厚くできる。
また、注入するイオンは、Al,Ga,In,N,CまたはMgであるので、注入したイオンは、新たなキャリアを生じず、リーク電流は、増大しない。
また、上記構成のウエハの製造方法によれば、基板1上に、半導体層としてのバッファ層3、チャネル層4および障壁層5を積層する工程と、バッファ層3に、イオンを注入して、このイオンを注入したバッファ層3の結晶性を、劣化させる工程とを備えるので、この劣化されたバッファ層3は、基板1から受ける応力を断ち切って、ウエハの反りを緩和する。また、すべての半導体層を成長した後に、イオンを注入するため、製造工程を単純化できる。
また、イオンを注入した後、窒素雰囲気中で1000℃以上1200℃以下の温度で熱処理を行う工程を備えるので、チャネル層4および障壁層5によって形成される2次元電子ガス領域の結晶は、イオン注入により、乱れるが、熱処理を行うことによって、2次元電子ガス領域の結晶性が回復する。
(第2の実施形態)
図3A〜図3Dは、この発明のウエハの製造方法の第2の実施形態を示している。なお、この第2の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
図3A〜図3Dは、この発明のウエハの製造方法の第2の実施形態を示している。なお、この第2の実施形態において、上記第1の実施形態と同一の部分には、同一の参照番号を付して、詳細な説明を省略する。
図3Aに示すように、3インチのSi基板1上に、Al0.2Ga0.8N(40nm)/AlN(100nm)中間層2およびAlN/GaNバッファ層3(5/20nm、50周期)を、MOCVD法により、積層する。基板1の温度は、1150℃であり、13kPaの圧力で成長させる。このとき、バッファ層3の最表面をGaN層としておく。
なお、AlGaN/AlN中間層2のAl組成は、特に限定されるものではない。またAlN/GaNバッファ層3の周期も任意の数を用いることができ、バッファ層3として、AlGaN/AlN多層膜を用いることも可能である。
その後、図3Bに示すように、イオン注入装置を用いて、表面から深さ0.5μmのバッファ層3内の領域に、ドーズ量1×1015cm−2のAlイオンを注入して、バッファ層3にイオン注入領域6を形成する。このイオン注入領域6の結晶性は、劣化している。
そして、図3Cに示すように、再びMOCVD装置に導入し、圧力10kPa以下の水素雰囲気あるいは水素/アンモニア混合雰囲気中で、基板1の温度を1200℃にして、GaN層を分解・蒸発させて、きれいなAlN層の表面を得る。
その後、図3Dに示すように、GaNチャネル層4(1〜3μm)およびAl0.2Ga0.8N障壁層5(20nm)を、MOCVD法により、順に、積層する。基板1の温度は、1150℃であり、13kPaの圧力で成長させる。TMA流量は、100μmol/minであり、TMG流量は、100μmol/minであり、NH3流量は、12.5slmである。
なお、AlGaN障壁層5のAl組成と厚さも、特に限定されるものでなく、必要なシートキャリア濃度に応じて変えることができる。
このようにして作成したウエハの反りは、+5から−5μm程度で、用いた基板1の反りとほとんど同程度の反りであった。
さらに、この方法で作成したウエハでは、GaN層(チャネル層4)の厚さが3μmとなっても、反りの大きな変化が無かった。なお、注入するイオンとして、Ga,In,N,C,Mgを用いた場合でも、ウエハの反りの大きさは同程度であった。
上記構成のウエハの製造方法によれば、基板1上にバッファ層3までの半導体層(中間層2)を積層してから、バッファ層3にイオンを注入して、このバッファ層3の結晶性を、劣化させ、その後、バッファ層3に、チャネル層4および障壁層5を順に積層するので、この劣化されたバッファ層は、基板1から受ける応力を断ち切って、ウエハの反りを緩和する。
また、バッファ層3までを成長して、イオン注入によってバッファ層3の結晶性を劣化させてから結晶成長を行うため、基板1との結合がバッファ層3により既に遮断されており、より厚いチャネル層4を成長することが可能となる。
なお、この発明は上述の実施形態に限定されない。例えば、基板に積層される窒化物系III‐V族化合物半導体層は、少なくともバッファ層、チャネル層および障壁層を含んでいればよい。また、イオンを、基板と障壁層との間にある半導体層の少なくとも一部に、注入すればよく、基板と障壁層との間にある半導体層の少なくとも一部の結晶性を、劣化すればよい。
1 Si基板(基板)
2 AlGaN/AlN中間層(半導体層)
3 AlN/GaNバッファ層(半導体層)
4 GaNチャネル層(半導体層)
5 AlGaN障壁層(半導体層)
6 イオン注入領域
2 AlGaN/AlN中間層(半導体層)
3 AlN/GaNバッファ層(半導体層)
4 GaNチャネル層(半導体層)
5 AlGaN障壁層(半導体層)
6 イオン注入領域
Claims (7)
- 基板と、
この基板に積層された複数の窒化物系III‐V族化合物半導体層と
を備え、
この半導体層は、上記基板に順に積層される少なくともバッファ層、チャネル層および障壁層を含み、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部は、イオンを注入されて、このイオンを注入された半導体層の結晶性は、劣化されていることを特徴とするウエハ。 - 請求項1に記載のウエハにおいて、
上記注入するイオンは、Al,Ga,In,N,CまたはMgであることを特徴とするウエハ。 - 請求項1または2に記載のウエハにおいて、
上記イオンを注入された半導体層は、上記バッファ層であることを特徴とするウエハ。 - 基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層する工程と、
上記基板と上記障壁層との間にある上記半導体層の少なくとも一部に、イオンを注入して、このイオンを注入した半導体層の結晶性を、劣化させる工程と
を備えることを特徴とするウエハの製造方法。 - 請求項4に記載のウエハの製造方法において、
上記イオンを注入した後、窒素雰囲気中で1000℃以上1200℃以下の温度で熱処理を行う工程を備えることを特徴とするウエハの製造方法。 - 基板上に、少なくともバッファ層、チャネル層および障壁層を含む複数の窒化物系III‐V族化合物半導体層を積層したウエハを製造する方法であって、
上記基板上に上記バッファ層までの上記半導体層を積層する工程と、
上記バッファ層にイオンを注入して、このバッファ層の結晶性を、劣化させる工程と、
上記バッファ層に、少なくともチャネル層および障壁層を順に積層する工程と
を備えることを特徴とするウエハの製造方法。 - 請求項4から6の何れか一つに記載のウエハの製造方法において、
上記注入するイオンは、Al,Ga,In,N,CまたはMgであることを特徴とするウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259619A JP2010092969A (ja) | 2008-10-06 | 2008-10-06 | ウエハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259619A JP2010092969A (ja) | 2008-10-06 | 2008-10-06 | ウエハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010092969A true JP2010092969A (ja) | 2010-04-22 |
Family
ID=42255430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008259619A Pending JP2010092969A (ja) | 2008-10-06 | 2008-10-06 | ウエハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010092969A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110284270A1 (en) * | 2009-01-07 | 2011-11-24 | Murata Manufacturing Co., Ltd. | Low-temperature sintering ceramic material and ceramic substrate |
CN102344112A (zh) * | 2010-07-30 | 2012-02-08 | 飞思卡尔半导体公司 | 形成加帽的微机电系统(mems)器件的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155608A (ja) * | 1986-12-18 | 1988-06-28 | Seiko Instr & Electronics Ltd | 化合物半導体のエピタキシヤル成長方法 |
JP2004296636A (ja) * | 2003-03-26 | 2004-10-21 | Sharp Corp | 窒化物系iii−v族化合物半導体装置の製造方法および窒化物系iii−v族化合物半導体装置 |
-
2008
- 2008-10-06 JP JP2008259619A patent/JP2010092969A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155608A (ja) * | 1986-12-18 | 1988-06-28 | Seiko Instr & Electronics Ltd | 化合物半導体のエピタキシヤル成長方法 |
JP2004296636A (ja) * | 2003-03-26 | 2004-10-21 | Sharp Corp | 窒化物系iii−v族化合物半導体装置の製造方法および窒化物系iii−v族化合物半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110284270A1 (en) * | 2009-01-07 | 2011-11-24 | Murata Manufacturing Co., Ltd. | Low-temperature sintering ceramic material and ceramic substrate |
CN102344112A (zh) * | 2010-07-30 | 2012-02-08 | 飞思卡尔半导体公司 | 形成加帽的微机电系统(mems)器件的方法 |
CN102344112B (zh) * | 2010-07-30 | 2016-05-04 | 飞思卡尔半导体公司 | 形成加帽的微机电系统(mems)器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
US20100243989A1 (en) | Semiconductor device | |
TW201511257A (zh) | 半導體基板及半導體基板之製造方法 | |
JP2005159207A (ja) | 半導体素子形成用板状基体の製造方法 | |
JP2010045098A (ja) | Iii族窒化物半導体層貼り合わせ基板の製造方法 | |
JP2013014450A (ja) | 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス | |
JP2006332258A (ja) | 窒化物半導体装置及びその製造方法 | |
US9401402B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
US20240071756A1 (en) | Method for manufacturing group iii nitride semiconductor substrate | |
JP2013123052A (ja) | シリコン基板上にGaN層を形成する方法およびGaN基板 | |
US10115589B2 (en) | Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device | |
JP5412093B2 (ja) | 半導体ウェハ製造方法及び半導体装置製造方法 | |
JP2009238772A (ja) | エピタキシャル基板及びエピタキシャル基板の製造方法 | |
JP2009094337A (ja) | 半導体素子の製造方法 | |
JP2011138971A (ja) | エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法 | |
JP2015216311A (ja) | 半導体基板、半導体基板の製造方法および半導体装置 | |
JP6519920B2 (ja) | 半導体基板の製造方法、及び半導体装置の製造方法 | |
JP2010092969A (ja) | ウエハおよびその製造方法 | |
JP6101565B2 (ja) | 窒化物半導体エピタキシャルウェハ | |
JP2007012705A (ja) | 窒化ガリウム系化合物半導体の成長方法 | |
JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
KR20130073752A (ko) | 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법 | |
JP2011193010A (ja) | 半導体ウェハ及び高周波電子デバイス用半導体ウェハ | |
US9923050B2 (en) | Semiconductor wafer and a method for producing the semiconductor wafer | |
JP6480244B2 (ja) | 気相成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110223 |
|
A977 | Report on retrieval |
Effective date: 20130417 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130813 |