KR20130073752A - 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법 - Google Patents

질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법 Download PDF

Info

Publication number
KR20130073752A
KR20130073752A KR1020110141767A KR20110141767A KR20130073752A KR 20130073752 A KR20130073752 A KR 20130073752A KR 1020110141767 A KR1020110141767 A KR 1020110141767A KR 20110141767 A KR20110141767 A KR 20110141767A KR 20130073752 A KR20130073752 A KR 20130073752A
Authority
KR
South Korea
Prior art keywords
layer
substrate
buffer layer
gan
temperature
Prior art date
Application number
KR1020110141767A
Other languages
English (en)
Inventor
윤재민
이현재
김시영
김시내
구자승
Original Assignee
주식회사 판크리스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 판크리스탈 filed Critical 주식회사 판크리스탈
Priority to KR1020110141767A priority Critical patent/KR20130073752A/ko
Publication of KR20130073752A publication Critical patent/KR20130073752A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 성장용 기판상에 열분해 특성이 우수한 제 1 완충층(DBL)과 그 보호층으로 제 2 완충층(CL)을 성장하여, 상기 성장한 기판의 열처리 과정에서 제 1 완충층의 화학적 분해를 야기하는 구조 및 그 응용에 관한 것이다.
상기한 발명의 실시예로 GaN의 완충층을 이용한 자립형 단결정 질화물 반도체 기판을 제작하였다. 먼저, 사파이어 기판 상부에 600℃내지 900℃의 성장온도가 다른 영역에서 제 1 및 제 2 GaN 완충층을 성장하는 단계; 상기 성장된 제 1 GaN 완충층은 900℃ 이상에서 Ga과 N2가스로 화학적으로 분해되고, 상기 제 1 GaN 완충층의 위치에 Ga 또는 보이드를 취득하는 단계; 상기 제 2 GaN 완충층 상부에 900℃내지 1200℃의 온도에서 GaN층을 성장시키는 단계; 및 상기 GaN 완충층 및 상부에 성장시킨 GaN층을 상온으로 냉각시킴으로써 GaN층과 성장용 기판을 분리하는 단계를 포함하는 것을 특징으로 한다.

Description

질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법{STRUCTURE OF BUFFER LAYER BY USING THERMAL DECOMPOSITION PROPERTY OF NITRIDE SEMICONDUCTOR AND METHOD FOR SEPARATION OF NITRIDE SEMICONDUCTOR FILM, THICK FILM AND MULTILAYER}
본 발명은 초기 성장용 기판에 선택적 열분해 특성이 우수한 질화물 반도체 완충층의 구조를 설계하고, 이에 따른 질화물계 화합물 반도체의 응용에 관한 것이다.
보다 상세하게는, 초기 성장용 기판과 상부에 성장된 III-V족 질화물계 화합물 반도체 사이에 선택적 열분해 특성이 우수한 완충층을 삽입하고, 이를 열분해 시켜 성장용 기판으로부터 질화물계 화합물 반도체를 분리함으로써 소자 및 기판을 제조하는 방법에 관한 것이다.
본 명세서 상의 “III-V족 질화물계 화합물 반도체”를 화학식으로 표현하면, 질소와 결합된 Al, Ga, In의 화합물로 GaN, AlN, InN를 포함하며, InGaN, AlGaN, InAlGaN 또한 포함한다. 나아가, 본 명세서 상의 “성장용 기판”이라 함은, 다양한 결정표면을 갖는 사파이어(Al2O3), III-V족 질화물계 화합물 반도체, 실리콘카바이드(SiC), 실리콘(Si), 갈륨비소(GaAs)와 징크옥사이드(ZnO) 중 어느 하나로 이루어진 기판 또는 상기 기판 상부에 III-V족 질화물계 화합물 반도체가 형성된 템플릿(Template) 기판 또한 포함한다.
일반적으로 III-V 질화물계 화합물 반도체는 (이하 “질화물 반도체”) 90%이상 이종기판인 사파이어 또는 실리콘 기판을 초기 성장용 기판으로 사용하고 있다. 특히, 사파이어 기판은 질화물 반도체와 유사한 결정학적 구조와 비교적 낮은 격자 불일치 그리고 대구경이 가능하다는 이유로 상용되고 있으나, 전기적으로는 부도체이며 열전도도가 낮아 전체적으로 소자의 특성을 저해하는 문제를 가지고 있다.
따라서, 초기 성장용 기판을 질화물 반도체로부터 분리 또는 제거하는 문제는 소자 자체의 전기적 특성을 향상시키고 궁극적으로 효율 및 신뢰성을 증대시킬 뿐만 아니라, 사파이어 기판을 재활용하는 문제, 즉 제조비용 문제에 있어 반드시 해결해야 할 부분이라고 할 수 있다.
질화물 반도체로부터 사파이어 기판을 분리하는 기술은 크게 두 가지로 대표될 수 있는데, 그 중 하나는 외부 에너지를 이용하여 사파이어를 분리하는 기술로, 높은 광학적 에너지를 사용하는 Laser Lift-Off (LLO)[1]와, 기계적 에너지를 이용한 사파이어 기판 연마 제거 기술[2]이 있다.
또 다른 방법은 사파이어기판과 질화물 반도체의 내부에 기본적으로 내재되어 있는 스트레스를 이용한 자연분리(Self-separation) 기술로, Void Assisted Separation(VAS)[3]와 Facet-Controlled Epitaxial Lateral Overgrowth (FCELO)[4] 그리고 Evaporable Buffer Layer(EBL)[5] 등이 개발되었다.
그러나, 외부 에너지를 활용하는 기술에는 반드시 추가 공정이 필요하며, 외부적인 큰 충격에 의해 질화물 막이 깨지는 문제 등이 발생할 확률이 높다. 또한, 자연 분리 방법으로 VAS와 FCELO등은 계면에 보이드(void)를 제작하기 위한 MOCVD 성장공정 및 Patterning 공정 등의 사전 공정이 수반되며, EBL의 경우 NH4Cl의 제어에 어려움이 있어 전체적인 재현성 구현의 문제를 내포하고 있다.
[참고문헌]
[1] M. K. Kelly, R. P. Vaudo, V. M. Phanse, L. Gorgens, O. Ambacher and M.Stutzmann, “Large Free-Standing GaN Substrates by Hydride Vapor Phase Epitaxy and Laser-Induced Liftoff“, Japanese Journal of Applied Physics 38, L217 (1999).
[2] S. Nakamura, M. Senoh, S. Nagahama, N. Iwasa, T. Yamada, T. Matsushita, H.Kiyoku, Y. Sugimoto, T. Kazaki, H. Umemoto, M. Sano and K. Chocho, “High-Power, Long-Lifetime InGaN/GaN/AlGaN-Based Laser Diodes Grown on Pure GaN Substrates”, Japanese Journal of Applied Physics 37, L309 (1998).
[3] Y. Oshima, T. Eri, M. Shibata, H. Sunakawa, K. Kobayashi, T. Ichihashi and A.32 Usui, “Preparation of Freestanding GaN Wafers by Hydride Vapor Phase Epitaxy with Void-Assisted Separation”, Japanese Journal of Applied Physics 42, L1 (2003).
[4] S. Bohyama, H. Miyake, K. Hiramatsu, Y. Tsuchida and T. Maeda, “Freestanding GaN Substrate by Advanced Facet-Controlled Epitaxial Lateral Overgrowth Technique with Masking Side Facets”, Japanese Journal of Applied Physics 44, L24 (2005).
[5] Hyun-jae Lee, J. S. Ha, Hyo-Jong Lee, S. W. Lee, K. Fujii, S. K. Hong, J. H. Chang, M. W. Cho, Takenari Goto, and T. Yao, “Fabrication of free-standing GaN substrate using evaporable buffer layer (EBL)”, Physica Status Solidi (C) 6, No. S2, S313-316 (2009).
본 발명은 상기 서술한 문제점을 해결하기 위해, 열분해 특성이 우수한 질화물 반도체 완충층 및 이를 이용한 질화물 반도체의 성장 및 분리의 기술을 개발하는데 그 목적이 있다. 상기 완충층의 역할은 질화물 반도체를 성장용 기판으로부터 분리하기 위한 방법에 있어, 추가적인 공정을 최소화 하며 재현성을 높여 궁극적으로 생산성의 향상을 위함이다.
열분해 특성이 우수한 완충층의 구조는, 성장용 기판과 형성된 질화물 반도체 사이에 선택적으로 열분해 특성이 우수한, 제 1 완충층으로 분해 가능한 완충층 (Decomposable Buffer Layer: DBL)과 상기 DBL의 보호를 위한 제 2 완충층으로 캐핑층 (Capping Layer: CL)의 구조로 형성된다.
본 발명에 의한, DBL(제 1 완충층)과 CL(제 2 완충층) 성장 기술을 활용하면 기존 기술과 비교하여 단순화된 공정 및 높은 재현성을 통해, 성장된 질화물 반도체로부터 초기 성장용 기판을 보다 용이하게 분리할 수 있다. 이때, 분리되는 것은 질화물 반도체 박막(1~10μm), 후막(10~3000μm) 및 소자구조가 형성된 다층구조의 막도 분리가능 하다. 따라서 본 발명은 선택적으로 열분해 특성이 우수한 질화물 반도체 완충층을 제공함을 목적으로 한다.
더 나아가, 본 발명은 질화물 반도체 층을 성장시키는 공정 중 별도의 추가 공정 없이 열분해 특성이 우수한 DBL과 그 상부에 CL을 형성하고, DBL과 CL의 성장 온도, 성장 시간, 화학적 조성비를 달리하여 질화물 반도체 층과 성장용 기판을 효율적으로 분리시키는 자립형 질화물 반도체 기판을 제작하기 위한 방법을 제공함을 목적으로 한다.
더 나아가, 본 발명은 DBL과 CL을 통해 다층구조의 질화물 반도체 막을 성장용 기판으로부터 분리하여 고효율의 광소자 구조를 갖는 수직형 질화물 반도체 소자를 제작하기 위한 방법을 제공함을 목적으로 한다.
본 발명은 성장용 기판상에 열분해 특성이 우수한 DBL을 성장하는 단계; 상기 DBL 상에 CL을 성장하는 단계; 상기 성장한 기판의 열처리 과정을 통해 DBL의 화학적 분해를 야기하는 단계를 포함한다.
사파이어 기판 등의 이종기판 상에 성장된 두 개의 완충층인 DBL과 CL은 성장 후 열처리(Annealing) 효과에 의해 화학적 분해 과정을 거치게 된다. 특히, 저온에서 성장된 DBL은 다른 층에 비해 불안정한 구조로써, 열분해 현상이 쉽게 일어나는 특징을 가지므로 DBL에서 선택적으로 열분해를 가속화시킬 수 있다.
더 나아가, 상기한 이종기판상에 성장되는 완충층은 질화물 반도체 GaN와 AlN 및 InN 모두 유사한 성질을 갖고 있다. 먼저 GaN 물질로 형성된 DBL의 경우, 열분해 된 DBL은 갈륨(Ga)과 질소(N2)가스로 분해되고, 이때 질소(N2)가스는 외부로 배출되며, DBL은 갈륨(Ga)으로 변화되어 잔류하게 된다. 다음으로 AlN 물질로 형성된 DBL의 경우, 열분해 된 DBL은 알루미늄(Al)과 질소(N2)가스로 분해되고, 질소가스의 외부 배출 후, AlN로 형성된 DBL은 알루미늄(Al)으로 변화되어 잔류하게 된다. 또한 InN로 형성된 DBL은, 인듐(In)과 기체 질소(N2)가스로 분해되고, DBL에는 인듐(In)이 남게 된다.
DBL의 역할 즉 열분해를 위해서는 반드시 CL이 수행되어야 하며, 이때 CL의 역할은 온도 상승과정에 있어 DBL의 변화, 즉 재결정화(Recrystallization)를 방지하고 CL상부에 성장된 고온 질화물 반도체의 완충층 역할을 하게 된다.
더 나아가, DBL이 생략된 CL의 경우 후막 성장에서의 완충역할은 가능하지만, 자립형 질화물 반도체 기판을 제작하기에는 무리가 있다. 또한 CL이 생략된 DBL 의 경우, 온도가 상승하는 과정에서 재결정화(recrystallization)를 통해 특성이 변화되고 열분해 특성이 저하되어 기판의 분리가 원활히 수행되지 못한다.
결과적으로, 질화물 반도체의 열분해 특성을 이용한 완충층 구조의 역할을 이행하기 위해서는 DBL과 CL이 결합된 구조에서 상기한 목적을 만족할 수 있다.
본 발명은 제 1 및 제 2 완충층인 DBL과 CL이 결합된 완충층 구조를 이용하여 기판 및 소자 제작에 응용할 수 있다. 특히, 열분해 특성이 우수한 DBL은 다른 층에 비해 화학적으로 매우 약한 구조이므로 비교적 적은 에너지를 통해서도 화학적 분해를 일으킨다는 장점이 있다.
따라서, DBL의 상대적으로 우수한 화학적 분해 특성을 활용하면, 다음 응용예와 같은 효과를 기대할 수 있다.
(응용예 1)
초기 성장용 기판과 성장된 후막 질화물 반도체에 사이에 DBL과 CL을 삽입 후, DBL의 선택적 열분해 현상을 활용하면 기판과 후막 질화물 반도체의 손상을 최소화한 분리가 가능하다.
또한, DBL과 CL은 질화물 반도체의 성장 과정 중에 삽입되므로 여타의 추가 공정 없이 단일공정에서 성장이 완료되어 경제적인 면에서 강점을 보인다.
뿐만 아니라, DBL과 CL 자체가 질화물 반도체 층이므로 상부에 성장되는 질화물 반도체의 고품질화를 유도할 수 있는 완충층의 역할을 수행할 수 있다.
결과적으로, DBL과 CL을 적용한 질화물 반도체 성장은 고품질의 자립형 단결정 질화물 반도체 기판을 제작할 수 있는 효과가 있다.
(응용예 2)
상기한 응용예 1에 적용한 DBL과 CL의 성장조건을 변화시키면 초기 성장용 기판이 분리되지 않는 상태로 박막 또는 다층구조의 막을 얻을 수 있다.
DBL과 CL 구조를 포함하는 분리되지 않은 질화물 반도체 박막 또는 다층구조를 활용하면 다음과 같은 효과를 기대할 수 있다.
먼저, 소자구조를 다층으로 에피택셜(Epitaxial)하게 성장한 후 온도를 상온으로 내리고 반응 챔버에서 꺼낸 후, 열처리 장비를 활용하여 900℃ 내지 1000℃ 사이의 일정한 온도에서 20분 내지 100분을 유지하면 DBL 하부의 초기 성장용 기판을 제거할 수 있으며, 전극 형성을 통해 다양한 구조의 소자제작이 가능하다.
(응용예 3)
상기한 응용예 2에서 소자구조를 다층으로 에피택셜하게 성장한 후 분리하는 또 다른 방법으로 DBL의 활발한 열분해 현상을 촉진하기 위해 Laser Lift-Off공정을 사용하면, 비교적 적은 에너지로 보다 안정적으로 성장용 기판을 제거할 수 있는 효과가 있다.
도 1은 DBL의 화학적 반응 과정을 나타낸 도면이다.
도 2은 자발적으로 분리되는 단결정 질화물 반도체 기판의 제조방법 공정도이다.
도 3는 DBL과 CL의 구조를 알아보기 위하여 단면을 측정한 SEM과 UV-현미경 이미지이다.
도 4는 초기 성장용 기판의 종류에 따른 계면 구조를 알아보기 위하여 단면을 측정한 SEM 이미지이다.
도 5은 이종기판으로부터 질화물 반도체가 분리된 후의 SEM 이미지이다.
이하 발명을 실시하기 위한 구체적인 실시예에 있어서는, 첨부한 도면을 참조하여 본 발명이 속하는 질화물 반도체 분야에서 통상적인 지식을 가진 자가 쉽게 이해하고, 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 방법 및 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 반복설명은 자제하였으며, 설명과 관계없는 부분은 생략하였다. 또한 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "구비" 또는 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비하거나 포함할 수 있는 것을 의미한다.
본 발명의 실시예는 질화물 반도체 중 GaN 물질을 활용하여 구현되었으나, AlN 또는 InN로 유사한 실시예를 통해 구현할 수 있다. 특히 본 실시예는 두 개의 완충층 구조인 제 1 완충충(DBL)과 제 2 완충층(CL)의 역할을 보다 상세히 그리고 명확히 설명하기 위해 사파이어 기판으로부터 질화물 반도체가 자연적으로 분리 되어 자립 GaN 기판이 제조 되는 과정을 설명하고 있다.
도 1은 DBL의 구조 및 화학적 반응 과정을 나타낸 그림이다.
도 1(a)는 사파이어 기판상에 성장된 DBL및 CL 구조를 보여 주고 있다. 본 실시예에서는 Hydride Vapor Phase Epitaxy (HVPE)를 활용하였으며 자세한 성장조건은 표 1에 표시하였다. DBL과 CL는 상대적으로 낮은 온도에서 성장되므로, 그 물성상 열적으로 불안정 하다. 이러한 특성은 열처리를 통해 확인할 수 있는데, 도 1 (b)는 성장된 DBL의 열처리 후 화학반응을 설명하기 위한 도면이다.
열처리(Annealing)로 인해 DBL에 화학적 분해반응이 일어나는데, 기화되기 쉬운 질소(10a)가 기체상태로 휘발되고 도 1(b)에서 보는 바와 같이 갈륨(10b)은 액체상태로 사파이어와 질화물 반도체의 계면에 잔류하게 된다. 따라서, 분해된 DBL은 갈륨과 보이드(void) 그리고 분해되지 않은 GaN을 포함할 수 있다.
아래, 상기한 화학적 분해반응을 식으로 나타내었다.
2GaN(s) → 2Ga(l) +N2(g) (1)
더 나아가, DBL 또는 CL은 상부에 동종 물질의 질화물 반도체 또는 이종의 질화물 반도체 구조 또한 적용 가능하다. InN 또는 AlN 또한 상기의 반응식(1)에서와 같은 유사한 분해과정을 갖고 있기 때문이다. 예를 들면, DBL 또는 CL은 GaN 물질로 그리고 그 상부는 AlN로 형성이 가능하며, AlN 만으로도 DBL 또는 CL의 형태로 성장이 가능하다.
또한, 계면의 액체 갈륨(Ga)은 후막성장 시간의 장기화로 인해 외부로부터 인입된 질소이온과 부분적으로 재결합하는 과정을 거칠 수 있다.
이때의 재결합은 이종기판의 표면과 분리된 질화물 반도체의 뒷면(이종기판과 마주보는 면)에서 주로 발생하기 때문에, 이종기판과 DBL상부의 질화물 반도체 결합력은 현저히 감소되어 도 1(c)에서 볼 수 있는 것과 같은 일종의 보이드(Void) 구조(11) 형태로 잔존할 수 있다.
도 2는 DBL과 CL을 응용한 질화물 반도체 기판의 제작 과정을 나타낸 도면이다.
도 2(a)는 질화물 반도체를 성장하기 위한 초기성장용 기판으로 사파이어 기판(20)을 사용하였고, 도 2(b)에서 도 2(d)는 DBL(21), CL(22), 후막성장 GaN(23)이 차례로 성장한다.
열분해에 의한 DBL의 액체 Ga 및 질소가스로의 변환은 900℃ 이상의 고온으로 온도가 상승하는 과정에서 발생하거나, 또는 도 2(d)의 후막성장 과정 중에 발생하게 된다. 이러한 열분해에 의해 DBL은 분해된 Ga(10b)과 완전히 분해되지 않고 남는 GaN 미세결정(24) 그리고 분해되어 빈 공간으로 존재하게 되는 보이드(void)영역의 형태로 변화한다.
아래의 표 1, 2, 3 질화물 반도체 GaN, AlN, InN의 DBL 및 CL을 활용한 후막 성장 조건이다. 여기에서, V/III ratio는 V-족 원소인 질소이온과 III-족 원소인 Ga, In, Al이 포함된 반응가스의 비율을 표현한다.
GaN 성장 조건
Growth Step Temperature Time Ⅴ/Ⅲ ratio
DBL 600℃ ~ 750℃ 1min ~ 20min 10 ~ 100
CL DBL ~ 900℃ 5min ~ 20min 10 ~ 100
Annealing CL ~ 1000℃ 5min ~ 20min
Overgrowth Annealing ~ 1200℃ 5min ~ 10hr 10 ~ 50
AlN 성장 조건
Growth Step Temperature Time Ⅴ/Ⅲ ratio
DBL 750℃ ~ 950℃ 1min ~ 20min 10 ~ 100
CL DBL ~ 1100℃ 5min ~ 20min 10 ~ 100
Annealing CL ~ 1200℃ 5min ~ 20min -
Overgrowth Annealing ~ 1400℃ 5min ~ 10hr 10 ~ 50
InN 성장 조건
Growth Step Temperature Time Ⅴ/Ⅲ ratio
DBL 400℃ ~ 500℃ 1min ~ 20min 10 ~ 100
CL DBL ~ 600℃ 5min ~ 20min 10 ~ 100
Annealing CL ~ 650℃ 5min ~ 20min -
Overgrowth Annealing ~ 800℃ 5min ~ 10hr 10 ~ 50
이때, 성장온도, 성장시간, 화학적 조성비를 조절함으로써 완충층의 제어가 가능하며, 재현성 있는 질화물 반도체 기판을 구현하는 것이 가능하다.
또한, 열분해 특성을 높이기 위해 DBL의 성장온도(600℃내지 750℃)는 다른 층에 비해 매우 낮고, 이러한 성장 분위기를 통해 DBL의 화학적, 열적 특성을 조절한다.
더 나아가, CL의 성장은 DBL의 성장온도 내지 900℃ 온도 범위 내의 일정한 온도에서, 또는 DBL의 성장 직후 연속적으로 성장할 수 있다. 900℃ 이하의 온도에서 성장된 CL의 역할은 DBL의 온도 상승 과정에서 재결정화로 인한 그 특성의 변화를 막는데 있다.
이러한 DBL과 CL의 두께 및 성장분위기는 성장 장비에 따라 변화가 가능하다. 표 1은 본 실험 즉, HVPE를 활용한 질화물 반도체 기판 제조용에 기반을 둔 실험 조건이다. 더 나아가, DBL과 CL 조건을 MOCVD 장비에 적용하기 위한 방법으로, 성장 온도는 상기 표 1과 같이 유지하되, V/III 비율은 다소 높을 수 있으며, 두께는 더 얇아야 된다.
더 나아가, 열처리(Annealing) 이후의 재성장 과정은 정해진 온도에서 수행 될 수 있을 뿐만 아니라 보다 고온으로 온도를 올리면서 연속적으로 수행 될 수 있다. 따라서, 열처리 과정은 CL 성장온도 이상의 고온에서 질화물 반도체를 성장하기 위한 과정에서 자연스럽게 수행될 수 있으므로, 성장 단계에 포함하거나 또는 포함 되지 않을 수 있다. 이때 열처리 분위기는 암모니아 (NH3)가스 또는 Carrier가스인 수소 또는 질소가스 또는 수소가스와 질소가스의 혼합가스 및 암모니아 가스와 Carrier가스 (수소, 질소 또는 두 가스의 혼합가스)의 혼합가스 분위기로 가능하다.
도 3는 성장 단계별 구조를 나타낸 측정사진이다.
도 3(a)는 DBL을 성장한 단면 SEM 사진이다. 두께는 약 1.1㎛정도이며 비교적 안정화된 막질이 성장되었음을 확인할 수 있다.
도 3(b)는 DBL성장 후 두께 8.6㎛의 CL을 성장한 단면 SEM 사진이다. CL의 성장온도까지는 질화물 반도체의 화학적 분해가 일어나기 전이므로 사진에서 보는 바와 같이 DBL에 변화가 일어나지 않은 것을 확인할 수 있다.
도 3(c)는 DBL과 CL, 열처리 및 900℃에서 박막을 연속적으로 형성한 질화물 반도체의 계면구조를 나타낸 UV 현미경 사진이다. 사진에서 보는 바와 같이 DBL과 CL, 후막 질화물 반도체까지 층마다 물성의 차이로 인해 구분된 색깔 차이를 확인 할 수 있다.
도 4는 초기 성장용 기판의 종류에 따른 질화물 반도체의 DBL구조를 나타낸 측정 결과이다. 이때, 샘플은 구조확인을 위해 DBL의 성장시간을 늘려 완전한 분리가 일어나지 않는 조건으로 성장하였다.
도 4(a)는 사파이어 기판 위에 성장한 질화물 반도체의 계면구조를 나타낸 SEM 사진이다. 또한, 도 4(b)는 MOCVD로 질화물 반도체 막을 약 9㎛ 성장한 사파이어 기판 위에 도 4(a)와 동일 조건으로 HVPE를 이용하여 성장한 질화물 반도체의 계면구조를 나타낸 SEM 사진이다.
도 4에서 보는 바와 같이 질화물 반도체의 성장은 초기 성장용 기판의 종류와 무관하게 유사한 구조의 DBL을 성장할 수 있다는 것을 알 수 있다.
더 나아가, 상기한 도 4의 구조에서 다층 구조의 막 성장이 가능하며, 응용예 2 와 3에서 열거한 기판 분리방법으로, 열처리와 Laser Lift-Off를 적용하면, 비교적 적은 에너지로 기판 분리가 이루어져 더욱더 다양한 소자 제작이 가능하다.
도 5(a)는 사파이어 기판과 질화물 반도체가 분리된 후의 결과를 SEM으로 관찰한 사진으로써, 보는 바와 같이 DBL층에서 완전한 분리가 발생하는 것을 확인할 수 있다.
보다 상세하게는, 질화물 반도체가 사파이어와 분리된 상태에서 질화물 반도체의 뒷면에 GaN 재결정이 많이 분포되어 있는 것을 확인할 수 있는데, 이는 이종물질인 사파이어 기판에 비해 동종물질인 질화물 반도체 표면에서 비교적 빨리 액체화된 갈륨(Ga)의 재결합 과정이 수행되는 것을 확인할 수 있다.
도 5(b)는 DBL및 CL을 활용하여 사파이어 기판으로부터 분리된 질화물 반도체의 단면을 보여주는 SEM 사진이다. 또한, 도 5(c)는 열처리가 끝난 후 질화물 반도체와 사파이어 기판을 임의로 분리시킨 후 측정한 SEM 표면사진이다. 이때, 사파이어 기판 표면에 액체상태의 갈륨(Ga)과 GaN 미세결정들이 존재하는 것으로 질화물 반도체의 화학적 분해 조건을 확인하였다.
1. 성장방법 : 본 발명의 실시예에 따른 성장 방법으로는 HVPE(Hydride
Vapor Phase Epitaxy)를 활용하였으며, MOCVD 또는 MBE 등과 같은 질화물 반도체의 성장방법으로도 적용 가능하다.
본 발명의 실시예에서 반응관 내부의 분위기 가스를 만들기 위한 운반가스(Carrier gas)로는 질소가스(N2) 또는 수소가스(H2)가 사용되거나 질소가스와 수소가스의 혼합가스가 사용될 수 있다. 또한, 성장용 재료인 금속 갈륨(Ga)을 GaCl 또는 GaCl3로 기체화 시키기 위해 HCl가스를 사용하였다. 고온에서 기체화된 GaCl 또는 GaCl3 가스가 Ga이온으로 분해되고, 분해된 암모니아 가스의 질소 이온과 결합하여 GaN를 사파이어 기판상에 성장시킬 수 있다. 초기 성장용 기판으로는 (0001)면, (11-20)면, (10-10)면, (1-102)면 등 다양한 결정면 및 다양한 패턴 형태를 갖는 사파이어 기판에도 활용 가능하다. 더 나아가 (100)면, (111)면 실리콘(Si) 기판 및 질화물 반도체 기판 또는 질화물 반도체가 형성된 템플릿(template) 기판도 활용 가능하다.
2. 질화처리(Nitridation) : 보다 고품질의 질화물 반도체를 성장하기 위하여 DBL의 성장 이전에 사파이어 기판을 사용할 경우 질화처리를 포함 할 수 있다. 이때, 기판의 온도가 900℃ 내지 1200℃로 일정하게 유지된 상태 또는 900℃ 내지 1200℃로 온도를 상승시키는 과정에서, 반응관 내부에 암모니아(NH3)가스를 흘려줌으로써 사파이어 기판 표면에 AlNXO1 -X (0<X≤1)를 형성시킨다. 이때의 분위기 가스로는 질소가스(N2) 또는 수소가스(H2)이거나, 두 가스의 혼합가스를 사용할 수 있고, 질화처리는 5분 내지 60분 처리하면 적당하다.
3. 열처리 : 본 발명의 실시예에 따른 열처리 방법은 CL의 형성 후 기판의 온도를 CL의 성장온도로부터 1200℃이하의 GaN를 성장시키기 위해 온도를 상승시키는 과정에서 자연스럽게 열처리 하는 단계, 또는 CL의 성장온도 내지 1200℃ 내의 미리 정해진 온도에서 5~60분 동안 열처리 하는 단계를 포함한다. 이때 사용하는 분위기 가스는 질소가스(N2) 또는 수소가스(H2)이거나, 질소가스와 수소가스의 혼합가스가 될 수 있다. 이러한 분위기 가스와 함께 암모니아(NH3)가스를 인입시켜 준다.
4. 고온 GaN 성장 : 열처리 후 CL상부에 GaN을 재 성장하는 과정은 900℃ 내지 1200℃ 내의 미리 정해진 온도에서 성장할 수도 있으며, 900℃ 내지 1200℃로 온도 상승하는 과정에서 성장하는 방법도 포함한다. 자세한 성장방법은 표 1을 활용하면 된다.
전술한 본 개시의 설명은 예시를 위한 것이며, 본 개시가 속하는 기술분야의
통상의 지식을 가진 자는 본 개시의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능 하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합 된 형태로 실시될 수 있다.
본 개시의 보호 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의
하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 기판을 준비하는 단계;
    상기 기판 상부에 600℃내지 900℃의 성장온도가 다른 영역에서 적어도 두 개의 GaN 완충층을 성장하는 단계;
    상기 성장된 GaN 완충층 중 최하부의 층은 900℃ 이상에서 Ga과 N2가스로 분해되는 단계;
    상기 GaN 완충층 중 최상부의 층 상부에 900℃내지 1200℃의 온도에서 형성된 GaN층을 포함하는, 다수의 Ga 또는 보이드를 포함하는 질화물 반도체.
  2. 청구항 1에 있어서,
    상기 준비된 기판의 상부에 600℃내지 900℃ 구간 내에서 적어도 두 개의 GaN 완충층을 형성하는 단계는,
    600℃ 내지 750℃의 일정한 온도에서 성장된 제 1 GaN 완충층;
    상기 최하부 GaN 완충층의 형성이 끝나는 온도로부터 일정 온도차이를 두고 제 1 GaN 완충층의 성장온도보다 높은 온도내지 900℃ 이하에서 제 2 GaN 완충층을 형성하는 것을 특징으로 하는, GaN의 완충층 성장방법 및 구조.
  3. 청구항 1에 있어서,
    상기 준비된 기판의 상부에 600℃내지 900℃ 구간 내에서 적어도 두 개의 GaN 완충층을 형성하는 단계는,
    600℃ 내지 750℃의 일정한 온도에서 성장된 최하부의 제 1 GaN 완충층;
    상기 제 1 GaN 완충층의 형성이 끝나는 온도로부터 연속적으로 온도를 상승시키면서 900℃ 이하에서 제 2 GaN층을 형성하는 것을 특징으로 하는, GaN의 완충층 성장방법 및 구조.
  4. 기판을 준비하는 단계;
    상기 기판 상부에 600℃내지 900℃의 성장온도가 다른 영역에서 적어도 두 개의 GaN 완충층을 성장하는 단계;
    상기 성장된 GaN 완충층 중 최하부의 층은 900℃ 이상에서 Ga과 N2가스로 일부분 화학적으로 분해되고, 상기 최하부 GaN 완충층의 위치에 Ga 또는 보이드를 취득하는 단계;
    상기 GaN 완충층 중 최상부의 층 상부에 900℃내지 1200℃의 온도에서 GaN층을 성장시키는 단계를 포함하는, Ga 또는 보이드를 갖는 질화물 반도체 제조 방법.
  5. 기판을 준비하는 단계;
    상기 기판 상부에 600℃내지 900℃의 성장온도가 다른 영역에서 적어도 두 개의 GaN 완충층을 성장하는 단계;
    상기 성장된 GaN 완충층 중 최하부의 층은 900℃ 이상에서 Ga과 N2가스로 화학적으로 분해되고, 상기 최하부 GaN 완충층의 위치에 Ga 또는 보이드를 취득하는 단계;
    상기 GaN 완충층 중 최상부의 층 상부에 900℃내지 1200℃의 온도에서 GaN층을 성장시키는 단계;
    상기 GaN 완충층 및 상부에 성장시킨 GaN층을 상온으로 냉각시킴으로써 상기 GaN층과 상기 기판을 분리하는 단계를 포함하는, Ga 또는 보이드를 갖는 질화물 반도체 기판 제조 방법.
  6. 청구항 1 내지 청구항 5 중 한 항에 있어서,
    상기 GaN 완충층 중 최하부의 층은 900℃ 이상에서 Ga과 N2가스로 분해되는 단계는,
    900℃ 온도이상의 일정한 온도에서 열처리 또는 보다 고온으로 온도 상승과정에서 상기 완충층의 최하부층에서 열적으로 GaN 분해가 이루어지는 것을 특징으로 하는, Ga 또는 보이드를 갖는 질화물 반도체 제조 방법.
  7. 기판을 준비하는 단계;
    상기 기판 상부에 750℃내지 1100℃의 성장온도가 다른 영역에서 적어도 두 개의 AlN 완충층을 성장하는 단계;
    상기 성장된 AlN 완충층 중 최하부의 층은 1100℃ 이상에서 Al과 N2가스로 분해되는 단계;
    상기 AlN 완충층 중 최상부의 층 상부에 1100℃내지 1400℃의 온도에서 형성된 AlN 층을 포함하는, 다수의 Al 또는 보이드를 포함하는 질화물 반도체.
  8. 청구항 7에 있어서,
    상기 준비된 기판의 상부에 750℃내지 1100℃ 구간 내에서 적어도 두 개의 AlN 완충층을 형성하는 단계는,
    750℃내지 950℃의 일정한 온도에서 성장된 제 1 AlN 완충층;
    상기 제 1 AlN 완충층의 형성이 끝나는 온도로부터 일정 온도차이를 두고 보다 높은 온도내지 1100℃ 이하에서 제 2 AlN 완충층을 형성하는 것을 특징으로 하는, AlN 의 완충층 성장방법 및 구조.
  9. 청구항 7에 있어서,
    상기 준비된 기판의 상부에 750℃내지 1100℃ 구간 내에서 적어도 두 개의 AlN 완충층을 형성하는 단계는,
    750℃내지 950℃의 일정한 온도에서 성장된 최하부의 제 1 AlN 완충층;
    상기 최하부 AlN 완충층의 형성이 끝나는 온도로부터 연속적으로 온도를 상승시키면서 1100℃이하에서 제 2 AlN 층을 형성하는 것을 특징으로 하는, AlN 의 완충층 성장방법 및 구조.
  10. 기판을 준비하는 단계;
    상기 기판 상부에 750℃내지 950℃의 성장온도가 다른 영역에서 적어도 두 개의 AlN 완충층을 성장하는 단계;
    상기 성장된 AlN 완충층 중 최하부의 층은 1100℃ 이상에서 Al과 N2가스로 일부분 화학적으로 분해되고, 상기 최하부 GaN 완충층의 위치에 Al 또는 보이드를 취득하는 단계;
    상기 AlN 완충층 중 최상부의 층 상부에 1100℃내지 1400℃의 온도에서 AlN 층을 성장시키는 단계를 포함하는, Al 또는 보이드를 갖는 질화물 반도체 제조 방법.
  11. 기판을 준비하는 단계;
    상기 기판 상부에 750℃내지 950℃의 성장온도가 다른 영역에서 적어도 두 개의 AlN 완충층을 성장하는 단계;
    상기 성장된 AlN 완충층 중 최하부의 층은 1100℃ 이상에서 Al과 N2가스로 화학적으로 분해되고, 상기 최하부 AlN 완충층의 위치에 Al 또는 보이드를 취득하는 단계;
    상기 AlN 완충층 중 최상부의 층 상부에 1100℃내지 1400℃의 온도에서 AlN 층을 성장시키는 단계;
    상기 AlN 완충층 및 상부에 성장시킨 AlN 층을 상온으로 냉각시킴으로써 상기 AlN 층과 상기 기판을 분리하는 단계를 포함하는, Al 또는 보이드를 갖는 질화물 반도체 기판 제조 방법.
  12. 청구항 7 내지 청구항 11 중 한 항에 있어서,
    상기 AlN 완충층 중 최하부의 층은 1100℃ 이상에서 Al과 N2가스로 분해되는 단계는,
    1100℃ 온도이상의 일정한 온도 또는 보다 고온으로 온도 상승과정에서 상기 완충층의 최하부층에서 열적으로 AlN 분해가 이루어지는 것을 특징으로 하는, Al 또는 보이드를 갖는 질화물 반도체 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 따른 질화물계 화합물 반도체의 제조 방법에 의해 형성된 질화물계 화합물 반도체; 및
    상기 질화물계 화합물 반도체에 도핑 처리를 하여 생성된 n-type 질화물 반
    도체층을 포함하는, 질화물계 화합물 반도체 웨이퍼.
  14. 청구항 1 내지 청구항 12 중 어느 한 항에 따른 질화물계 화합물 반도체의 제조 방법에 의해 제조된 질화물계 화합물 반도체의 상부에 n-type, p-type, 및 MQW층 중 하나 이상을 형성하는 단계를 포함하는, 질화물계 화합물 반도체의 제조 방법.
  15. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 기판은, 사파이어(Al2O3), 질화물, 실리콘카바이드(SiC), 실리콘(Si), 갈륨비소(GaAs)와 징크옥사이드(ZnO) 중 어느 하나로 이루어진 기판 또는 상기 기판 상부에 질화물 반도체가 형성된 템플릿(Template) 기판인 것을 특징으로 하는, Ga 또는 보이드를 갖는 질화물 반도체.

KR1020110141767A 2011-12-23 2011-12-23 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법 KR20130073752A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141767A KR20130073752A (ko) 2011-12-23 2011-12-23 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141767A KR20130073752A (ko) 2011-12-23 2011-12-23 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법

Publications (1)

Publication Number Publication Date
KR20130073752A true KR20130073752A (ko) 2013-07-03

Family

ID=48988125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141767A KR20130073752A (ko) 2011-12-23 2011-12-23 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법

Country Status (1)

Country Link
KR (1) KR20130073752A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553009B2 (en) 2014-03-25 2017-01-24 Samsung Electronics Co., Ltd. Substrate separation device and substrate separation system
KR20170116881A (ko) * 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553009B2 (en) 2014-03-25 2017-01-24 Samsung Electronics Co., Ltd. Substrate separation device and substrate separation system
KR20170116881A (ko) * 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
CN109417020A (zh) * 2016-04-12 2019-03-01 璐米斯塔尔有限公司 包括半绝缘氮化物半导体层的氮化物半导体基板的制造方法及利用该方法制造的氮化物半导体基板

Similar Documents

Publication Publication Date Title
US8882910B2 (en) AlGaN substrate and production method thereof
JP4743214B2 (ja) 半導体素子およびその製造方法
US8541292B2 (en) Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
CN101138091B (zh) 用于生长平坦半极性氮化镓的技术
JP3569807B2 (ja) 窒化物半導体素子の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4672753B2 (ja) ＧａＮ系窒化物半導体自立基板の作製方法
US6777253B2 (en) Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US7645622B2 (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
JPH10312971A (ja) ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP2003069159A (ja) 窒化物半導体、その製造方法及び窒化物半導体素子
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP2000012976A (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JPH11274082A (ja) Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
JP2005158846A (ja) 半導体素子形成用板状基体及びその製造方法
KR20130073752A (ko) 질화물 반도체의 열분해 특성을 활용한 완충층 구조 및 질화물 반도체 박막, 후막 그리고 다중층의 분리 방법
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application