JP2011138971A - エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法 - Google Patents

エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP2011138971A
JP2011138971A JP2009299016A JP2009299016A JP2011138971A JP 2011138971 A JP2011138971 A JP 2011138971A JP 2009299016 A JP2009299016 A JP 2009299016A JP 2009299016 A JP2009299016 A JP 2009299016A JP 2011138971 A JP2011138971 A JP 2011138971A
Authority
JP
Japan
Prior art keywords
layer
substrate
epitaxial wafer
anodized
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009299016A
Other languages
English (en)
Inventor
Nobuaki Teraguchi
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009299016A priority Critical patent/JP2011138971A/ja
Publication of JP2011138971A publication Critical patent/JP2011138971A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

【課題】反りの少ないエピタキシャルウェハを提供する。
【解決手段】エピタキシャルウェハは、基板1と窒化物半導体4,5,6の間に形成されたアルミニウム層2と、アルミニウムを陽極酸化して形成したアルミニウムの陽極酸化(陽極酸化Al)層3によって、熱膨張係数差に起因した応力を緩和することで、ウェハのそりを押さえることが可能となる。
【選択図】図1

Description

本発明は、窒化物半導体層を有するエピタキシャルウェハおよびその製造方法に関し、基板上に窒化物半導体層を厚膜成長させることが可能なエピタキシャルウェハとその製造方法に関するものである。
従来、AlGaN/GaN窒化物半導体層を有したヘテロ構造のエピタキシャルウェハにおいてはGaN基板が高価であることから、サファイア基板やシリコン(以下Siと記す)基板の上に結晶成長が行われている。
上記サファイアやSiの基板上に窒化物半導体層を成長させる場合、上記基板と窒化物半導体層の格子定数が異なるため、それに起因する結晶欠陥の増加や、上記基板と窒化物半導体との熱膨張係数差により発生する反りが問題となっている。
結晶欠陥は、その窒化物半導体から製造される光素子の発光特性や信頼性を悪化させ、電子デバイスのリーク電流や非線形性の発生、信頼性低下などの原因となる。
また、窒化物半導体を厚膜にすると反りが生じるため、窒化物半導体の層の厚さを1μm以上にすることが難しく、結果として窒化物半導体層の結晶性が悪くなる。また、反りは、ウェハにクラックを生じさせる原因にもなり、特に基板がSi基板である場合には、Si基板と窒化物半導体層との熱膨張係数差が大きく、かつ窒化物半導体の熱膨張係数がSi基板の熱膨張係数より大きいため、窒化物半導体層が熱収縮によって大きく収縮し、厚膜成長後、常温に戻ったときにクラックが生じやすい。
これらの問題を解決するために、上記基板と窒化物半導体層との間にさまざまなバッファ層を設けた構造が採用されており、反りを抑えるためのバッファ層として応力を逃すような細孔を有する構造が用いられている。
特許文献1によれば、基板上に窒化物半導体層を成長させ、その窒化物半導体層に多数の微細なボイドを有する多孔質層を形成した後、アニールを施して表面を再結晶化させて再結晶層を形成する方法が開示されている。
また、特許文献2によれば、表面に多数の細孔を有する基板を用いる方法が開示されている。この多数の細孔により、応力を逃す構造となっている。
特開2001−223165号公報 特開2002−270515号公報
しかしながら、特許文献1によれば、微細なボイドにより応力を逃す効果は期待できるものの、ボイドの大きさや深さによって反りの大きさが大きく影響される。またボイドの大きさや深さは下地となる結晶の結晶性によって大きく変化するため、そのコントロールが困難である。さらに、窒化物半導体層にボイドが有っても、必ず基板と窒化物半導体層が接している部分が存在するため、その部分では基板と窒化物半導体の熱膨張係数差を緩和することはできていない。
また、特許文献2についても、特許文献1と同様、現実的には基板と接している窒化物半導体部分が必ず存在することから、基板との熱膨張係数差を完全に緩和することはできない。また、(100)面や(110)面の基板上に成長した窒化物半導体の結晶性は、面方位の影響を受けるため、(111)面上に成長した窒化物半導体の結晶性より劣るという問題があった。
本発明は、かかる問題点を解決すべく創案されたもので、その目的はクラックがなく、ウェハの反りを抑えた結晶性の高いエピタキシャルウェハを提供することにある。
本発明に係るエピタキシャルウェハは、基板と、前記基板上に積層されたアルミニウム(以下、Alと記す)層と前記Al層上に形成されたAlの陽極酸化層(以下、陽極酸化Al層と記す)と、前記陽極酸化Al層上に積層された窒化物半導体層とを備えることを特徴としている。
また、本発明に係るエピタキシャルウェハは、前記基板はSiであることを特徴としている。
また、本発明に係るエピタキシャルウェハは、前記陽極酸化Al層の構造が、ポーラス型であることを特徴としている。
また、本発明に係るエピタキシャルウェハは、前記Al層の層厚が1μm以下であることを特徴としている。
また、本発明に係るエピタキシャルウェハは、前記陽極酸化Al層の層厚が100nm以上5μm以下であることを特徴としている。
また、本発明に係るトランジスタは、上記エピタキシャルウェハを用いたことを特徴としている。
また、本発明に係る発光素子は、上記エピタキシャルウェハを用いたことを特徴としている。

本発明に係るエピタキシャルウェハの製造方法は、基板上にAl層を形成する工程と、前記Al層上に陽極酸化Al層を形成する工程と、前記陽極酸化Al層上に窒化物半導体層を積層する工程とを備えることを特徴としている。
また、本発明に係るエピタキシャルウェハの製造方法は、前記Al層上に陽極酸化Al層を形成する工程の後に、酸素雰囲気中にてアニールを行った後、前記窒化物半導体層を積層することを特徴としている。
本発明によれば、エピタキシャルウェハの反りやクラックの発生を抑制し、厚膜化が可能な結晶性の高いエピタキシャルウェハ、およびその製造方法を提供することができる。
本発明に係るエピタキシャルウェハの第1の実施形態を示す断面図である。 ポーラス型の陽極酸化Alを示す断面図である。 第1の実施形態の比較例を示す断面図である。 第3の実施形態に係るエピタキシャルウェハを用いたトランジスタの断面図である。 第4の実施形態に係るエピタキシャルウェハを用いた発光素子の断面図である。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
(第1の実施形態)
図1は、発明のエピタキシャルウェハの第1実施形態を示す断面図である。このウェハは基板としてのSi基板1と、このSi基板1上に積層されたAl層2、陽極酸化Al層3、低温成長GaNバッファ層4、GaNチャネル層5、AlGaN障壁層6とを備える。
まず、この第1実施形態のエピタキシャルウェハの製造方法を説明する。基板として(111)面3インチSi基板1を用い、Si基板1上にAl層2をスパッタ法によって全面に1μm堆積させる。
Alを堆積する方法としてはスパッタ法に限らず、真空蒸着法などの一般的な薄膜作成方法でよい。堆積条件は装置によって異なるが、本実施形態では、RFマグネトロンスパッタ法を用い、入力電力200W、Ar圧力0.8Pa、堆積時間5分で堆積した。
次にSi基板1上にAl層2を堆積させた基板を15%の硫酸水溶液を温度20℃で一定に保った状態で、電流密度0.01A/cmの条件で、10分間陽極酸化を行った。出来上がった陽極酸化Al層3の層厚は、約1.9μm、Al層2の層厚は約50nmであった。陽極酸化Al層3の層厚は、バッファ層として機能するのに十分な厚さが有れば良く、100nm以上5μmであれば良い。ただし、陽極酸化によって形成する場合には、Al層2と陽極酸化Al層3の比率は、酸化条件によってある程度一意の値をとる。
陽極酸化によりAl層2は酸化され、陽極酸化Alに変化するため、Al層2の層厚は減少する。Al層2(融点660℃)自身は結晶成長温度(1000℃から1200℃程度)で融解してしまうため、陽極酸化後のAl層2があまり厚いと、後の結晶成長工程において、いったん溶け出したAl層2が再結晶化し、ウェハ全体に影響を及ぼす恐れがあるので、陽極酸化後のAl層2の層厚は1μm以下が望ましい。さらにAlは、延性・展性を有する金属であることから、基板材料と窒化物半導体間に働く応力を緩和するため、反りを抑制することができる。
図2はAl層2上にAlの陽極酸化によって作成したポーラス型の陽極酸化Al層3を示す断面図である。陽極酸化Al層3の構造としては、バリア型とポーラス型の2つがあるが、表面が均一に覆われるバリア型よりも、微細孔31によって空隙を有する構造によって応力を緩和するということから、ポーラス型が好ましい。
また、基板の材料は、陽極酸化Al層3を形成可能で、窒化物の結晶成長温度に耐えうるものであれば、種類を問わずに使用可能である。
特に基板としてSiを使った場合、1100℃前後の高温における結晶成長中にSi基板1と、Al層2の界面にSi−Al合金が形成される。Si−Al合金は、窒化物半導体の熱膨張係数に近い値を有することから、応力の緩和においてさらに望ましい効果を発揮し、反りやクラックが発生しにくい。また、本発明の構造では、Al層2と陽極酸化Al層3が存在することにより、窒化物半導体層の結晶成長において、Si基板1の面方位に関する影響を受けないため、(100)、(110)、(111)面でいずれも同等の結晶性が得られる。また、Si基板は単結晶、多結晶いずれの場合でも同等の効果が期待できる。
なお、陽極酸化Al層3を形成する際の処理浴としては、硫酸、蓚酸、クロム酸、リン酸などが用いられ、いずれを用いても望ましい陽極酸化Al層3が形成される。その中でもコストの点からは硫酸を用いた硫酸法が望ましく、耐食性の点からは蓚酸を用いた蓚酸法あるいは、硫酸法が望ましい。本実施形態では、陽極酸化Al層3を形成する際の処理浴として、硫酸を用いたが、蓚酸、クロム酸、リン酸のいずれを用いても、同様の陽極酸化Al層3が得られることを確認した。
このようにして出来上がった陽極酸化Al層/Al層/Si基板を用い、陽極酸化Al層3上にMOCVD(有機金属気相成長)法により基板温度500℃、成長圧力100kPa、TMG流量110μmol/min、NH流量9slmの条件下で、層厚30nmの低温成長GaNバッファ層4を成長させた。
その後、基板温度1150℃、成長圧力10kPa、TMG流量300μmol/min、NH流量12slmの条件下で、GaNチャネル層5を厚さ2.5μm成長させた後、成長圧力100kPaに上げて、層厚0.5μmのGaNチャネル層5をさらに成長させた。
その上に、基板温度1050℃、TMG流量44μmol/min、TMA流量11μmol/min、NH流量12slmの条件下で、層厚20nmのAl0.2Ga0.8N障壁層6を成長させた。GaNチャネル層5の上にAlGaN障壁層6が成長されることによって、2次元電子ガスが形成される。
このようにして成長したヘテロ構造の電気的特性を、ホール測定により測定した結果、2次元電子ガス濃度7x1012cm−2、移動度1800cm/Vsが得られた。また、ウェハの反りも生じず、クラックの発生もなかった。
これまで、ウェハの反りを防ぐために、Si基板上には、GaN層厚を1μm程度の厚さで成長させるのが限界であったが、上述の方法を用いることによって、GaN層を1μm以上成長させることができ、ウェハの反りも発生しなかった。
また、結晶性を評価するために、比較例として、図3に示すようにSi基板1上にAl層2と陽極酸化Al層3を積層せずに直接上記Si基板1に窒化物半導体層をエピタキシャル成長させたウェハをXRD(X線回折)にて測定し、PL発光特性を示すスペクトルにおいて、得られたロッキングカーブを比較した。
Si基板1上にAl層2と陽極酸化Al層3を積層した後、エピタキシャル成長を行った低温成長GaNバッファ層4、GaNチャネル層5、AlGaN障壁層6と、基板温度、成長圧力等を同条件にして比較例のウェハを作成した。ただし、比較例においては、層を厚くすると反りが大きくなるため、GaNチャネル層5を厚さ0.5μm成長させた後、成長圧力100kPaに上げて、層厚0.5μmのGaNチャネル層5をさらに成長させた。その結果、比較例のSi基板上での成長では、ロッキングカーブ全半値幅800arcsecであったのに対し、陽極酸化Al層3を持つ窒化物半導体層は、250arcsecと結晶性が飛躍的に改善された。
本実施形態では、(111)面Si基板を用いたが、(100)面Si基板や(110)面Si基板を用いても、今回エピタキシャル成長したGaN(004)面のロッキングカーブ全半値幅が250arcsec程度の結晶性のものが得られた。Si基板の面方位に左右されずに結晶性の高いGaN層を得ることができた。
このように第1の実施形態によれば、基板上に陽極酸化Al層3を設けたことにより、陽極酸化Alの熱膨張係数が窒化物半導体よりも大きいために、クラックの発生を抑えることができた。
さらに陽極酸化Al層3がポーラス型の場合は、微細孔31による空隙を有する構造であるため、応力を緩和して反りやクラックを防止するのに効果的であり、窒化物半導体層を厚くすることができ、結果的に結晶性を高めることができる。
また、基板上にAl層2を設けたことにより、延性・展性を有するAlの特性を生かし、基板材料と窒化物半導体間に働く応力を緩和することができる。さらに、基板の材料は、陽極酸化Al層を形成可能で、窒化物の結晶成長温度に耐えうるものであれば、種類を問わずに使用可能である。
特に基板としてSiを使った場合、1100℃前後の高温における結晶成長中に形成されるSi基板1と、Al層2によって形成されるSi−Al合金が窒化物半導体の熱膨張係数に近い値を有することから、応力の緩和においてさらに望ましい効果を発揮し、反りやクラックが発生しにくくなり、そのため、窒化物半導体層を厚くすることができ、結晶性を高めることができる。
また、本発明の構造では、Al層2と陽極酸化Al層3が存在することにより、窒化物半導体層の結晶成長において、Si基板1の面方位に関する影響を受けないため、(100)、(110)、(111)面でいずれも同等の高い結晶性が得られた。
(第2の実施形態)
本実施の形態と第1の実施形態と異なる点は、陽極酸化Al層3を安定化させるために、窒化物半導体の成長前にアニールを行っている点である。
まず、第1の実施形態と同様の方法で陽極酸化Al層/Al層/Si基板を作成し、その後、酸素雰囲気中で1200℃にて10分間アニールを行なった。
アルミニウムの陽極酸化によって作成した陽極酸化Al層3は、対アンモニア性を有しているが、表面は活性な状態であるため、酸素中でアニールを行なうことで安定化させることにより、均一な窒化物半導体を成長させることができる。800℃以下の温度でのアニールは、耐食性に大きな改善が見られず、1300℃以上の温度ではウェハの反りが生じてしまうため、アニールの温度としては、800℃以上1300℃以下が望ましい。
引き続いてMOCVD(有機金属気相成長)法により、陽極酸化Al層3上に窒化物半導体の成長を行なった。
つぎに、第1実施形態と同様に基板温度500℃、成長圧力100kPa、TMG流量110μmol/min、NH流量9slmで、層厚30nmの低温成長GaNバッファ層4を成長させ、次に、基板温度1150℃、成長圧力10kPa、TMG流量300μmol/min、NH流量12slmの条件下で、GaNチャネル層5を厚さ2.5μm成長させた後、成長圧力100kPaに上げて、厚さ0.5μmのGaNチャネル層5をさらに成長させた。
さらにその上に、基板温度1150℃、成長圧力10kPa、TMG流量44μmol/min、TMA流量11μmol/min、NH流量12slmの条件下で、厚さ20nmのAl0.17Ga0.83N障壁層6を成長させた。
このようにして成長したヘテロ構造の電気的特性を、ホール測定により測定した結果、2次元電子ガス濃度7x1012cm−2、移動度1800cm/Vsが得られた。さらに異なる複数箇所についても、同様のホール測定を行い、面内の均質性を確認したところ、各測定結果のばらつきが小さく、電気的特性の面内における均質性が、向上していた。
また、本実施形態においても、第1実施形態で用いた比較例であるSi基板1上にAl層2と陽極酸化Al層3を積層せずに直接エピタキシャル成長を行った窒化物半導体層と比較してみたところ、実施形態1と同様に窒化物半導体層の1μm以上の厚膜成長によってもウェハの反りが発生せず、結晶性も改善された。
さらに本実施形態においては、窒化物半導体の成長前にアニールを行い、陽極酸化Al層3を安定化させることにより、ヘテロ構造の電気的特性のばらつきが減少し、面内均質性が向上した。
なお、上記実施形態では、窒化物半導体層を窒化ガリウム系半導体層として説明したが、窒化インジウム系半導体層や、窒化アルミニウム系半導体層であってもよい。
(第3の実施形態)
図4は、第3の実施形態に係るエピタキシャルウェハを用いたトランジスタ20の断面図である。このトランジスタ20は基板としてのSi基板1とこのSi基板1上に積層されたAl層2、陽極酸化Al層3、低温成長GaNバッファ層4、GaNチャネル層5、コンタクト領域21、ソース電極22、ドレイン電極23、SiO膜24、ゲート電極25とを備えた構成となっている。
第1の実施形態と同様の方法で陽極酸化Al層/Al層/Si基板を作成し、その後、酸素雰囲気中で1200℃にて10分間アニールを行なった。
引き続いてMOCVD(有機金属気相成長)法により、陽極酸化Al層3上に窒化物半導体の成長を行なった。
つぎに、基板温度500℃、成長圧力100kPa、TMG流量110μmol/min、NH流量9slmで、層厚30nmの低温成長GaNバッファ層4を成長させ、次に、基板温度1150℃、成長圧力10kPa、TMG流量300μmol/min、NH流量12slmの条件下で、GaNチャネル層5を厚さ2.5μm成長させた後、成長圧力100kPaに上げて、厚さ0.5μmのGaNチャネル層5をさらに成長させた。
成長後ソースおよびドレインとなる領域に、Siイオンを注入してコンタクト領域21(キャリア濃度5x1019cm−3)を形成し、窒素雰囲気中で基板温度1200℃にて2分間の活性化アニールを行なった。
次にCVD(化学気相成長)装置を用いて、表面に膜厚20nmのSiO膜24を堆積し、窒素雰囲気中で1100℃にて1時間のアニールを行なった。
ソース22およびドレイン23となる領域のSiO膜24を除去した後、Ti/Al(16nm/200nm)からなるソース電極、ドレイン電極を形成して窒素雰囲気中で600℃にて10分間のアニールを行い、最後にゲート電極25をSiO24の上に形成してトランジスタを作成した。
Si基板1上に成長した多層膜バッファ層を用いた窒化物半導体は、Siイオン注入後の活性化アニールによってウェハの反りの大きさと方向が大きく変化したが、本発明のように、陽極酸化Al層3を介した場合は、活性化アニールによるウェハの反りの変化は生じなかった。また、本実施形態においても、第1実施形態で用いた比較例であるSi基板1上にAl層2と陽極酸化Al層3を積層せずに直接エピタキシャル成長を行った窒化物半導体層と比較してみたところ、実施形態1、実施形態2と同様に窒化物半導体層の1μm以上の厚膜成長によってもウェハの反りが発生せず、結晶性も改善された。
さらに、本発明に係るエピタキシャルウェハを用いたトランジスタは、結晶性が高いため、リーク電流や非線形性の発生が抑えられ、信頼性も向上した。
(第4の実施形態)
図5は、第4の実施形態に係るエピタキシャルウェハを用いた発光素子40の断面図である。この発光素子40は基板としてのSi基板1と、このSi基板1上に積層されたAl層2、陽極酸化Al層3、低温成長GaNバッファ層4、n型GaN層41、n型InGaN/GaNクラッド層42、InGaN/InGaN発光層43、p型AlGaNクラッド層44、p型GaN層45、p型InGaNコンタクト層46、ITO(インジウム錫酸化物)47、n型電極48、p型電極49を備えた構成となっている。
第1の実施形態と同様の方法で陽極酸化Al層/Al層/Si基板を作成し、その後、酸素雰囲気中で1200℃にて10分間アニールを行なった。
引き続いてMOCVD(有機金属気相成長)法により、陽極酸化Al層3上に窒化物半導体の成長を行なった。
つぎに、基板温度500℃、成長圧力100kPa、TMG流量110μmol/min、NH流量9slmで、層厚30nmの低温成長GaNバッファ層4を成長させ、次に、基板温度1150℃、TMG流量300μmol/min、NH流量12slmの条件下で、n型GaN層41(キャリア濃度5x1018cm−3)を厚さ8μm成長させた。
その後、基板温度850℃にて、膜厚5nm/5nmのn型In0.05Ga0.95N/GaNクラッド層42(周期10回、キャリア濃度5x1018cm−3)を成長させ、引き続いて基板温度850℃にて膜厚10nm/10nmのIn0.15Ga0.85N/In0.05Ga0.95N発光層43(周期5回)を成長させた。
次に基板温度を850℃から1100℃に上げながら、膜厚0.1μmのp型Al0.1Ga0.9Nクラッド層44を成長させ、その後基板温度1100℃にて膜厚0.2μmのp型GaN層45(キャリア濃度2x1017cm−3)、基板温度850℃にて膜厚50nmのp型In0.1Ga0.9Nコンタクト層46(キャリア濃度1x1019cm−3)を順次成長させた。
成長後、n型電極48を形成する幅に応じて、ICPエッチングによってn型GaN層41までエッチングし、n型GaN層41上にTi/Alを蒸着法でそれぞれ16/200nm堆積してn型電極48を形成した。
p型InGaNコンタクト層46の上に、蒸着法によってITO(インジウム錫酸化物)47を300nm形成し、その上の一部にNi/Auを蒸着法でそれぞれ5/100nm堆積してp型電極49を形成し、発光素子を作成した。
本実施形態においても、第1実施形態で用いた比較例であるSi基板1上にAl層2と陽極酸化Al層3を積層せずに直接エピタキシャル成長を行った窒化物半導体層と比較してみたところ、上記実施の形態と同様に窒化物半導体層が1μm以上の厚膜成長によってもウェハの反りが発生せず、結晶性も改善された。
さらに、本発明に係るエピタキシャルウェハを用いた発光素子は、発光特性や信頼性が向上した。また、Si基板1上のAl層2が反射膜となり、Al層2が無い場合よりも約20%の発光効率の改善が見られた。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 Si基板
2 Al層
3 陽極酸化Al層
4 低温成長GaNバッファ層
5 GaNチャネル層
6 AlGaN障壁層
20 トランジスタ
21 コンタクト領域
22 ソース電極
23 ドレイン電極
24 SiO
25 ゲート電極
31 微細孔
40 発光素子
41 n型GaN層
42 n型InGaN/GaNクラッド層
43 InGaN/InGaN発光層
44 p型AlGaNクラッド層
45 p型GaN層
46 p型InGaNコンタクト層
47 ITO(インジウム錫酸化物)
48 n型電極
49 p型電極

Claims (9)

  1. 基板と、
    前記基板上に積層されたAl層と、
    前記Al層上に形成された陽極酸化Al層と、
    前記陽極酸化Al層上に積層された窒化物半導体層とを備えることを特徴とするエピタキシャルウェハ。
  2. 前記基板はSiであることを特徴とする請求項1に記載のエピタキシャルウェハ。
  3. 前記陽極酸化Al層の構造が、ポーラス型であることを特徴とする請求項1または2に記載のエピタキシャルウェハ。
  4. 前記Al層の層厚が1μm以下であることを特徴とする請求項1から3のいずれかに記載のエピタキシャルウェハ。
  5. 前記陽極酸化Al層の層厚が100nm以上5μm以下であることを特徴とする請求項1から4に記載のエピタキシャルウェハ。
  6. 請求項1から請求項5のいずれか1項に記載のエピタキシャルウェハを用いたことを特徴とするトランジスタ。
  7. 請求項1から請求項5のいずれか1項に記載のエピタキシャルウェハを用いたことを特徴とする発光素子。
  8. 基板上にAl層を形成する工程と、前記Al層上に陽極酸化Al層を形成する工程と、前記陽極酸化Al層上に窒化物半導体層を積層する工程とを備えることを特徴とするエピタキシャルウェハの製造方法。
  9. 請求項8に記載のエピタキシャルウェハの製造方法であって、前記Al層上に陽極酸化Al層を形成する工程の後に、酸素雰囲気中にてアニールを行った後、前記窒化物半導体層を積層することを特徴とするエピタキシャルウェハの製造方法。
JP2009299016A 2009-12-29 2009-12-29 エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法 Pending JP2011138971A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009299016A JP2011138971A (ja) 2009-12-29 2009-12-29 エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009299016A JP2011138971A (ja) 2009-12-29 2009-12-29 エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法

Publications (1)

Publication Number Publication Date
JP2011138971A true JP2011138971A (ja) 2011-07-14

Family

ID=44350093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009299016A Pending JP2011138971A (ja) 2009-12-29 2009-12-29 エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法

Country Status (1)

Country Link
JP (1) JP2011138971A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119581A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013065630A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp m面窒化物系発光ダイオードの製造方法
JP2014195114A (ja) * 2014-06-02 2014-10-09 Toshiba Corp 半導体発光素子及びウェーハ
CN112802745A (zh) * 2021-01-13 2021-05-14 深圳市思坦科技有限公司 降低外延片翘曲度的方法及微显示阵列和Micro-LED的制备方法
CN112802743A (zh) * 2021-01-13 2021-05-14 深圳市思坦科技有限公司 降低外延片翘曲度的方法及外延片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050585A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体の結晶成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050585A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体の結晶成長方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119581A (ja) * 2010-12-02 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013065630A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
US9012888B2 (en) 2011-09-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
JP2014154840A (ja) * 2013-02-13 2014-08-25 Mitsubishi Chemicals Corp m面窒化物系発光ダイオードの製造方法
JP2014195114A (ja) * 2014-06-02 2014-10-09 Toshiba Corp 半導体発光素子及びウェーハ
CN112802745A (zh) * 2021-01-13 2021-05-14 深圳市思坦科技有限公司 降低外延片翘曲度的方法及微显示阵列和Micro-LED的制备方法
CN112802743A (zh) * 2021-01-13 2021-05-14 深圳市思坦科技有限公司 降低外延片翘曲度的方法及外延片

Similar Documents

Publication Publication Date Title
TWI447959B (zh) 製造氮化物半導體晶體層的方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
US10158046B2 (en) Semiconductor element and fabrication method thereof
JP2010232293A (ja) 半導体装置
JP2013145821A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR20080102028A (ko) 실리콘 기판 상에 GaN 단결정의 성장 방법, GaN기반의 발광소자의 제조방법 및 GaN 기반의 발광소자
JP4968232B2 (ja) 窒化物半導体の製造方法
JP2010232377A (ja) 半導体素子
JP2011138971A (ja) エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法
JP2007273814A (ja) シリコン基板及びその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP4876927B2 (ja) 半導体デバイスを形成する方法
US11430875B2 (en) Method for manufacturing transistor
WO2012014675A1 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
TWI523222B (zh) 含氮化鎵之半導體結構
WO2021077758A1 (zh) 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法
JP5460751B2 (ja) 半導体装置
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2009221083A (ja) Iii族窒化物半導体およびその製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2018200934A (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
CN109326696A (zh) 一种发光二极管的外延片的制备方法
JP6174253B2 (ja) 窒化物系化合物半導体
JP2013069938A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723