JP4968232B2 - 窒化物半導体の製造方法 - Google Patents

窒化物半導体の製造方法 Download PDF

Info

Publication number
JP4968232B2
JP4968232B2 JP2008268254A JP2008268254A JP4968232B2 JP 4968232 B2 JP4968232 B2 JP 4968232B2 JP 2008268254 A JP2008268254 A JP 2008268254A JP 2008268254 A JP2008268254 A JP 2008268254A JP 4968232 B2 JP4968232 B2 JP 4968232B2
Authority
JP
Japan
Prior art keywords
gan
layer
nitride semiconductor
substrate
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008268254A
Other languages
English (en)
Other versions
JP2009055056A (ja
Inventor
春典 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2008268254A priority Critical patent/JP4968232B2/ja
Publication of JP2009055056A publication Critical patent/JP2009055056A/ja
Application granted granted Critical
Publication of JP4968232B2 publication Critical patent/JP4968232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Description

本発明は、窒化物半導体の製造方法に係り、特に結晶欠陥が少なく、反りが少ない窒化物半導体層が形成される窒化物半導体の製造方法に関するものである。
一般に、GaN、あるいはその混晶のAlGaN、InGaNなどの窒化物半導体は、同種の基板が実質的に存在しないため、サファイアやSiC等の異種基板上に薄膜成長されて製造されている。
しかし、このように異種基板上に成長された窒化物半導体は、基板との格子定数が異なるため、それに起因する結晶欠陥の増加や、基板と薄膜との熱膨張差により発生する反りが成長時及び成長後に問題となっている。
結晶欠陥は、その窒化物半導体から製造される、光素子の発光特性や信頼性を悪化させ、電子デバイスのリーク電流や非線形性の発生、信頼性低下などの原因となる。
また、反りは、成長中では加熱物体(例えばグラファイト製のサセプタ)との接触の不均一性を生じさせ、エピ薄膜のキャリア濃度や組成などの特性に不均一性をもたらす。特に窒化物半導体がInGaNでは、この温度の不均一性は致命的である。
成長後の常温での反りは、その後の素子製造工程で行われるフォトリソグラフィーにおいて、微細パターンの露光の際に大きな問題となる。
このため、これら結晶欠陥及び反りの発生の防止対策として、選択成長によるラテラル方向成長を利用したELOG(O.-H.Nam etl,Appl.Phys.Lett.71(1997)2472)やFIELO(A.Sakai etl,Appl.Phys.Lett.71(1997)2259 )が開発されている。
これ以外にも、製造する窒化物半導体の同種基板となるGaN基板の開発も進んでいる。
また、HVPEで数百μmのGaN膜をサファイア基板上に成長し、後にサファイア基板を除去してGaN基板とする手法も提案されており、この方法は、品質やコストの面からより現実的である。
しかしながら、ELOGやFIELOは、いまだ結晶欠陥が10E6〜10E7/cm−3ほどあり、反りの問題は全く改善されていない。
また、GaN基板の開発は、まだ10mm直径のものしか製造できておらず、製法も超高圧下で行うため製造コストが非常に高く、実用的でない。
また、HVPEでサファイア基板上にGaNを成長した後、サファイア基板を除去する方法は、結晶欠陥がかなり多く、さらに実用的なサファイア基板の除去法が無く、除去後も反りが残るなどの問題がある。
そこで、本発明の目的は、結晶欠陥の発生を低減すると共に反りの発生を防止することにより、品質と生産性に優れた窒化物半導体の製造方法を提供することにある。
上記課題を解決するために本発明は、GaNからなる基板上に第一の窒化物半導体層を成長させ、その第一の窒化物半導体層に多数の微細なボイドを有する多孔質層を形成した後、前記多孔質層に熱処理を施して前記多孔質層の構成元素をマイグレートさせて前記多孔質層の表面を再結晶化することにより当該表面が連続する平滑な第二の窒化物半導体層を成長させ、前記第二の窒化物半導体層を上記基板或いは上記基板及びボイドを有する多孔質層から剥離することにある。
すなわち、本発明の要点は、GaN膜(AlGaN、InGaNでも可。)を、陽極酸化や光エッチング(C.Youtsey etl,Appl.Phys.Lett.71,(1997)2151)でエッチングしてそのGaN膜表面に多孔質(ポアラス)を形成し、さらにこの多孔質GaNを水素中で熱処理して、表面が連続した平滑な再結晶層を有するGaNエピ膜を形成することにある。
上記構成によれば、多孔質GaNが水素と反応して一部がGaとNHになり、このGaが表面をマイグレートしてキンクやステップなどの核成長サイトでNH と反応し、GaNがエピタキシャル成長する。これが熱平衡となるまで進行し、適切な温度、時間、水素の純度、NHなどのガス混合により、多孔質GaNの表面が再結晶化すると共にエピタキシャル成長して、表面が連続した平滑なGaNエピ膜が形成される。
これにより、第一の窒化物半導体層の表面の再結晶化はラテラル方向に起こるため、再結晶層は、ELOGのように結晶欠陥が低減する。
また、基板と窒化物半導体との熱膨張差や格子定数差による歪みは、表面が再結晶化してもその下に多孔質が存在するため、このミクロな多数のボイドの部分が基板と薄膜(窒化物半導体)との熱膨張差や格子定数差による歪みをいわばクッション層のような効果で緩和する。
従ってエピ膜中の結晶欠陥が減り、エピ成長中及び成長後の反りも大幅に低減される。
さらに、本発明は、この多孔質(ボイド)の層を選択エッチング、超高圧水流、GaAsジェット、レーザー割断などにより、溶解、破断して基板からエピ膜を剥離し、そのエピ膜を他の基板に貼り付ける(無論、剥離前に貼り付けることもできる。)ことにより、デバイス応用に応じた最適な基板・エピ構造とすることもできる。
以上要するに本発明によれば、第一の窒化物半導体層の表面の再結晶層の再結晶化がラテラル方向に起こるため、ELOGのように結晶欠陥が低減する。
また、基板と窒化物半導体との熱膨張差や格子定数差による歪みは、多孔質層により緩和されるので、反りが発生しない。
次に、本発明の好適一実施の形態を添付図面に基づいて詳述する。
図1に本発明にかかる窒化物半導体としてGaNの側面図を示す。
図1に示すように、このGaNは、サファイア基板1と、そのサファイア基板1上に形成された窒化物半導体層10とから構成されており、すなわち異種基板上に形成された窒化物半導体である。
窒化物半導体層10は、表面側には良質なGaNからなる再結晶層3が形成され、また、基板側には微細なボイド及びその集合体2aからなる多孔質GaN層2が形成されている。
このGaNの製造方法を図5を用いて説明する。
図1に示したGaNを製造するに際しては、まず、図5(a)に示すように、サファイア基板1上に、通常のMOCVD法や、MBE法、HVPEH法などにより、GaNの薄膜10aを成長させる。
そして、このGaN10aを、図5(b)に示すように、上述した光エッチング(C.Youtsey etl,Appl.Phys.Lett.71,(1997)2151)によりエッチングし、多数の微細なボイド及びその集合体2aからなる多孔質10bを形成する。この多数のボイド2aの形成は、光エッチングの条件(光の強度、波長、エッチング液の温度)を調節して行われる。
また、このエッチングの基本条件は、例えば、照射光は波長365nmの紫外線、エッチング液はKOHとKとの混合水溶液であり、GaNをこのエッチング液中に入れ、これに照射光を当ててエッチングする。この時、エッチング液に溶解させたくない部分(GaNの表面あるいは裏面の一部又は全面)がある場合には、その部分にAuやPtなどの貴金属を付着させる場合もある。
そして、この多孔質GaNをMOCVD炉に入れ、水素中で加熱する。この時、水素にNHや窒素を混合する場合もある。加熱温度は800℃〜1100℃、加熱時間は数秒から数時間の範囲が一般的だが、多孔質GaNの状態などによっては上述した温度・時間以外の条件でも良い。
この加熱により、図5(c)に示すように、多孔質GaNが水素と反応して一部はGaとNHになり、このGaが表面をマイグレートしてキンクやステップなどの核成長サイトでNHと反応し、GaNがエピタキシャル成長する。そして、このエピタキシャル成長が熱平衡となるまで進行し、適切な温度、時間、水素の純度、NHなどのガス混合により、多孔質のGaN表面が再結晶化すると共に表面がエピタキシャル成長して、表面が連続した平滑な再結晶層3が形成される。
このようにして、表面には再結晶層3を有し、その下に微細なボイド2aが多数存在する多孔質層(微細ボイド層)2を有するGaN膜が形成される。
そして、この微細ボイド層2の性状(ボイドの大きさ、密度、大きさの分布、微細ボイド層2の厚さなど)は、さらなる熱処理、あるいは加熱工程後の更なる熱処理で制御される。
その後、炉内が冷却され、GaNが取り出される。
このようにして製造されたGaNは、サファイア基板1と窒化物半導体層10との格子定数の違いにより、それらの界面付近に結晶欠陥が発生するが、表面の再結晶層3の再結晶化がラテラル方向に起こるため、ELOGのように結晶欠陥が低減する。
また、サファイア基板1と窒化物半導体層10との熱膨張差による歪みも、多孔質層2により緩和されるので、GaNに反りが発生しない。
更に、微細ボイド層(多孔質層)2は、低誘電率、高抵抗となるため、このGaNから製造されるHEMT横型デバイスでは、リーク電流が低減されると共に、寄生抵抗の発生が低減される。
さらに、本発明は、この多孔質(ボイド)層2を選択エッチング、超高圧水流、GaAsジェット、レーザー割断などにより、溶解、破断してサファイア基板1からエピ膜を剥離し、そのエピ膜を他の基板に貼り付ける(無論、剥離前に貼り付けることもできる。)ことにより、デバイス応用に応じた最適な基板・エピ構造とすることもできる。
次に、本発明の他の実施の形態を説明する。
図2に、図1に示したGaNの基板及び多孔質層を剥離・除去した再結晶層の側面図を示す。
図2に示すように、このGaN(3)は、多孔質GaN上に成長されたGaNのみで形成されている。
すなわち、このGaN(3)は、同種基板上に成長されたGaNであるため、結晶欠陥が存在せず、それ自体に反りも発生していない。
これにより、このGaN(3)から光素子を製造した場合には、その光素子は、発光特性が低下せず、信頼性も高い。また、電子デバイスのリーク電流や非線形性も発生しない。
さらに、GaN(3)は反りがないので、成長中の加熱物体との接触が均一に保たれ、エピタキシャル薄膜のキャリア濃度や組成などの特性が均一になると共に、また、成長後のフォトリソグラフィーにおいても、微細パターンの露光工程の作業性に優れる。
また、他の実施の形態として、図3に、図1に示したGaNの基板を剥離・除去したGaN(窒化物半導体層)の側面図を示す。
図3に示すように、このGaNは、基板側に形成された多孔質層2と、表面側に形成された再結晶層3とから構成されている。
すなわち、このGaNは、基板側の結晶には、基板との格子定数の違いにより発生した結晶欠陥が存在するが、表面の再結晶化がラテラル方向に起こるため、再結晶層3に結晶欠陥が発生しない。また、同種基板上に形成されたGaNであるため、上述した図2のGaNと同様に、このGaNから光素子を製造する場合、素子の特性が低下せず、信頼性の高い素子が製造できる。
また、これら以外の他の実施の形態として、図4に、窒化物半導体の薄膜を多層に積層したGaNの側面図を示す。
図4に示すように、このGaNは、本実施の形態で説明した多孔質GaNの加熱工程まで行った後、引き続き、そのまま炉内でGaN、AlGaN、又はInGaNなどの窒化物半導体4a,4b,...4nを、GaN系のデバイス用の構造となるようにエピタキシャル成長させるか、又は、炉内からGaNウェハを取り出した後、別途、MOCVD法によりそのGaNウェハの上にデバイス構造のエピタキシャル成長を行って、サファイア基板1上の再結晶層3の上に、窒化物半導体4a,4b,...4nが多層に積層された薄膜(多層膜)4を形成したものである。
この多層窒化物半導体から製造するデバイスがLEDの場合は、上述した表面結晶化多孔質GaNの上に、例えば、Siドープn型GaN層、アンドープInGaNとアンドープGaNの量子井戸型活性層、Mgドープp型GaN層を順次成長すれば良い。
また、製造するデバイスがHEMTの場合は、例えば、はじめにアンドープGaN層を成長させ、さらにAlGaN層とGaN層を交互に複数層積層したバッファ層を成長させ、さらにGaN又はInGaNのチャネル層を成長させる。そして、n型AlGaN又はn型GaNキャリア供給層を成長させ、さらにその層の上に、n++型GaN、又はn++型InGaN層をオーミックコンタクト層として成長させる場合もある。また、キャリア供給層をアンドープとしても良い。
また、本実施の形態では、窒化物半導体層10がGaNの場合について説明したが、変形例として、AlGaN、又はInGaNのいずれかの薄膜であっても良い。また、他の実施の形態で、多層膜について説明したが、GaN、AlGaN、又はInGaNの組み合わせはこれに限定されないことは勿論である。
更に、基板としてサファイア以外にも、基板としてGaNやSiCでもバルクGaNを用いても良い。
また、本実施の形態では、反応炉としてMOCVD炉を用いたが、通常のCVD炉や、MBE炉、HVPE炉、拡散炉のようなものでも良く、この時の熱処理も、水素中だけでなく、NH中、もしくはその両者を含む雰囲気中で行っても良い。
本発明の一実施の形態を示すGaNの側面図である。 図1の基板及び多孔質層を剥離・除去した窒化物半導体の側面図である。 図1の基板を剥離・除去した窒化物半導体の側面図である。 図1の再結晶層上に多層膜が形成された窒化物半導体の側面図である。 図1の窒化物半導体の製造過程を説明するための流れ図である。
符号の説明
1 サファイア基板
2 多孔質層(微細ボイド層)
2a 微細なボイド及びその集合体
3 再結晶層
10窒化物半導体層

Claims (1)

  1. GaNからなる基板上に第一の窒化物半導体層を成長させ、その第一の窒化物半導体層に多数の微細なボイドを有する多孔質層を形成した後、前記多孔質層に熱処理を施して前記多孔質層の構成元素をマイグレートさせて前記多孔質層の表面を再結晶化することにより当該表面が連続する平滑な第二の窒化物半導体層を成長させ、前記第二の窒化物半導体層を上記基板或いは上記基板及びボイドを有する多孔質層から剥離することを特徴とする窒化物半導体の製造方法。
JP2008268254A 2008-10-17 2008-10-17 窒化物半導体の製造方法 Expired - Fee Related JP4968232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008268254A JP4968232B2 (ja) 2008-10-17 2008-10-17 窒化物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008268254A JP4968232B2 (ja) 2008-10-17 2008-10-17 窒化物半導体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000038213A Division JP2001223165A (ja) 2000-02-10 2000-02-10 窒化物半導体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009055056A JP2009055056A (ja) 2009-03-12
JP4968232B2 true JP4968232B2 (ja) 2012-07-04

Family

ID=40505776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008268254A Expired - Fee Related JP4968232B2 (ja) 2008-10-17 2008-10-17 窒化物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP4968232B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818464B2 (ja) 2009-07-30 2011-11-16 キヤノン株式会社 微細構造の製造方法
EP3923352A1 (en) * 2010-01-27 2021-12-15 Yale University, Inc. Conductivity based selective etch for gan devices and applications thereof
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2014123765A (ja) * 2014-02-27 2014-07-03 Sumitomo Electric Ind Ltd ウエハ生産物、窒化ガリウム系半導体光素子
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
KR102425935B1 (ko) 2014-09-30 2022-07-27 예일 유니버시티 GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
EP3298624B1 (en) 2015-05-19 2023-04-19 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
JP2020096015A (ja) 2018-12-10 2020-06-18 株式会社サイオクス 構造体の製造方法と製造装置、および光照射装置
JP6668545B1 (ja) * 2019-08-14 2020-03-18 株式会社サイオクス 構造体の製造方法と製造装置、および光照射装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 GaN単結晶基板

Also Published As

Publication number Publication date
JP2009055056A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP4968232B2 (ja) 窒化物半導体の製造方法
JP2001223165A (ja) 窒化物半導体及びその製造方法
JP4529846B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
TWI440073B (zh) 電路結構的製造方法
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
CN115020192A (zh) Iii族氮化物半导体基板的制造方法及iii族氮化物半导体基板
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP2009007241A (ja) GaN系窒化物半導体自立基板の作製方法
JP4996448B2 (ja) 半導体基板の作成方法
US20240136181A1 (en) Semiconductor substrate, method for manufacturing the same, apparatus for manufacturing the same, and template substrate
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2007053251A (ja) Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2011138971A (ja) エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法
WO2022224902A1 (ja) 半導体基板並びにその製造方法および製造装置、半導体デバイス並びにその製造方法および製造装置、電子機器
JP2012131705A (ja) Iii族窒化物半導体及びiii族窒化物半導体成長用基板
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP2010040737A (ja) 半導体基板及びその製造方法
JP4233894B2 (ja) 半導体単結晶の製造方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2009084136A (ja) 半導体デバイスの製造方法
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees