CN102344112B - 形成加帽的微机电系统(mems)器件的方法 - Google Patents

形成加帽的微机电系统(mems)器件的方法 Download PDF

Info

Publication number
CN102344112B
CN102344112B CN201110243371.9A CN201110243371A CN102344112B CN 102344112 B CN102344112 B CN 102344112B CN 201110243371 A CN201110243371 A CN 201110243371A CN 102344112 B CN102344112 B CN 102344112B
Authority
CN
China
Prior art keywords
wafer
front side
cap
cap wafer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110243371.9A
Other languages
English (en)
Other versions
CN102344112A (zh
Inventor
维拉·M·贡图鲁
希夫查兰·V·卡玛拉朱
利萨·H·卡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102344112A publication Critical patent/CN102344112A/zh
Application granted granted Critical
Publication of CN102344112B publication Critical patent/CN102344112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0163—Reinforcing a cap, e.g. with ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种形成加帽的微机电系统(MEMS)器件的方法。使用器件晶片(10)和帽晶片(18)来形成加帽的微机电系统(MEMS)器件(25)。所述MEMS器件(12)位于器件晶片(10)的前侧(13)上。帽晶片(18)的前侧(15)附着到器件晶片(10)的前侧(13)。在将帽晶片(18)的前侧(15)附着到器件晶片(10)的前侧(13)之后，具有张应力的第一应力层(26)被施加到帽晶片(18)的背侧(17)。在施加第一应力层之后，对第一应力层(26)和帽晶片(18)进行构图以形成通过第一应力层和帽晶片的开口(28)。将导电层(30)施加到帽晶片(18)的背侧(17)，包括通过开口(28)到器件晶片(10)的前侧(13)。

Description

形成加帽的微机电系统(MEMS)器件的方法
技术领域
本发明主要涉及半导体加工，并且更具体地，涉及形成一种加帽的MEMS器件。
背景技术
在加帽的微机电系统(MEMS)器件的形成期间，使用了晶片级封装，其中帽晶片接合到器件晶片。在帽晶片与器件晶片接合后，每个晶片通过研磨处理减薄。然而，研磨后接合的晶片产生的翘曲可能在随后的处理中导致各种有害的影响，诸如晶片破损增加。
附图说明
本发明通过举例的方式来说明，并且不局限于附图，其中相似的标记表示类似的部分。图中的结构以简要和清楚的方式来描述且不必然按照比例绘制。
图1以横截面形式来示出根据一个实施例的帽晶片和器件晶片。
图2以横截面形式示出根据一个实施例的、向帽晶片施加玻璃粉后的图1的帽晶片和器件晶片。
图3以横截面形式示出根据一个实施例的、接合后的图2的帽晶片和器件晶片。
图4以横截面形式示出根据一个实施例的、研磨处理后的图3的接合晶片。
图5以横截面形式示出根据一个实施例的、抛光后的图4的接合晶片。
图6以横截面形式示出根据一个实施例的、在接合晶片的帽晶片之上形成拉伸层(tensilelayer)之后的图5的接合晶片。
图7以横截面形式示出根据一个实施例的、在锯切到底(saw-to-ground，STG)处理之后的图6的接合晶片。
图8以横截面形式示出根据一个实施例的、在所述拉伸层之上形成导电层之后的图7的接合晶片。
图9以横截面形式示出根据一个实施例的、在用于暴露出MEMS器件的接合焊盘的锯切处理之后的图8的接合晶片。
具体实施方式
在加帽的MEMS器件的形成期间，使用了晶片级封装，其中帽晶片接合到器件晶片(其包含多个MEMS器件)以形成接合晶片。为了减薄帽晶片和器件晶片，研磨所述接合晶片，从而减薄所述接合晶片。然而，减薄之后，接合晶片的翘曲增加。因此，在一个实施例中，为了减小锯切前的翘曲，在任何锯切处理之前，在帽晶片的暴露背侧上形成金属层。此外，在一个实施例中，在将帽晶片接合到器件晶片之前，在帽晶片的前侧(其与帽晶片的背侧相对)上形成压缩层(compressivelayer)。该压缩层可以有助于进一步减小随后的翘曲。在一个实施例中，在研磨帽晶片和器件晶片二者以减薄接合晶片之后，抛光帽晶片和器件晶片这两者暴露的背侧。该抛光也可以进一步减小翘曲。
图1以横截面形式示出根据一个实施例的帽晶片18和器件晶片10。器件晶片10具有前侧13和与前侧13相反的背侧11。器件晶片10包含多个MEMS器件12、多个接合焊盘14和位于前侧13上的多个划片线(scribeline)16(图1的一部分中仅示出了其中一个)。器件晶片10、MEMS器件12、接合焊盘14和划片线16可以如本领域公知地来形成。帽晶片18具有前侧15和与前侧15相反的背侧17。帽晶片18还包含多个腔22，所述腔22与器件晶片10的MEMS器件12的位置相对应。在一个实施例中，帽晶片18还可以包括与腔22相类似的腔，所述腔与器件晶片10的接合焊盘14的位置相对应。压缩层22形成在帽晶片18的前侧15上方(并且在腔22内)。在一个实施例中，压缩层22包括氮化物。在一个实施例中，压缩层22直接施加到帽晶片18的前侧15上并且与前侧15物理接触。压缩层22还可以被描述为具有压应力的应力层(stressorlayer)。正如接下来进一步描述的，压缩层22可以帮助减小接合晶片的翘曲。
图2以横截面形式示出根据一个实施例的、在向前侧15上的压缩层20上方施加玻璃粉层24之后的帽晶片18。在一个实施例中，玻璃粉被丝网印刷到帽晶片18上，以形成玻璃粉层24(也称为玻璃料层或玻璃料)。玻璃粉层24将使帽晶片18粘附到器件晶片10。可替选地，可以使用其他粘合剂。此外，在一个实施例中，压缩层20可以不存在，在这种情况下，玻璃粉层24将直接形成在帽晶片18的前侧15上。在一个实施例中，在形成玻璃粉层24后，固化帽晶片18。
图3以横截面形式示出根据一个实施例的、在将两个晶片接合到一起形成接合晶片25之后的帽晶片18和器件晶片10。帽晶片18接合到器件晶片10，使得帽晶片18的前侧15直接面对器件晶片10的前侧13。即，帽晶片18的前侧15附着到器件晶片10的前侧13。以这种方式，帽晶片18和器件晶片10的背侧被暴露，同时帽晶片18和器件晶片10这两者的前侧位于帽晶片18和器件晶片10的背侧之间。在示出的实施例中，玻璃粉层24形成的图案接触器件晶片10的前侧13并且粘附到MEMS器件12的暴露顶表面。在一个实施例中，为了使玻璃粉层24接合到器件晶片10，帽晶片18在高温下通过压力被保持到器件晶片10。在接合处理之后，帽晶片18和器件晶片10一起形成接合晶片25。
图4以横截面形式示出根据一个实施例的、研磨处理之后的接合晶片25。在一个实施例中，为了减薄帽晶片18和器件晶片10中的每一个，帽晶片18的背侧17和器件晶片10的背侧11二者都被研磨。然而，注意，在研磨处理之后，接合晶片25的弯曲或翘曲增加，使得接合晶片25相比研磨之前的接合晶片25，变得更加凸起。注意，在没有压缩层20的情况下，研磨后的接合晶片25的翘曲可能甚至更大。研磨之后，由于研磨处理，帽晶片18和器件晶片10的背侧是粗糙的。
图5以横截面形式示出根据一个实施例的、抛光之后的接合晶片25。在一个实施例中，器件晶片10的背侧11或帽晶片18的背侧17或者背侧11和背侧17这两者被抛光，使用例如化学机械抛光(CMP)，来使背侧光滑。在一个实施例中，对帽晶片18和器件晶片10这两者背侧的抛光会进一步减小之前研磨处理造成的翘曲。
图6以横截面形式示出根据一个实施例、在帽晶片18之上形成拉伸层26之后的接合晶片25。在一个实施例中，拉伸层26直接形成在帽晶片18的背侧17上，使得帽晶片18位于玻璃粉层24和拉伸层26之间。拉伸层26还可以被描述为具有张应力的应力层。在一个实施例中，拉伸层26被毯式沉积在背侧17上方。在一个实施例中，拉伸层26是导电层，例如金属层，并且可以包含诸如铝的金属。由于拉伸层26是可拉伸的，它的形成用来减小或消除由之前处理引入的翘曲。因此，在一个实施例中，接合晶片25相比形成拉伸层26之前的接合晶片25，具有更小的翘曲。
图7以横截面形式示出根据一个实施例的、在锯切到底(STG)处理之后的接合晶片25。图7所示的STG处理使用锯来切割穿过划片线16之上的帽晶片18，以创建暴露器件晶片10的开口28(图7中仅示出其中一个)。即，开口28延伸穿过拉伸层26、帽晶片18和氮化物层20，并且延伸到器件晶片10的前侧13中，使得接下来可以形成适当的地连接，其将器件晶片10接地至帽晶片18。因此，拉伸层26可以被构图以形成穿过拉伸层26和帽晶片18的开口28。
图8以横截面形式示出根据一个实施例的、在拉伸层26上方和开口28内形成导电层30之后的接合晶片25。在一个实施例中，导电层30被施加到帽晶片18的背侧17，使得它形成在拉伸层26上方和开口28内(但可以不完全填满开口28)。即，导电层30可以沉积到拉伸层26上，并通过开口28以接触器件晶片10的前侧13。在一个实施例中，导电层30被毯式沉积到背侧17上方。用这种方式，导电层30创建器件晶片10(在开口28的底部处)到帽晶片18之间的电连接。在一个实施例中，导电层26例如是诸如铝的金属层。然而，也可以用其他类型的导电材料。
图9以横截面形式示出根据一个实施例的、在用于暴露MEMS器件12的接合焊盘14的锯切处理之后的接合晶片25。如附图9所示，为了暴露接合焊盘14，执行局部锯切来形成通过帽晶片10(以及导电层30、拉伸层26和氮化物层20)的开口32。用这种方式，由加帽的MEMS器件12暴露接合焊盘14，以在单体化(singulation)后，允许为MEMS器件提供外部连接。因此，在一个实施例中，在锯切处理以暴露接合焊盘14之后，为了分离开每个MEMS器件12以形成独立封装的或加帽的MEMS器件，可以沿单体化线34来对接合晶片25进行单体化。在一个实施例中，每个单体化的封装可以包含一个或多个MEMS器件，并且除了一个或多个MEMS器件之外，还可以包括其他器件。此外，到每个单体化器件的通路是经由相应的接合焊盘14来提供的。
现在，应当意识到已经提供了一种形成加帽的MEMS器件的方法，其可以允许减小的翘曲。例如，在一个实施例中，在帽晶片的背侧上方形成拉伸层可以减小之前研磨处理引入的翘曲。此外，在研磨工艺之后、接合和/或抛光盖层的背侧之前，盖层前侧增加的压缩层可以进一步减小翘曲。通过减小翘曲，也可以减少晶片的破裂，因而提高制造产率和器件可靠性。
此外，在说明书和权利要求书中的术语“前”、“后”、“前侧”、“背侧”、“顶部”、“底部”、“在......之上”、“在......之下”等，如果有，则是用作描述的目的，并不必然地用于描述永久的相对位置。应理解的是，使用的这些术语在适当的环境下是可互换的，使得能够以除了那些示出的或在此描述之外的其他方式来操作在此描述的本发明的实施例。
尽管在此参考具体实施例来说明本发明，但是在不偏离本发明的由所附权利要求书所阐述的范围的情况下，可以做出各种修改和变形。例如，不同类型的压缩材料可以用作压缩层20，并且不同类型的拉伸材料可以用作拉伸层26。因此，说明书和附图应当被看作说明性的而非限制性的，并且所有这些修改都意图包括在本发明的范围之内。在此描述的关于具体实施例的任何益处、优势或对问题的解决方案，都不意图解释为任一或所有权利要求的关键的、所需的或必要的特征或元素。
此外，在此用的术语“一”(“a”或“an”)被限定为一个或多于一个。同样，权利要求书中使用的诸如“至少一个”以及“一个或多个”的引入短语不应当解释为暗指由不定冠词“一”(“a”或“an”)修饰的另一权利要求的引入将包含这种被引入的权利要求要素的任意特定权利要求限制为只包含一个这样要素的发明，即使当同一权利要求包括引入短语“一个或多个”或“至少一个”以及诸如“一”(“a”或“an”)的不定冠词。对于使用定冠词同理。
除非另有说明，诸如“第一”和“第二”用于任意区分这些术语描述的要素。因而，这些术语不必意图指示这些要素的时间或其他优先次序。
以下是本发明的各种实施例。
第1项包括一种制造加帽的微机电系统器件的方法，其中所述方法包括使用器件晶片形成MEMS器件，其中所述MEMS器件位于器件晶片的前侧；将帽晶片的前侧接合到器件晶片的前侧；在将帽晶片的前侧接合到器件晶片的前侧之后，向帽晶片的背侧施加具有张应力的第一应力层；在施加第一应力层之后，构图第一应力层和帽晶片以形成通过第一应力层和帽晶片的开口；以及将导电层施加到帽晶片的背侧，包括通过所述开口到器件晶片的前侧。第2项包括第1项的方法，并且进一步包括在附着步骤之前，向帽晶片的前侧施加具有压应力的第二应力层。第3项包括第2项的方法，并且进一步包括优选在附着步骤之后且在施加第一应力层步骤之前，对帽晶片的背侧执行化学机械抛光。第4项包括第3项的方法，其中施加第一应力层的步骤包括沉积第一层铝。第5项包括第4项的方法，其中施加第二应力层的步骤包括沉积氮化物层。第6项包括第5项的方法，并且进一步包括在附着步骤之后，对器件晶片的背侧执行化学机械抛光。第7项包括第6项的方法，其中施加导电层的步骤包括沉积第二层铝。第8项包括第7项的方法，其中附着步骤包括向帽晶片的前侧施加玻璃料；固化所述玻璃料；以及使器件晶片的前侧与所述玻璃料接触。第9项包括第1项的方法，其中施加第一应力层的步骤包括沉积第一层铝。第10项包括第9项的方法，其中施加导电层的步骤包括沉积第二层铝。第11项包括第10项的方法，并且进一步包括在帽晶片中形成接合焊盘开口，以暴露MEMES器件的多个接合焊盘。
第12项包括一种形成封装的微机电系统(MEMS)器件的方法，其中所述MEMS器件位于器件晶片的前侧，其中所述方法包括在帽晶片的前侧上形成具有压应力的氮化物层；将帽晶片的前侧附着到器件晶片的前侧；在帽晶片的背侧上形成具有张应力的第一铝层；构图第一铝层和帽晶片以形成穿过帽晶片的开口；以及将导电层施加到帽晶片的背侧上，包括通过所述开口到器件晶片的前侧。第13项包括第12项的方法，并进一步包括在附着步骤之后以及形成第一铝层步骤之前，对帽晶片的背侧执行化学机械抛光。第14项包括第13项的方法，并进一步包括在附着步骤之后，对器件晶片的背侧执行化学机械抛光。第15项包括第12项的方法，其中施加导电层的步骤包括沉积第二铝层，并且进一步其特征为接触器件晶片上的地接触。第16项包括第12项的方法，其中附着步骤包括对帽晶片的前侧以图案来施加玻璃料；固化所述玻璃料；以及使器件晶片的前侧接触帽晶片的前侧。
第17项包括封装微机电系统(MEMS)器件的方法，其中所述方法包括在器件晶片的前侧上形成MEMS器件；将帽晶片的前侧与器件晶片的前侧附着；对帽晶片的背侧执行化学机械抛光；在帽晶片的背侧上沉积第一层铝，所述第一层铝具有张应力；在第一层铝和帽晶片中形成开口；以及在第一层铝上沉积导电层并且通过开口以接触器件晶片的前侧。第18项包括第17项的方法，并进一步包括在附着步骤之后，对器件晶片的背侧执行化学机械抛光。第19项包括第18项的方法，并进一步包括在附着步骤之前，在帽晶片的前侧上沉积具有压应力的氮化物。第20项包括第19项的方法，其中沉积导电层的步骤包括沉积第二层铝。

Claims (9)

1.一种制造加帽的微机电系统器件的方法，包括：
使用器件晶片来形成MEMS器件，其中所述MEMS器件位于所述器件晶片的前侧上；
将帽晶片的前侧附着到所述器件晶片的前侧；
在将所述帽晶片的前侧附着到所述器件晶片的前侧之后，向所述帽晶片的背侧施加具有张应力的第一应力层；
在施加所述第一应力层之后，对所述第一应力层和所述帽晶片进行构图以形成通过所述第一应力层和所述帽晶片的开口；以及
将导电层施加到所述帽晶片的背侧，包括通过所述开口到所述器件晶片的前侧，
其中，所述方法进一步包括：在附着步骤之前，向所述帽晶片的前侧施加具有压应力的第二应力层。
2.权利要求1所述的方法，进一步包括：
在所述附着步骤之后且在施加所述第一应力层步骤之前，对所述帽晶片的背侧执行化学机械抛光。
3.权利要求2所述的方法，其中，
施加所述第一应力层的步骤包括沉积第一层铝。
4.权利要求3所述的方法，其中，
施加所述第二应力层的步骤包括沉积氮化物层。
5.权利要求4所述的方法，进一步包括：
在所述附着步骤之后，对所述器件晶片的背侧执行化学机械抛光。
6.权利要求5所述的方法，其中，
施加导电层的步骤包括沉积第二层铝。
7.权利要求6所述的方法，其中，所述附着步骤包括：
向所述帽晶片的前侧施加玻璃料；
固化所述玻璃料；以及
使所述器件晶片的前侧与所述玻璃料接触。
8.一种形成封装的微机电系统(MEMS)器件的方法，其中，所述MEMS器件位于器件晶片的前侧，包括：
在帽晶片的前侧上形成具有压应力的氮化物层；
将所述帽晶片的前侧附着到所述器件晶片的前侧；
在所述帽晶片的背侧上形成具有张应力的第一铝层；
对所述第一铝层和所述帽晶片进行构图以形成通过所述帽晶片的开口；以及
将导电层施加到所述帽晶片的背侧，包括通过所述开口到所述器件晶片的前侧。
9.一种封装微机电系统(MEMS)器件的方法，包括：
在器件晶片的前侧上形成MEMS器件；
将帽晶片的前侧附着到所述器件晶片的前侧；
对所述帽晶片的背侧执行化学机械抛光；
在所述帽晶片的背侧上沉积第一层铝，所述第一层铝具有张应力；
在所述第一层铝和所述帽晶片中形成开口；以及
在所述第一层铝上沉积导电层并且通过所述开口以接触所述器件晶片的前侧，
其中，所述方法进一步包括：在附着步骤之前，在所述帽晶片的前侧上沉积具有压应力的氮化物层。
CN201110243371.9A 2010-07-30 2011-07-29 形成加帽的微机电系统(mems)器件的方法 Expired - Fee Related CN102344112B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/847,465 2010-07-30
US12/847,465 US8039312B1 (en) 2010-07-30 2010-07-30 Method for forming a capped micro-electro-mechanical system (MEMS) device

Publications (2)

Publication Number Publication Date
CN102344112A CN102344112A (zh) 2012-02-08
CN102344112B true CN102344112B (zh) 2016-05-04

Family

ID=44773317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110243371.9A Expired - Fee Related CN102344112B (zh) 2010-07-30 2011-07-29 形成加帽的微机电系统(mems)器件的方法

Country Status (3)

Country Link
US (1) US8039312B1 (zh)
KR (1) KR20120012404A (zh)
CN (1) CN102344112B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633088B2 (en) 2012-04-30 2014-01-21 Freescale Semiconductor, Inc. Glass frit wafer bond protective structure
US9327965B2 (en) 2013-03-15 2016-05-03 Versana Micro Inc Transportation device having a monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
CN104555907B (zh) * 2015-01-29 2017-01-04 苏州晶方半导体科技股份有限公司 键合方法以及键合结构
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
CN108054177A (zh) * 2017-11-30 2018-05-18 德淮半导体有限公司 半导体结构及其形成方法
CN111115567B (zh) * 2019-12-25 2023-07-14 北京航天控制仪器研究所 一种用于mems晶圆级封装的应力补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391280A (zh) * 2001-06-11 2003-01-15 松下电器产业株式会社 电子装置及其制造方法
US6517908B1 (en) * 2000-01-10 2003-02-11 Nec Electronics, Inc. Method for making a test wafer from a substrate
CN101026102A (zh) * 2006-01-24 2007-08-29 三星电子株式会社 使用防翘曲绝缘材料的层叠芯片封装及其制造方法
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
JP2010092969A (ja) * 2008-10-06 2010-04-22 Sharp Corp ウエハおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382551A (en) 1993-04-09 1995-01-17 Micron Semiconductor, Inc. Method for reducing the effects of semiconductor substrate deformities
US6902656B2 (en) * 2002-05-24 2005-06-07 Dalsa Semiconductor Inc. Fabrication of microstructures with vacuum-sealed cavity
US20030228089A1 (en) 2002-06-11 2003-12-11 Scott Blackstone Method of controlling the curvature of an optical device
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
FR2881730B1 (fr) * 2005-02-08 2007-06-01 Commissariat Energie Atomique Dispositif micromecanique comportant une poutre mobile
US7046411B1 (en) * 2005-04-29 2006-05-16 Sandia Corporation Tensile-stressed microelectromechanical apparatus and micromirrors formed therefrom
US8071411B2 (en) * 2007-12-21 2011-12-06 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature ceramic microelectromechanical structures
US7705411B2 (en) 2008-04-09 2010-04-27 National Semiconductor Corporation MEMS-topped integrated circuit with a stress relief layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517908B1 (en) * 2000-01-10 2003-02-11 Nec Electronics, Inc. Method for making a test wafer from a substrate
CN1391280A (zh) * 2001-06-11 2003-01-15 松下电器产业株式会社 电子装置及其制造方法
CN101026102A (zh) * 2006-01-24 2007-08-29 三星电子株式会社 使用防翘曲绝缘材料的层叠芯片封装及其制造方法
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法
JP2010092969A (ja) * 2008-10-06 2010-04-22 Sharp Corp ウエハおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
微机电系统封装技术;潘开林等;《微细加工技术》;20080229;1-5,53 *

Also Published As

Publication number Publication date
CN102344112A (zh) 2012-02-08
US8039312B1 (en) 2011-10-18
KR20120012404A (ko) 2012-02-09

Similar Documents

Publication Publication Date Title
CN102344112B (zh) 形成加帽的微机电系统(mems)器件的方法
TWI708351B (zh) 半導體封裝及其製造方法
US20200035554A1 (en) Embedded 3D Interposer Structure
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
JP4390775B2 (ja) 半導体パッケージの製造方法
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
US9150404B2 (en) Semiconductor device with through molding vias
WO2020134587A1 (zh) Mems封装结构及其制作方法
JP5275192B2 (ja) 半導体装置の製造方法、半導体装置およびウエハ積層構造物
CN103508410B (zh) 用于制造具有电覆镀通孔的构件的方法
TW201608646A (zh) ２ｄ及３ｄ ic封裝之整合中介層方法
US10549985B2 (en) Semiconductor package with a through port for sensor applications
JP2008235401A (ja) 半導体装置及びその製造方法
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
JP2008521228A5 (zh)
CN103681618A (zh) 具有通孔的功能性玻璃处理晶片
CN103787262A (zh) Tsv-mems组合
CN102097338B (zh) 封装晶片上的电子元件的方法
WO2020134588A1 (zh) Mems封装结构及其制作方法
CN103137566A (zh) 用于形成集成电路的方法
KR102242125B1 (ko) 열팽창 매칭된 장치를 제공하는 이동 방법
CN105513943B (zh) 一种半导体器件的制作方法
WO2020134589A1 (zh) Mems封装结构及其制作方法
WO2020134590A1 (zh) Mems封装结构及其制作方法
KR100705007B1 (ko) 마이크로 센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20180729