JPS63182811A - 化合物半導体のエピタキシヤル成長方法 - Google Patents
化合物半導体のエピタキシヤル成長方法Info
- Publication number
- JPS63182811A JPS63182811A JP1543087A JP1543087A JPS63182811A JP S63182811 A JPS63182811 A JP S63182811A JP 1543087 A JP1543087 A JP 1543087A JP 1543087 A JP1543087 A JP 1543087A JP S63182811 A JPS63182811 A JP S63182811A
- Authority
- JP
- Japan
- Prior art keywords
- group
- compound semiconductor
- substrate
- porous layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 150000001875 compounds Chemical class 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000007743 anodising Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｓｉ基板上の■族と■族もしくは■族と■族
もしくは■族と■族から成る化合物半導体のエピタキシ
ャル成長方法に関するものである。
もしくは■族と■族から成る化合物半導体のエピタキシ
ャル成長方法に関するものである。
本発明は、Ｓｔ単結晶基板上に■族と■族もしくは■族
と■族もしくは■族と■族から成る化合物半導体単結晶
膜を形成する際に、Ｓｉ基板上に陽極酸化法によりＳｉ
多孔質層を形成し、これをＳｉとの格子不整合による歪
と応力の緩和層として用い、その上に転位のない結晶性
に優れた■族と■族もしくは■族と■族もしくは■族と
■族からなる化金物半導体をエピタキシャル成長するも
のである。
と■族もしくは■族と■族から成る化合物半導体単結晶
膜を形成する際に、Ｓｉ基板上に陽極酸化法によりＳｉ
多孔質層を形成し、これをＳｉとの格子不整合による歪
と応力の緩和層として用い、その上に転位のない結晶性
に優れた■族と■族もしくは■族と■族もしくは■族と
■族からなる化金物半導体をエピタキシャル成長するも
のである。
従来、Ｓｉ基板と化合物半導体の格子不整合による転位
を緩和する方法として、第３図（ａｌに示すような歪超
格子７を緩和層として用いる方法が、第３図（ｂｌに示
すようなオフアングルのＳｉ基板８上にＧａ＾３の低温
成長膜９を形成しそれを緩和層として用いる２段階成長
法が利用されてきた。
を緩和する方法として、第３図（ａｌに示すような歪超
格子７を緩和層として用いる方法が、第３図（ｂｌに示
すようなオフアングルのＳｉ基板８上にＧａ＾３の低温
成長膜９を形成しそれを緩和層として用いる２段階成長
法が利用されてきた。
前記の歪超格子を用いた方法や、２段階成長法では、歪
の吸収もしくは応力の吸収が十分ではなく、転位のない
結晶を作るのが困難であった。そこで本発明は、容易に
かつ再現良くｍ族とＶ族もしくはｍ族とｍ族もしくは■
族と■族から成る化合物半導体のエピタキシャル成長が
できることを目的としている。
の吸収もしくは応力の吸収が十分ではなく、転位のない
結晶を作るのが困難であった。そこで本発明は、容易に
かつ再現良くｍ族とＶ族もしくはｍ族とｍ族もしくは■
族と■族から成る化合物半導体のエピタキシャル成長が
できることを目的としている。
前記の問題点を解決するために、本発明ではＳＩ基板に
陽極酸化法により歪や応力の吸収能力の大きい多孔ＭＮ
を設け、格子不整合による転位を吸収した。
陽極酸化法により歪や応力の吸収能力の大きい多孔ＭＮ
を設け、格子不整合による転位を吸収した。
本発明のようにして形成されたｍ族とＶ族もしくはｍ族
とｍ族もしくは■族と■族とから成る化合物半導体膜は
、Ｓｉ単結晶基板との格子不整合によるミスフィツト転
位が多孔質層に吸収されるために、従来技術に比べ結晶
性が向上した。
とｍ族もしくは■族と■族とから成る化合物半導体膜は
、Ｓｉ単結晶基板との格子不整合によるミスフィツト転
位が多孔質層に吸収されるために、従来技術に比べ結晶
性が向上した。
以下に本発明の内容を実施例に基づいて詳細に説明する
。ここで、ｍ族とＶ族もしくはｍ族とｍ族もしくは■族
と■族から成る化合物半導体には、ＧａＡｓ、ＧａＰ、
ＩｎＰ、Ｚｎ５ｅ、ＺｎＳ、ＳｉＣ等の２元素と＾１
ＧａＡｓ＋ＩｎＧａＡｓＰ等の混晶系があるがこの場合
ＧａＡｓについて説明する。化合物半導体の成長法にも
ＭＢＥ法。
。ここで、ｍ族とＶ族もしくはｍ族とｍ族もしくは■族
と■族から成る化合物半導体には、ＧａＡｓ、ＧａＰ、
ＩｎＰ、Ｚｎ５ｅ、ＺｎＳ、ＳｉＣ等の２元素と＾１
ＧａＡｓ＋ＩｎＧａＡｓＰ等の混晶系があるがこの場合
ＧａＡｓについて説明する。化合物半導体の成長法にも
ＭＢＥ法。
ＭＯＣＶＤ法、光ＣＶＤ法、ＣＶＤ法、ＬＰＥ法等があ
るが、この場合ＭＯＣＶＤ法について説明する。またＳ
ｉｌ膜の形成方法についてもＣＶＤ法。
るが、この場合ＭＯＣＶＤ法について説明する。またＳ
ｉｌ膜の形成方法についてもＣＶＤ法。
減圧ＣＶＤ法、プラズマＣＶＤ法等があるが、この場合
ＣＶＤ法による多結晶ＳｉとプラズマＣＶＤ法による非
晶質Ｓｔについて説明する。
ＣＶＤ法による多結晶ＳｉとプラズマＣＶＤ法による非
晶質Ｓｔについて説明する。
実施例１
第１図はＳｉ基板上にＧａＡｓをエピタキシャル成長さ
せる工程を示している。Ｓｉ基板１に陽極酸化法による
多孔質層２を形成する（第１図（ａ）参照）。
せる工程を示している。Ｓｉ基板１に陽極酸化法による
多孔質層２を形成する（第１図（ａ）参照）。
次にＭＯＣＶＤ法によりＧａＡｓエピタキシャル成長膜
を形成する（第１図Ｔｏ）参照）。このときＭＯＣＶＤ
法は横方向の成長が速いので多孔質層は埋まることはな
い。
を形成する（第１図Ｔｏ）参照）。このときＭＯＣＶＤ
法は横方向の成長が速いので多孔質層は埋まることはな
い。
実施例２
第２図は実施例１のＳｉ基板の多孔質層とＧａＡｓエピ
タキシャル成長膜の間にＳｉ単結晶薄膜３”をはさんだ
ものである、実施例１と同様にして形成した多孔質層２
上に、ＣＶＤ法による多結晶５ｉｉｌ膜３もしくはプラ
ズマＣＶＤ法による非晶質Ｓｔ薄膜を堆積する（第２図
（８）参照）、このとき多結晶Ｓｔもしくは非晶質Ｓｉ
は構成長連１度が速いので、多孔質層は埋まることはな
い０次に、アニールにより再結晶化させ、Ｓｔ単結晶薄
膜３°を形成する（第２図中）参照）、その上からＭＯ
ＣＶＤ法によりＧａＡｓエピタキシャル成長膜４を形成
する。
タキシャル成長膜の間にＳｉ単結晶薄膜３”をはさんだ
ものである、実施例１と同様にして形成した多孔質層２
上に、ＣＶＤ法による多結晶５ｉｉｌ膜３もしくはプラ
ズマＣＶＤ法による非晶質Ｓｔ薄膜を堆積する（第２図
（８）参照）、このとき多結晶Ｓｔもしくは非晶質Ｓｉ
は構成長連１度が速いので、多孔質層は埋まることはな
い０次に、アニールにより再結晶化させ、Ｓｔ単結晶薄
膜３°を形成する（第２図中）参照）、その上からＭＯ
ＣＶＤ法によりＧａＡｓエピタキシャル成長膜４を形成
する。
実施例３
第４図は、Ｓｉ基板表面の特定の領域に選択的にＧａＡ
ｓを成長させたものを示している。
ｓを成長させたものを示している。
陽極酸化法では、Ｓｉ基板がＰ型１１である場合は正孔
を有するので効果的に多孔質化するが、Ｎ型は実質的に
多孔質化しない。よって、イオン注入等でＮ型領域１０
を設け、陽極酸化により選択的に多孔質化し、実施例１
もしくは２の工程を用いて多孔質領域のみにＧａＡｓを
エピタキシャル成長する。
を有するので効果的に多孔質化するが、Ｎ型は実質的に
多孔質化しない。よって、イオン注入等でＮ型領域１０
を設け、陽極酸化により選択的に多孔質化し、実施例１
もしくは２の工程を用いて多孔質領域のみにＧａＡｓを
エピタキシャル成長する。
多孔質以外の領域には、多結晶ＧａＡｓ ５が成長する
。
。
実施例４
第５図は、Ｓｉ基板表面の特定の領域に選択的にＧａＡ
ｓを成長させたものを示している。陽極酸化法では、表
面がＳｉ窒化膜で覆われていれば多孔質化しないので、
ＣＶＤ法でＳｉ窒化膜を選択的に形成し、陽極酸化法に
よりＳｉ窒化膜のない領域を多孔質化させる０次に実施
例１もしくは２の工程を用いて、多孔質領域のみにＧａ
Ａｓをエピタキシャル成長する。窒化膜の領域には、多
結晶ＧａＡｓ ５が成長する。
ｓを成長させたものを示している。陽極酸化法では、表
面がＳｉ窒化膜で覆われていれば多孔質化しないので、
ＣＶＤ法でＳｉ窒化膜を選択的に形成し、陽極酸化法に
よりＳｉ窒化膜のない領域を多孔質化させる０次に実施
例１もしくは２の工程を用いて、多孔質領域のみにＧａ
Ａｓをエピタキシャル成長する。窒化膜の領域には、多
結晶ＧａＡｓ ５が成長する。
本発明は、ＳＬと化合物半導体の格子不整合によるミス
フィツト転位を吸収する能力の大きいＳｔ多孔質層を用
いるので、結晶性に優れた■族とＶ族もしくは■族と■
族もしくは■族と■族からなる化合物半導体をエピタキ
シャル成長することが可能である。
フィツト転位を吸収する能力の大きいＳｔ多孔質層を用
いるので、結晶性に優れた■族とＶ族もしくは■族と■
族もしくは■族と■族からなる化合物半導体をエピタキ
シャル成長することが可能である。
第１図ｔａｇ、 （ｂｌは本発明の実施例１の工程図、
第２図（ａｌ、 （ｂｌ、 ｔｅｌは実施例２の工程図
、第３図（ａｌは従来技術である歪超格子を緩和層とし
て用いる方法の説明図、第３図（ｂｌは従来技術である
２段階成長法の説明図、第４図は実施例３．第５図は実
施例４の説明図である。 ■・・・Ｓｔ単結晶基板 ２・・・陽極酸化法によって形成された多孔質３・・・
多結晶ｓｉｎ膜 ３°・・単結晶薄膜 ４・・・ＧａＡｓエビタキソヤル成長膜５・・・多結晶
ＧａＡｓ ６・・・Ｓ１窒化膜 ７・・・歪超格子 ８・・・オフアングルＳｉ基板 ９・・・ＧａＡｓ低温成長膜 ｌＯ・・・イオン注入で形成したＮ型５ｉ１１・・・Ｐ
型Ｓｉ基板 以上 出願人 セイコー電子工業株式会社 （ａ） （
ａ）（ｂン
（ｂ）（Ｃン 本発明ｎ実施例２の工ｆＶ図 弔２図 ＋ Ｐ 〜１１（’ａ） 、−８ 従来の２没階戚＆者の説明図 実施例４の説明
図（ｂ） 弔５図 第３図
第２図（ａｌ、 （ｂｌ、 ｔｅｌは実施例２の工程図
、第３図（ａｌは従来技術である歪超格子を緩和層とし
て用いる方法の説明図、第３図（ｂｌは従来技術である
２段階成長法の説明図、第４図は実施例３．第５図は実
施例４の説明図である。 ■・・・Ｓｔ単結晶基板 ２・・・陽極酸化法によって形成された多孔質３・・・
多結晶ｓｉｎ膜 ３°・・単結晶薄膜 ４・・・ＧａＡｓエビタキソヤル成長膜５・・・多結晶
ＧａＡｓ ６・・・Ｓ１窒化膜 ７・・・歪超格子 ８・・・オフアングルＳｉ基板 ９・・・ＧａＡｓ低温成長膜 ｌＯ・・・イオン注入で形成したＮ型５ｉ１１・・・Ｐ
型Ｓｉ基板 以上 出願人 セイコー電子工業株式会社 （ａ） （
ａ）（ｂン
（ｂ）（Ｃン 本発明ｎ実施例２の工ｆＶ図 弔２図 ＋ Ｐ 〜１１（’ａ） 、−８ 従来の２没階戚＆者の説明図 実施例４の説明
図（ｂ） 弔５図 第３図
Claims (4)
- （１）Ｓｉ単結晶基板上に、III族とＶ族もしくはII族
とVI族もしくはIV族とIV族から成る化合物半導体膜をエ
ピタキシャル成長させる際に、Ｓｉ単結晶基板表面近傍
に陽極酸化法によって多孔質層を形成する第１工程と、
前記基板表面に前記化合物半導体膜をエピタキシャル成
長させる第２工程とから成る化合物半導体のエピタキシ
ャル成長方法。 - （２）前記第１工程において、前記基板に多孔質層を設
けた後、基板表面にＳｉ単結晶薄膜を堆積させることを
特徴とする特許請求の範囲第１項記載の化合物半導体の
エピタキシャル成長方法。 - （３）前記Ｓｉ単結晶薄膜は、横方向成長が速い非晶質
Ｓｉもしくは多結晶Ｓｉを堆積後、アニールにより再結
晶化したものであることを特徴とする特許請求の範囲第
２項記載の化合物半導体のエピタキシャル成長方法。 - （４）前記第１工程及び第２工程がＳｉ単結晶基板表面
の特定の領域に選択的に施されることを特徴とする特許
請求の範囲第１項から第３項いずれか１項に記載の化合
物半導体のエピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1543087A JPS63182811A (ja) | 1987-01-26 | 1987-01-26 | 化合物半導体のエピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1543087A JPS63182811A (ja) | 1987-01-26 | 1987-01-26 | 化合物半導体のエピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63182811A true JPS63182811A (ja) | 1988-07-28 |
Family
ID=11888566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1543087A Pending JPS63182811A (ja) | 1987-01-26 | 1987-01-26 | 化合物半導体のエピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63182811A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| EP0969522A1 (en) * | 1998-07-03 | 2000-01-05 | Interuniversitair Microelektronica Centrum Vzw | A thin-film opto-electronic device and a method of making it |
| WO2000002259A1 (en) * | 1998-07-03 | 2000-01-13 | Interuniversitair Micro-Elektronica Centrum | A thin-film opto-electronic device and a method of making it |
| JP2008177563A (ja) * | 1996-03-18 | 2008-07-31 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| CN105702725A (zh) * | 2014-11-27 | 2016-06-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105789301A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 鳍式场效应晶体管、鳍结构及其制造方法 |
| CN105789268A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
| CN105789026A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 衬底结构及其制造方法 |
-
1987
- 1987-01-26 JP JP1543087A patent/JPS63182811A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428808A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Method for growing epitaxial thin film crystal |
| JP2008177563A (ja) * | 1996-03-18 | 2008-07-31 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| EP0969522A1 (en) * | 1998-07-03 | 2000-01-05 | Interuniversitair Microelektronica Centrum Vzw | A thin-film opto-electronic device and a method of making it |
| WO2000002259A1 (en) * | 1998-07-03 | 2000-01-13 | Interuniversitair Micro-Elektronica Centrum | A thin-film opto-electronic device and a method of making it |
| US6683367B1 (en) | 1998-07-03 | 2004-01-27 | Imec Vzw | Thin-film opto-electronic device and a method of making it |
| US6815247B2 (en) | 1998-07-03 | 2004-11-09 | Interuniversitair Microelektronica Centrum (Imec) | Thin-film opto-electronic device and a method of making it |
| CN105702725A (zh) * | 2014-11-27 | 2016-06-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105702725B (zh) * | 2014-11-27 | 2018-12-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105789301A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 鳍式场效应晶体管、鳍结构及其制造方法 |
| CN105789268A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
| CN105789026A (zh) * | 2014-12-25 | 2016-07-20 | 中国科学院微电子研究所 | 衬底结构及其制造方法 |
| CN105789301B (zh) * | 2014-12-25 | 2018-09-11 | 中国科学院微电子研究所 | 鳍式场效应晶体管、鳍结构及其制造方法 |
| CN105789268B (zh) * | 2014-12-25 | 2019-05-28 | 中国科学院微电子研究所 | 鳍结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| US5221367A (en) | Strained defect-free epitaxial mismatched heterostructures and method of fabrication | |
| JP2694120B2 (ja) | 疑似基板構造体 | |
| US6525338B2 (en) | Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor | |
| US6833332B2 (en) | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same | |
| EP0365875B1 (en) | Capped anneal | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP2006332367A (ja) | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法 | |
| JPH03236218A (ja) | 化合物半導体装置およびその製造方法 | |
| Horikawa et al. | Heteroepitaxial growth of InP on a GaAs substrate by low‐pressure metalorganic vapor phase epitaxy | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| US7064037B2 (en) | Silicon-germanium virtual substrate and method of fabricating the same | |
| EP0407233B1 (en) | Method for fabricating a semiconductor substrate | |
| CN114300556B (zh) | 外延结构、外延生长方法及光电器件 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JPH0425135A (ja) | 半導体基板 | |
| JPS63155608A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
| JPH01312821A (ja) | ヘテロエピタキシャル成長方法 | |
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| JPH02177320A (ja) | ヘテロエピタキシャル薄膜の製造方法 | |
| JPS62291909A (ja) | ＧａＡｓエピタキシヤル成長方法 |