JPS62291909A - GaAsエピタキシヤル成長方法 - Google Patents
GaAsエピタキシヤル成長方法Info
- Publication number
- JPS62291909A JPS62291909A JP13698486A JP13698486A JPS62291909A JP S62291909 A JPS62291909 A JP S62291909A JP 13698486 A JP13698486 A JP 13698486A JP 13698486 A JP13698486 A JP 13698486A JP S62291909 A JPS62291909 A JP S62291909A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- growth
- mixed crystal
- buffer layer
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 abstract 2
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〈産業上の利用分野〉
本発明はシリコン(Si)基板上にGaAsをエピタキ
シャル成長させるGa’Asエピタキシャル成長方法の
改良に関するものである。
シャル成長させるGa’Asエピタキシャル成長方法の
改良に関するものである。
〈従来の技術〉
GaAsはSiに比べて電子易動度が太きいため、高速
デバイスの材料として有用であり、また直接遷移型半導
体であるため、LED、レーザ等の発光素子の材料とし
て用いられるばかってなく、ている。
デバイスの材料として有用であり、また直接遷移型半導
体であるため、LED、レーザ等の発光素子の材料とし
て用いられるばかってなく、ている。
しかしながら、GaAsはその比重が大きく、またもろ
いため、Siに比べてデバイス作製工程う において、非常に取り扱いにくいといん欠点を有してい
る。また比重が大きいためG a 、A sを例えば衛
星用太陽電池の材料として用いる際にも間Jとなってい
る。更にGaAsばSlに比べてコスト高であることも
大きな欠截である。
いため、Siに比べてデバイス作製工程う において、非常に取り扱いにくいといん欠点を有してい
る。また比重が大きいためG a 、A sを例えば衛
星用太陽電池の材料として用いる際にも間Jとなってい
る。更にGaAsばSlに比べてコスト高であることも
大きな欠截である。
上記のような問題点を解決し、GaA sの特長をあま
ずことなく引き出すため、Si基板上に良質’zGaA
sエピタキンヤル膜を形成する試みがなされている。
ずことなく引き出すため、Si基板上に良質’zGaA
sエピタキンヤル膜を形成する試みがなされている。
このSi基板上へのGaAs膜のエピタキシャル成長は
、現在までにも数多くの検討がなされているが、Si基
板上へGaAsff1エピタキシャル成長させた場合、
両者間の大きな格子不整及び熱膨張率の差により、不整
合転位(misfitdislocation)や逆位
相領域(antiphasedomain)等が発生し
、良質のエピタキシャル膜が出来ない問題点がある、 このような問題点全解決するため、従来、例えば格子定
数がGaAsとSiの中間のGeをバッファ層として用
いる方法が提案されており、この方法によシ逆位相領域
が無くなり、また不整合転位も低減されている。
、現在までにも数多くの検討がなされているが、Si基
板上へGaAsff1エピタキシャル成長させた場合、
両者間の大きな格子不整及び熱膨張率の差により、不整
合転位(misfitdislocation)や逆位
相領域(antiphasedomain)等が発生し
、良質のエピタキシャル膜が出来ない問題点がある、 このような問題点全解決するため、従来、例えば格子定
数がGaAsとSiの中間のGeをバッファ層として用
いる方法が提案されており、この方法によシ逆位相領域
が無くなり、また不整合転位も低減されている。
また、バッファ層としてA I 、G a Ay’G
aAsやGφiの超格子を用いることにより、ストレス
を緩和してエピタキシャル成長膜の膜質を向上させる方
法も提案されている。
aAsやGφiの超格子を用いることにより、ストレス
を緩和してエピタキシャル成長膜の膜質を向上させる方
法も提案されている。
更に、シリコン基板を(100)、(111)等の通常
用いられている面方位から1°乃至2゜傾けた、いわゆ
るオフ基板上にGaAsを直接成長させる方法は、シン
グルドメイン(singledomain)成長し、良
質のエピタキシャル層を得るための、現在までの最も有
力な成長法として各方面で検討されている。
用いられている面方位から1°乃至2゜傾けた、いわゆ
るオフ基板上にGaAsを直接成長させる方法は、シン
グルドメイン(singledomain)成長し、良
質のエピタキシャル層を得るための、現在までの最も有
力な成長法として各方面で検討されている。
〈発明が解決しようとする問題点〉
しかしながら、上記した従来の方法、あるいはそれらの
方法を組合せた成長法ではシングルドメイン(sing
le domain)で比較的転位の少ない比較的良
質のエピタキシャル成長膜を形成することが出来るが、
低転位でかつ電気的特性の面でもG aAs基板上にG
aAsをホモエピタキシャル成長させた膜と同等のもの
が得られていないのが現状である。このことは、従来の
方法では大きな格子不整に対して充分に対処できていな
いことを意味している。
方法を組合せた成長法ではシングルドメイン(sing
le domain)で比較的転位の少ない比較的良
質のエピタキシャル成長膜を形成することが出来るが、
低転位でかつ電気的特性の面でもG aAs基板上にG
aAsをホモエピタキシャル成長させた膜と同等のもの
が得られていないのが現状である。このことは、従来の
方法では大きな格子不整に対して充分に対処できていな
いことを意味している。
本発明は、上記の点に鑑みて創案されたものであシ、上
記の問題点を解決し、シリコン基板上に良質なGaAs
エピタキシャル膜を形成し得るGaAsエピタキシff
7し成長方法を提供することを目的としている。
記の問題点を解決し、シリコン基板上に良質なGaAs
エピタキシャル膜を形成し得るGaAsエピタキシff
7し成長方法を提供することを目的としている。
〈問題点を解決するための手段及び作用〉上記の目的を
達成するため、本発明のGaAsエピタキシャル成長方
法は、シリコン基板上にGaAs’eエピタキシャル成
長させるに際し、GaAs成長に先立ち、混晶比の極め
て低いGaAs系混晶半導体(MxGal−xAs、M
は混晶をなすために導入した元素)層をバッファ層とし
て成長させ、次にGaAsを成長させるように構成して
いる。
達成するため、本発明のGaAsエピタキシャル成長方
法は、シリコン基板上にGaAs’eエピタキシャル成
長させるに際し、GaAs成長に先立ち、混晶比の極め
て低いGaAs系混晶半導体(MxGal−xAs、M
は混晶をなすために導入した元素)層をバッファ層とし
て成長させ、次にGaAsを成長させるように構成して
いる。
即ち、本発明は一般に半絶縁性のGaAsバルクまたは
エピタキシャル成長において無添加よりもI n +
Aβ等を添加した方が、高品質化するという事実に基づ
いている。例えばバルクのG a As成長ではInを
添加することで半絶縁性の無転位結晶を得ることが出来
ており、エピタキシャル成長においても同様の効果があ
ることが判明した。
エピタキシャル成長において無添加よりもI n +
Aβ等を添加した方が、高品質化するという事実に基づ
いている。例えばバルクのG a As成長ではInを
添加することで半絶縁性の無転位結晶を得ることが出来
ており、エピタキシャル成長においても同様の効果があ
ることが判明した。
本発明は、以上の事実をSi基板上にGaAsをエピタ
キシャル成長させる場合に導入し、バッファ層としてI
nGaAs、AJI!GaAs等のGaAs系混晶を用
い、その上に改めて無添加のGaAsを成長させて、高
品質のGaAsエピタキシャル膜を得るようにしたもの
である。
キシャル成長させる場合に導入し、バッファ層としてI
nGaAs、AJI!GaAs等のGaAs系混晶を用
い、その上に改めて無添加のGaAsを成長させて、高
品質のGaAsエピタキシャル膜を得るようにしたもの
である。
この場合の混晶比は、上記の効果が現われるのに必要な
値以上で、また、その混晶バッファ層上に成長させるG
aAsとの格子不整が著しくなる値以下であれば良く、
例えばIn、Aβの場合では、混晶比はlXl0’以上
、1×10 以下が適当であり、4.5 X 11 ’
(I n : I X 1019cm 3相当)以上
、9X10 (2X10 cm 相当)以下がよ
り好適である。
値以上で、また、その混晶バッファ層上に成長させるG
aAsとの格子不整が著しくなる値以下であれば良く、
例えばIn、Aβの場合では、混晶比はlXl0’以上
、1×10 以下が適当であり、4.5 X 11 ’
(I n : I X 1019cm 3相当)以上
、9X10 (2X10 cm 相当)以下がよ
り好適である。
〈発明の効果〉
以上のように本発明によれば、転位の発生を抑GaAs
基板上にGaAsをホモエピタキシャル成長させた嘆と
同等の高品質の特性のG a A s 嘆をシリコン基
板上にエピタキシャル成長させることが出来、その結果
、GaAsの持つ重くてもろいという欠点を解消するこ
とが出来る。
基板上にGaAsをホモエピタキシャル成長させた嘆と
同等の高品質の特性のG a A s 嘆をシリコン基
板上にエピタキシャル成長させることが出来、その結果
、GaAsの持つ重くてもろいという欠点を解消するこ
とが出来る。
〈実施例〉
次に、実施例にもとづき本発明の詳細な説明するが、本
発明はこれら実施例に限定されるものではない。また以
下の実施例はエピタキシャル成長法として、分子線(M
BE)法を例に挙げて説明したが、液相法、気相法ある
いは有機金属気相法等の他のエピタキシャル成長法を用
いて実施しても良い。
発明はこれら実施例に限定されるものではない。また以
下の実施例はエピタキシャル成長法として、分子線(M
BE)法を例に挙げて説明したが、液相法、気相法ある
いは有機金属気相法等の他のエピタキシャル成長法を用
いて実施しても良い。
実施例1
〜(BE法により5i(100)基板1にまずバッファ
層2としてI n)(Gal−)(As (X=4.5
X10 )を0.2μm成長させた。成長条件は基板温
度580℃、成長レート0.7μm/h、Ga分子線強
度を3.2X10 torr、As分子線強度をlXl
0 torr、In分子線強度’t7X10−16to
rrに設定して0.2μm成長させた。次に続いて無添
加のGaAs層3を2μm成長させた。成長条件は基板
温度580℃、成長レート097μm/11 。
層2としてI n)(Gal−)(As (X=4.5
X10 )を0.2μm成長させた。成長条件は基板温
度580℃、成長レート0.7μm/h、Ga分子線強
度を3.2X10 torr、As分子線強度をlXl
0 torr、In分子線強度’t7X10−16to
rrに設定して0.2μm成長させた。次に続いて無添
加のGaAs層3を2μm成長させた。成長条件は基板
温度580℃、成長レート097μm/11 。
Ga分子線強度を3.!2X10 torr 、As分
子線強度を i Xi Otorrに設定して2μm成
長させた。
子線強度を i Xi Otorrに設定して2μm成
長させた。
このようにして成長させた膜を溶融KOH法で調ヘタ結
果、シンク#Fメイ7(single domain
)で、かつEPD<102c+i2と非常に良質な膜が
得られた。
果、シンク#Fメイ7(single domain
)で、かつEPD<102c+i2と非常に良質な膜が
得られた。
実施例2
MBE法によシ5i(100)基板1にまずバッファ層
2としてAlyGa1 yAs (y=4.5X10−
3)を0.2μm成長させた。成長条件は基板温度58
0℃、成長レート0.7 ttm/h 、 G a分子
線強度を3.2 XI Otorr 、 A s分子線
強度t−+6 I Xi Otorr 、 AA’分子線強度を 7×
10torrに設定して0.2μm成長させた。次に続
いて無添加のGaAs層3を2μm成長させた。成長条
件は基板温度580℃、成長レート0.711rn/h
Ga分子線強度を 3.2X 10 torr 、 A
s分子線強度を 1×1°Otorrに設定して2μ
m成長させた。
2としてAlyGa1 yAs (y=4.5X10−
3)を0.2μm成長させた。成長条件は基板温度58
0℃、成長レート0.7 ttm/h 、 G a分子
線強度を3.2 XI Otorr 、 A s分子線
強度t−+6 I Xi Otorr 、 AA’分子線強度を 7×
10torrに設定して0.2μm成長させた。次に続
いて無添加のGaAs層3を2μm成長させた。成長条
件は基板温度580℃、成長レート0.711rn/h
Ga分子線強度を 3.2X 10 torr 、 A
s分子線強度を 1×1°Otorrに設定して2μ
m成長させた。
このようにして成長させた膜を溶融KOH法で調べた結
果、シングルドメイン(single domain)
で、かつEPD!102aa−2と非常に良質な膜が得
得られた。
果、シングルドメイン(single domain)
で、かつEPD!102aa−2と非常に良質な膜が得
得られた。
図は、本発明にしたがって作成された半導体基板の構造
を示す断面図である。 1・・・Si基板、 2・・・GaAs系混晶半導体バ
ッファ層、 3・・・GaAsエピタキシャル成長層
。
を示す断面図である。 1・・・Si基板、 2・・・GaAs系混晶半導体バ
ッファ層、 3・・・GaAsエピタキシャル成長層
。
Claims (1)
- 【特許請求の範囲】 1、シリコン(Si)基板上にGaAsをエピタキシャ
ル成長させるに際し、 GaAs成長に先立ち、混晶比の極めて低いGaAs系
混晶半導体(M_xGa_1_−_xAs、Mは混晶を
なすために導入した元素)層をバッファ層として成長さ
せ、 次にGaAsを成長させて 成ることを特徴とするGaAsエピタキシャル成長方法
。 2、前記バッファ層を混晶In_xGa_1_−_xA
sで構成してなることを特徴とする特許請求の範囲第1
項記載のGaAsエピタキシャル成長方法。 3、前記バッファ層を混晶Al_yGa_1_−_yA
sで構成してなることを特徴とする特許請求の範囲第1
項記載のGaAsエピタキシャル成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13698486A JPS62291909A (ja) | 1986-06-11 | 1986-06-11 | GaAsエピタキシヤル成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13698486A JPS62291909A (ja) | 1986-06-11 | 1986-06-11 | GaAsエピタキシヤル成長方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62291909A true JPS62291909A (ja) | 1987-12-18 |
Family
ID=15188055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13698486A Pending JPS62291909A (ja) | 1986-06-11 | 1986-06-11 | GaAsエピタキシヤル成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62291909A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184815A (ja) * | 1988-01-13 | 1989-07-24 | Fujitsu Ltd | 半導体ウエハ及びその製造方法 |
JPH01215012A (ja) * | 1988-02-24 | 1989-08-29 | Fujitsu Ltd | 半導体結晶層の構造およびその形成方法 |
US5130269A (en) * | 1988-04-27 | 1992-07-14 | Fujitsu Limited | Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same |
-
1986
- 1986-06-11 JP JP13698486A patent/JPS62291909A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184815A (ja) * | 1988-01-13 | 1989-07-24 | Fujitsu Ltd | 半導体ウエハ及びその製造方法 |
JPH01215012A (ja) * | 1988-02-24 | 1989-08-29 | Fujitsu Ltd | 半導体結晶層の構造およびその形成方法 |
US5130269A (en) * | 1988-04-27 | 1992-07-14 | Fujitsu Limited | Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same |
US5300186A (en) * | 1988-04-27 | 1994-04-05 | Fujitsu Limited | Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same |
US5484664A (en) * | 1988-04-27 | 1996-01-16 | Fujitsu Limited | Hetero-epitaxially grown compound semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6495868B2 (en) | Relaxed InxGa1−xAs buffers | |
US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
US4865659A (en) | Heteroepitaxial growth of SiC on Si | |
JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
JPH0484418A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
JPS6329928A (ja) | シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法 | |
US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
JPS62291909A (ja) | GaAsエピタキシヤル成長方法 | |
JPH0952798A (ja) | 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板 | |
Chen et al. | Heteroepitaxial growth of 3C–SiC using HMDS by atmospheric CVD | |
US6589335B2 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
Zhao et al. | Single crystal titanium carbide, epitaxially grown on zincblend and wurtzite structures of silicon carbide | |
JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
JP3466314B2 (ja) | 単結晶育成用基体 | |
Ren et al. | Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications | |
JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
JPS62291910A (ja) | GaAsエピタキシヤル成長法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JPH0645249A (ja) | GaAs層の成長方法 | |
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
JPH01120011A (ja) | InP半導体薄膜の製造方法 | |
CN114582711A (zh) | 生长单一晶向氮化镓材料的方法和复合衬底 | |
JPS6211221A (ja) | 分子線エピタキシヤル成長方法 | |
JPH04216615A (ja) | 半導体薄膜成長法 | |
JPH02177320A (ja) | ヘテロエピタキシャル薄膜の製造方法 |