CN102549729B - 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿 - Google Patents

用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿 Download PDF

Info

Publication number
CN102549729B
CN102549729B CN201080042887.0A CN201080042887A CN102549729B CN 102549729 B CN102549729 B CN 102549729B CN 201080042887 A CN201080042887 A CN 201080042887A CN 102549729 B CN102549729 B CN 102549729B
Authority
CN
China
Prior art keywords
nitride
group iii
island
stacking
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080042887.0A
Other languages
English (en)
Other versions
CN102549729A (zh
Inventor
贾迈勒·拉姆达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN102549729A publication Critical patent/CN102549729A/zh
Application granted granted Critical
Publication of CN102549729B publication Critical patent/CN102549729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

本发明涉及一种方法，其包括在衬底(102)上形成(402)应力补偿堆叠(104)，其中所述应力补偿堆叠具有所述衬底上的压应力。所述方法还包括在所述衬底上形成(406)一个或一个以上III族氮化物岛状物(106)，其中所述一个或一个以上III族氮化物岛状物具有所述衬底上的张应力。所述方法进一步包括使用来自所述应力补偿堆叠的所述压应力来至少部分地抵消(408)来自所述一个或一个以上III族氮化物岛状物的张应力。形成所述应力补偿堆叠可包括在所述衬底上形成一个或一个以上氧化物层(202、206)及一个或一个以上氮化物层(204)。所述一个或一个以上氧化物层可具有压应力，所述一个或一个以上氮化物层可具有张应力，且所述氧化物及氮化物层可共同地具有压应力。所述氧化物层及氮化物层的厚度可经选择以提供所要量的应力补偿。

Description

用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿
相关申请案的交叉参考及优先权主张
本申请案根据35U. S.C.§119(e)主张2009年12月16日申请的第61/284,312号美国临时专利申请案的优先权，所述申请案特此以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体装置。更特定来说，本发明涉及用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿。
背景技术
各种III-V族化合物正经调查以用于高功率电子应用。这些化合物包括“III族氮化物”，例如氮化镓(GaN)、氮化铝镓(AlGaN)及氮化铝铟镓(AlInGaN)。这些化合物通常通过衬底(例如硅、蓝宝石及碳化硅)上的外延生长来制造。归因于硅衬底的较低的制造成本，使用硅衬底通常是优选的。同样，硅衬底适于与其它基于硅的装置(例如CMOS及BiCMOS装置)的单片集成。
一个问题是硅<111>衬底上的III族氮化物的外延生长通常导致大的晶格及热系数失配。晶格失配可引起所述外延生长层及衬底的凹面弯曲，以及大穿线位错密度形成。当外延层的厚度超过临界值时，还可发生断裂及分层(delamination)。外延层与衬底之间的高热失配可在冷却期间产生张应力，其可导致额外的断裂及分层。作为实例，通过金属有机物化学气相沉积(MOCVD)来生长的氮化镓膜通常遭受每微米的氮化镓约1GPa的张应力。
发生的断裂及分层可基于硅衬底的直径、硅衬底的厚度及外延层的厚度而改变。对于较小直径的硅衬底(例如三英寸及四英寸直径晶片)，在没有断裂的情况下，可实现的最大外延层厚度通常为约2.5μm-3μm。对于较大直径的硅衬底(例如六英寸直径晶片或更大)，在没有断裂的情况下，针对约650μm-700μm的衬底厚度可实现的最大外延层厚度通常为1μm-2μm。具有高击穿电压(例如大于1000V)的高功率装置通常需要超过3.5μm的外延层厚度，其通过使用当前方法的较大硅衬底通常是不能实现的。
发明内容
附图说明
为了对本发明及其特征的更完整的理解，现在结合附图参考以下描述，在附图中：
图1说明根据本发明的具有III族氮化物岛状物的用于III族氮化物装置的实例性半导体结构；
图2说明根据本发明的具有III族氮化物岛状物的用于III族氮化物装置的实例性半导体结构的横截面图；
图3A至3D说明根据本发明的用于形成具有III族氮化物岛状物的半导体结构的实例性技术；以及
图4说明根据本发明的用于形成具有III族氮化物岛状物的用于III族氮化物装置的半导体结构的实例性方法。
具体实施方式
下述的图1至4及本专利文献中的用于描述本发明的原理的各种实施例是仅作为说明的且不应以任何限制本发明的范围的方式解释。所属领域的技术人员将理解，本发明的原理可在任何类型的经合适地布置的装置或系统中实施。
一般来说，本发明描述用于在半导体衬底(例如硅或绝缘体上硅(SOI)衬底)上形成III族氮化物外延层或其它层的技术。“III族氮化物”指代使用氮及至少一种III族元素形成的化合物。实例性III族元素包括铟、镓及铝。实例性III族氮化物包括氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铟铝镓(InAlGaN)、氮化铝(AlN)、氮化铟(InN)及氮化铟镓(InGaN)。可使用衬底上的氧化物及氮化物层的堆叠来实现应力补偿，例如二氧化硅(SiO2)及氮化硅(Si3N4)层的堆叠。作为特定实例，此技术可用于在六英寸、八英寸、十二英寸或更大的硅或SOI晶片上形成氮化镓、氮化铝镓、氮化铟铝镓或其它III族氮化物外延层。
图1说明根据本发明的具有III族氮化物岛状物的用于III族氮化物装置的实例性半导体结构100。在此实例中，半导体结构100包括半导体衬底102，其表示在其上面形成其它层或结构的任何合适的衬底。举例来说，半导体衬底102可表示硅<111>衬底或SOI<111>衬底(其中硅<111>作为顶层且硅<100>作为处置衬底)。半导体衬底102还可表示蓝宝石、碳化硅或其它半导体衬底。半导体衬底102可具有任何合适的尺寸，例如三英寸、四英寸、六英寸、八英寸、十二英寸或其它直径。
氧化物及氮化物层的堆叠104形成在半导体衬底102上。任何合适的氧化物及氮化物材料可用于堆叠104中，例如二氧化硅及氮化硅。堆叠104可包括具有任何合适的布置或图案的任何数目的氧化物及氮化物层。堆叠104还可以任何合适的方式来形成，例如通过物理气相沉积(PVD)、化学气相沉积(CVD)或等离子体增强CVD(PECVD)。
一个或一个以上III族氮化物岛状物106也形成在衬底102上。取决于制造工艺，III族氮化物岛状物106可形成在堆叠104内，或堆叠104可形成在III族氮化物岛状物106周围。III族氮化物岛状物106一般表示已选择性地或非选择性地生长或以其它方式形成至少一种III族氮化物材料的区域。III族氮化物岛状物106可包括任何合适的材料，例如氮化镓或氮化铝镓。在一些实施例中，III族氮化物岛状物106可包括III族氮化物材料的一个或多个外延层。III族氮化物岛状物106还可以任何合适的方式来形成，例如通过使用金属有机物化学气相沉积(MOCVD)或分子束外延(MBE)技术。III族氮化物岛状物106可在形成堆叠104之前或之后形成。在特定实施例中，可在形成岛状物106之前图案化及蚀刻堆叠104。
功率晶体管或其它装置可使用III族氮化物岛状物106来制造。作为特定实例，功率装置(如III族氮化物场效应晶体管(FET)或高电子迁移率晶体管(HEMT))可使用岛状物106来形成。
一般来说，III族氮化物外延层是处在张应力之下的。张应力的量可基于(例如)岛状物106的密度及尺寸来改变。岛状物106的密度可确定有效应变，且岛状物106的尺寸可基于所形成的功率装置所需的有效面积。
图1中的堆叠104用于提供应变补偿。更特定来说，堆叠104中的氧化物及氮化物层用于共同地提供压应力以便帮助缓解由岛状物106产生的张应力。在此实例性实施例中，堆叠104可具有有压缩力的氧化物(例如SiO2)及有张力的氮化物(例如Si3N4)的层。堆叠104的特性可经选择以提供所要的应力补偿。举例来说，堆叠104中的氧化物及氮化物层的厚度可经选择以提供所要的量的压应力，其帮助抵消由岛状物106产生的张应力。
以此方式，(例如)当堆叠104中的SiO2/Si3N4层通过在0.5-2.5GPa的范围内的压应力制备时，添加有压缩力的堆叠104可调节III族氮化物张应力。在特定实施例中，所述堆叠层的总压应力可在绝对值上接近或等于通过III族氮化物材料的生长及冷却每微米的III族氮化物材料而产生的张应力。此可帮助减少或最小化晶片弯曲，从而允许在减少断裂或没有断裂的情况下将III族氮化物厚度增加到及超过3.5μm。这又可减少或最小化穿线位错密度且可导致具有较高质量及较高装置性能(例如较高的击穿电压及驱动电流)的外延膜。此外，晶片级制备的合格率可为较高的，从而降低这些功率装置的制造成本。当此技术与衬底(例如硅<111>或SOI衬底)一起使用时，III族氮化物装置与基于硅<100>的装置或其它基于硅的装置的单片集成是可行的。
虽然图1说明具有III族氮化物岛状物的用于III族氮化物装置的半导体结构100的一个实例，但是可对图1做出各种改变。举例来说，衬底102可具有任何合适的尺寸、形状及组成。同样，任何数目的III族氮化物岛状物可以任何合适的布置形成在衬底102中。举例来说，III族氮化物岛状物的数目及布置可基于所述结构中需要形成III族氮化物装置的地方而改变。此外，虽然上文描述特定材料及制造工艺，但是可使用任何其它材料及制造工艺来形成半导体结构100的各个层或其它组件。此外，虽然图1中展示特定形状或相对尺寸，但是半导体结构100中的每一组件可具有任何合适的尺寸、形状及大小。
图2说明根据本发明的具有III族氮化物岛状物的用于III族氮化物装置的实例性半导体结构的横截面200。在此实例中，所述半导体结构包括衬底102(例如硅或SOI晶片)、应力补偿堆叠104及III族氮化物岛状物106(例如氮化镓或氮化铝镓岛状物)。
应力补偿堆叠104包括下氧化物层202、氮化物层204及上氧化物层206。氧化物层202及206可包括任何合适的氧化物材料，例如二氧化硅。氮化物层204可包括任何合适的氮化物材料，例如氮化硅。堆叠104中的层202-206可以任何合适的方式形成，例如通过使用PVD、CVD或PECVD。堆叠104中的层202-206共同地具有压应力，所述压应力大体上或完全地补偿一个或一个以上III族氮化物岛状物106的张应力。
III族氮化物岛状物106可以任何合适的方式形成。举例来说，III族氮化物岛状物106可使用至少一种III族氮化物的选择性外延生长来形成。注意，形成岛状物106的III族氮化物材料的选择性外延生长可减少衬底102上的有效张应力。然而，III族氮化物材料也可非选择性地形成，例如通过沉积所述材料且接着抛光、蚀刻或以其它方式移除过量材料来形成岛状物106。
虽然图2说明具有III族氮化物岛状物的用于III族氮化物装置的半导体结构的一个实例的横截面200，但是可对图2做出各种改变。举例来说，虽然上文描述特定材料及制造工艺，但是可使用任何其它材料及制造工艺来形成所述半导体结构的各个层或其它组件。同样，虽然图2中展示特定形状或相对尺寸，但是所述半导体结构的每一组件可具有任何合适的尺寸、形状及大小。
图3A至3D说明根据本发明的用于形成具有III族氮化物岛状物的半导体结构的实例性技术。如图3A中所展示，氧化物/氮化物堆叠104形成在衬底102上。氧化物/氮化物堆叠104可包括任何数目的氧化物层及任何数目的氮化物层。所述氧化物及氮化物层的厚度可基于所需要的应力缓解的量来选择。举例来说，如果更多的III族氮化物岛状物正更紧密地形成在一起，那么堆叠104可经修改以产生更大量的压应力。如果更少的III族氮化物岛状物正更远地间隔而形成，那么堆叠104可经修改以产生更小量的压应力。在一些实施例中，堆叠104可基于若干因素来设计，例如待形成的III族氮化物岛状物106的数目、相邻的III族氮化物岛状物106之间的距离或III族氮化物岛状物106的面积与衬底102的总面积的比率。
如图3B中所展示，堆叠104经蚀刻或以其它方式经处理以形成至少一个开孔302。每一开孔302可具有任何合适的尺寸及形状，且多个开孔302可具有不同的尺寸或形状。开孔302可以任何合适的方式形成。举例来说，开孔302可通过在堆叠104上沉积光致抗蚀剂材料层且蚀刻所述光致抗蚀剂材料以产生穿过所述光致抗蚀剂材料的开孔来形成。接着可执行蚀刻以穿过所述光致抗蚀剂材料中的开孔来蚀刻堆叠104。
然而，注意，可使用任何其它合适的技术来形成具有至少一个开孔302的堆叠104。举例来说，堆叠104的氧化物及氮化物层可形成在选择性区域中而使得其它区域不具有氧化物及氮化物材料。作为特定实例，一个或一个以上光致抗蚀剂材料层可形成在衬底102上且经图案化为堆叠104的所要形状。可沉积堆叠104的氧化物及氮化物层且可移除光致抗蚀剂材料。此工艺可产生具有一个或一个以上开孔302的堆叠104。
不管开孔302是如何形成的，一个或一个以上III族氮化物岛状物均可形成在堆叠104的开孔302中。在一些实施例中，使用一个或一个以上III族氮化物外延层的选择性生长。举例来说，此可通过在如图3C中展示的开孔302内形成成核层304来实现。成核层304可由任何合适的材料且以任何合适的方式来形成。举例来说，成核层304可由低温氮化铝层来形成，其可具有若干纳米到100nm的厚度。如图3D中所展示，一种或一种以上III族氮化物材料306接着沉积在开孔302内(可能在开孔302上方及周围)。III族氮化物材料306使用成核层304来选择性地生长。III族氮化物材料306可以任何合适的方式形成，例如通过使用MOCVD或MBE。此时，III族氮化物材料306可经进一步处理(例如使用抛光或蚀刻来平坦化)以完成至少一个III族氮化物岛状物106的形成。
此表示形成III族氮化物岛状物106的一个实例性方式，其特定来说牵涉到外延III族氮化物材料306的选择性生长的使用。然而，也可使用其它实施例。举例来说，III族氮化物材料306可经非选择性地沉积且接着经蚀刻以形成岛状物306。然而，注意，此可在外延层形成的时间与所述外延层经蚀刻以形成岛状物106的时间之间产生衬底102上的较大的张应力。堆叠104可因此经设计以在蚀刻外延层之前产生足够的抵消应力而不会产生在蚀刻外延层之后将产生问题的过量应力。
此时，可使用如图3D中展示的结构来制造至少一个集成电路元件308。集成电路元件308可包括用于形成一个或一个以上功率装置的任何合适的结构。举例来说，元件308可包括形成III族氮化物FET或HEMT的组件。注意，可使用如图3A至3D中所展示而制造的结构来制造任何合适数目及类型的III族氮化物装置或其它装置。
虽然图3A至3D说明用于形成具有III族氮化物岛状物的半导体结构的技术的一个实例，但是可对图3A至3D做出各种改变。举例来说，如上如述，各种技术可用于制造图3A至3D中所展示的组件中的每一者。
图4说明根据本发明的用于形成具有III族氮化物岛状物的用于III族氮化物装置的半导体结构的实例性方法400。如图4中所展示，在步骤402处，在半导体衬底上形成应力补偿堆叠。举例来说，此可包括在衬底102上形成氧化物/氮化物堆叠104。然而，注意，应力补偿堆叠104可由任何其它合适的材料来形成。在步骤404处，在所述应力补偿堆叠中形成一个或一个以上开孔。举例来说，此可包括图案化且蚀刻堆叠104以产生开孔302。然而，注意，任何其它合适的技术可用于形成具有一个或一个以上开孔302的应力补偿堆叠104。
在步骤406处，在所述应力补偿堆叠中形成一个或一个以上III族氮化物岛状物。举例来说，此可包括使用选择性或非选择性外延生长来形成III族氮化物岛状物106。至少一种III族氮化物材料用于III族氮化物岛状物106的形成过程中，且可使用III族氮化物材料的一个或多个层。在步骤408处，使用所述应力补偿堆叠来产生应力以便补偿来自所述一个或一个以上III族氮化物岛状物的应力。举例来说，此可包括使用来自所述应力补偿堆叠104的压应力来减少或消除来自III族氮化物岛状物106的张应力。
此时，在步骤410处，可完成一个或一个以上III族氮化物装置的形成。举例来说，此可包括使用所述衬底结构来形成一个或一个以上III族氮化物FET或HEMT的源极、漏极及栅极。当然，可使用III族氮化物岛状物106来形成任何其它III族氮化物装置。
虽然图4说明用于形成具有III族氮化物岛状物的用于III族氮化物装置的半导体结构的方法400的一个实例，但是可对图4做出各种改变。举例来说，虽然展示为一系列的步骤，但是图4中的各个步骤可重叠、并行地发生或以不同的次序发生。作为特定实例，可使用用于产生具有III族氮化物材料的一个或一个以上岛状物的应力补偿堆叠的步骤的任何其它组合。
阐述已用于此专利文献中的某些词及短语的定义可为有利的。术语“包括”及“包含”，以及其派生词，表示没有限制的包括。术语“或”是包括性的，表示及/或。
虽然本发明已描述某些实施例及一般相关联的方法，但是对这些实施例及方法的改变及排列对所属领域的技术人员将是显而易见的。因此，对实例性实施例的以上描述不限定或限制本发明。在不脱离如所附权利要求书限定的本发明的精神及范围的情况下其它变化、代替及改变也是可能的。

Claims (17)

1.一种应力补偿的方法，其包含：
在衬底上形成一个或多个III族氮化物岛状物，所述一个或多个III族氮化物岛状物具有所述衬底上的张应力；
在所述衬底上形成应力补偿堆叠，所述应力补偿堆叠具有所述衬底上的压应力；及
使用来自所述应力补偿堆叠的所述压应力来至少部分地抵消来自所述一个或多个III族氮化物岛状物的所述张应力；
其中，形成所述应力补偿堆叠包含在所述衬底上形成一个或多个氧化物层及一个或多个氮化物层；
所述一个或多个氧化物层具有压应力；
所述一个或多个氮化物层具有张应力；且
所述氧化物层及氮化物层共同地具有压应力。
2.根据权利要求1所述的方法，其中基于下列项目中的至少一者来选择所述氧化物层及氮化物层的厚度：
III族氮化物岛状物的数目；
相邻的III族氮化物岛状物之间的距离；及
所述III族氮化物岛状物的面积与所述衬底的总面积的比率。
3.根据权利要求1所述的方法，其进一步包含：
在所述应力补偿堆叠中形成一个或多个开孔；
其中形成所述一个或多个III族氮化物岛状物包含在所述应力补偿堆叠中的所述一个或多个开孔内形成所述一个或多个III族氮化物岛状物。
4.根据权利要求3所述的方法，其中在所述一个或多个开孔内形成所述一个或多个III族氮化物岛状物包含在所述一个或多个开孔中选择性地形成所述一个或多个III族氮化物岛状物。
5.根据权利要求1所述的方法，其中形成所述一个或多个III族氮化物岛状物包含形成III族氮化物外延层。
6.根据权利要求5所述的方法，其中所述III族氮化物外延层包含下列项目中的至少一者：氮化镓、氮化铝镓、氮化铟铝、氮化铟铝镓、氮化铝、氮化铟及氮化铟镓。
7.根据权利要求1所述的方法，其中所述一个或多个III族氮化物岛状物中的每一者具有大于3.5μm的厚度。
8.一种半导体设备，其包含：
衬底；
应力补偿堆叠，其位于所述衬底上，所述应力补偿堆叠具有所述衬底上的压应力；
一个或多个III族氮化物岛状物，其位于所述衬底上且在所述应力补偿堆叠内，所述一个或多个III族氮化物岛状物具有所述衬底上的张应力；且
其中所述设备经配置以使得来自所述应力补偿堆叠的所述压应力至少部分地抵消来自所述一个或多个III族氮化物岛状物的所述张应力；
其中，所述应力补偿堆叠包含一个或多个氧化物层及一个或多个氮化物层；
所述一个或多个氧化物层具有压应力；
所述一个或多个氮化物层具有张应力；且
所述氧化物层及氮化物层共同地具有压应力。
9.根据权利要求8所述的半导体设备，其中所述氧化物层及氮化物的厚度是基于下列项目中的至少一者来选择的：
III族氮化物岛状物的数目；
相邻的III族氮化物岛状物之间的距离；及
所述III族氮化物岛状物的面积与所述衬底的总面积的比率。
10.根据权利要求8所述的半导体设备，其中：
所述一个或多个氧化物层包含二氧化硅；且
所述一个或多个氮化物层包含氮化硅。
11.根据权利要求8所述的半导体设备，其中所述一个或多个III族氮化物岛状物包含选择性III族氮化物外延层。
12.根据权利要求11所述的半导体设备，其中所述III族氮化物外延层包含下列项目中的至少一者：氮化镓、氮化铝镓、氮化铟铝、氮化铟铝镓、氮化铝、氮化铟及氮化铟镓。
13.根据权利要求8所述的半导体设备，其中所述一个或多个III族氮化物岛状物中的每一者具有大于3.5μm的厚度。
14.一种半导体系统，其包含：
半导体结构，其包含：
应力补偿堆叠，其位于衬底上，所述应力补偿堆叠具有所述衬底上的压应力；
一个或多个III族氮化物岛状物，其位于所述衬底上且在所述应力补偿堆叠内，所述一个或多个III族氮化物岛状物具有所述衬底上的张应力；及
一个或多个III族氮化物集成电路装置，其位于所述一个或多个III族氮化物岛状物中或上；
其中所述半导体结构经配置以使得来自所述应力补偿堆叠的所述压应力至少部分地抵消来自所述一个或多个III族氮化物岛状物的所述张应力；
其中，所述应力补偿堆叠包含一个或多个氧化物层及一个或多个氮化物层；
所述一个或多个氧化物层具有压应力；
所述一个或多个氮化物层具有张应力；且
所述氧化物层及氮化物层共同地具有压应力。
15.根据权利要求14所述的半导体系统，其中所述一个或多个III族氮化物岛状物包含选择性III族氮化物外延层。
16.根据权利要求14所述的半导体系统，其中所述一个或多个III族氮化物岛状物中的每一者具有大于3.5μm的厚度。
17.根据权利要求14所述的半导体系统，其中所述一个或多个III族氮化物集成电路装置包含下列项目中的至少一者：
III族氮化物场效应晶体管FET及III族氮化物高电子迁移率晶体管HEMT。
CN201080042887.0A 2009-12-16 2010-11-30 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿 Active CN102549729B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28431209P 2009-12-16 2009-12-16
US61/284,312 2009-12-16
PCT/US2010/058296 WO2011084269A2 (en) 2009-12-16 2010-11-30 Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates

Publications (2)

Publication Number Publication Date
CN102549729A CN102549729A (zh) 2012-07-04
CN102549729B true CN102549729B (zh) 2015-01-07

Family

ID=44141980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080042887.0A Active CN102549729B (zh) 2009-12-16 2010-11-30 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿

Country Status (5)

Country Link
US (1) US8723296B2 (zh)
JP (1) JP5946771B2 (zh)
CN (1) CN102549729B (zh)
TW (1) TW201133561A (zh)
WO (1) WO2011084269A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012203421A1 (de) * 2012-03-05 2013-09-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit einer orientierten Schicht undVerfahren zu seiner Herstellung
CN103320764B (zh) * 2013-06-14 2015-10-21 西安电子科技大学 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法
EP2869331A1 (en) * 2013-10-29 2015-05-06 IMEC vzw Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate
US9412830B2 (en) 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
DE102015209889B4 (de) 2015-05-29 2018-12-06 Siltronic Ag Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung
KR102372055B1 (ko) * 2015-06-26 2022-03-08 인텔 코포레이션 가공 실리콘 기판들 상의 gan 디바이스들
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
US11410937B2 (en) 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
CN112467514B (zh) * 2020-11-10 2022-04-12 华中科技大学 一种宽工作温度范围的分布反馈半导体激光器
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716576A (zh) * 2004-07-02 2006-01-04 国际商业机器公司 形成半导体结构的方法以及半导体结构

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783025A (en) * 1980-11-11 1982-05-24 Fujitsu Ltd Manufacture of semiconductor substrate
US4400411A (en) * 1982-07-19 1983-08-23 The United States Of America As Represented By The Secretary Of The Air Force Technique of silicon epitaxial refill
US4507158A (en) * 1983-08-12 1985-03-26 Hewlett-Packard Co. Trench isolated transistors in semiconductor films
JP2506733B2 (ja) * 1987-03-18 1996-06-12 松下電器産業株式会社 半導体装置の製造方法
JPS6420629A (en) * 1987-07-16 1989-01-24 Nec Corp Compound semiconductor integrated circuit device
JP2976442B2 (ja) * 1989-06-22 1999-11-10 ソニー株式会社 絶縁膜の形成方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH06318548A (ja) * 1993-05-10 1994-11-15 Oki Electric Ind Co Ltd Ｓｉ基板上へのＧａＡｓ層形成方法
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP3257442B2 (ja) 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP3841537B2 (ja) * 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
JP2000269142A (ja) * 1999-03-17 2000-09-29 Sony Corp 窒化ガリウムエピタキシャル層の形成方法及び発光素子
TW426940B (en) * 1999-07-30 2001-03-21 United Microelectronics Corp Manufacturing method of MOS field effect transistor
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003224072A (ja) * 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd 半導体構造物およびその製造方法
JP3968566B2 (ja) 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
US7399684B2 (en) 2002-07-11 2008-07-15 University College Cork - National University Of Ireland, Cork Defect reduction in semiconductor materials
US6828211B2 (en) 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
JP4118774B2 (ja) * 2003-09-18 2008-07-16 株式会社東芝 薄膜積層体及びその製造方法
DE102005005327A1 (de) * 2004-05-17 2005-12-15 Infineon Technologies Ag Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung
JP4102334B2 (ja) * 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7262087B2 (en) * 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
WO2007053686A2 (en) 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
JP4939038B2 (ja) 2005-11-09 2012-05-23 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
DE102005063108A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik
JP4908886B2 (ja) * 2006-03-23 2012-04-04 日本電信電話株式会社 半導体装置
TW200802606A (en) * 2006-06-22 2008-01-01 Univ Nat Central Monolithic GaN material and method for producing substrate therefrom
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US20080296625A1 (en) 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
US20080296616A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon nanoscale patterned interface
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
EP2171748A1 (en) 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
JP5431667B2 (ja) 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716576A (zh) * 2004-07-02 2006-01-04 国际商业机器公司 形成半导体结构的方法以及半导体结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭57-83025A 1982.05.24 *

Also Published As

Publication number Publication date
US20110140242A1 (en) 2011-06-16
WO2011084269A2 (en) 2011-07-14
JP2013514661A (ja) 2013-04-25
CN102549729A (zh) 2012-07-04
JP5946771B2 (ja) 2016-07-06
TW201133561A (en) 2011-10-01
US8723296B2 (en) 2014-05-13
WO2011084269A3 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
CN102549729B (zh) 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿
CN102549716B (zh) 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
US8247842B2 (en) Nitride semiconductor device having graded aluminum content
US6261929B1 (en) Methods of forming a plurality of semiconductor layers using spaced trench arrays
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US20200027745A1 (en) Control of current collapse in thin patterned gan
US7951694B2 (en) Semiconductor structure and method of manufacture of same
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US20150357182A1 (en) Fabrication of III-Nitride Power Semiconductor Device
KR101021775B1 (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
JP2010123800A (ja) 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
EP2869331A1 (en) Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate
US9991374B2 (en) Semiconductor device and method for manufacturing the same
KR102220648B1 (ko) 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
CN110783395B (zh) 半导体结构
EP3050075A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
GB2378317A (en) Method of growing low defect semiconductor layer over semiconductor region with microcracks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant