CN113948390B - 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法 - Google Patents

一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法 Download PDF

Info

Publication number
CN113948390B
CN113948390B CN202111004388.9A CN202111004388A CN113948390B CN 113948390 B CN113948390 B CN 113948390B CN 202111004388 A CN202111004388 A CN 202111004388A CN 113948390 B CN113948390 B CN 113948390B
Authority
CN
China
Prior art keywords
algan
silicon
substrate
layer
gan hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111004388.9A
Other languages
English (en)
Other versions
CN113948390A (zh
Inventor
马金榜
张雅超
李一帆
姚一昕
张进成
马佩军
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111004388.9A priority Critical patent/CN113948390B/zh
Publication of CN113948390A publication Critical patent/CN113948390A/zh
Application granted granted Critical
Publication of CN113948390B publication Critical patent/CN113948390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法,该硅基AlGaN/GaN HEMT的制备方法包括步骤:S1、在Si衬底的背面依次生长若干SiGe外延层;S2、在所述Si衬底的正面依次生长AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层,形成硅基AlGaN/GaN HEMT器件;S3、对所述硅基AlGaN/GaN HEMT器件进行降温处理。该制备方法在Si衬底的背面设置若干SiGe外延层,SiGe的热膨胀系数比Si大,当生长完AlGaN/GaN HEMT器件进行降温的过程中,由于SiGe的热膨胀系数更大,会在衬底中引入一定的压缩应力,对于硅基AlGaN/GaN HEMT器件中的拉伸应力起到一定的抵消作用,从而达到降低翘曲的目的,提高材料的成品率。

Description

一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
技术领域
本发明属于半导体材料技术领域,具体涉及一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法。
背景技术
GaN作为第三代宽禁带半导体材料的典型代表,由于其禁带宽度较大(3.4ev)、大的击穿电场强度、抗辐射能力强等优势,被广泛应用于射频器件、发光二极管和功率电子器件中。AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)作为常用的GaN结构,由于具有高的二维电子气迁移率、二维电子气密度而被广泛应用于新兴的5G通讯、雷达和太空探索等多个领域,但这也对AlGaN/GaN HEMT器件的射频性能提出了很高的要求。
常规的AlGaN/GaN HENT异质外延的衬底由SiC、蓝宝石和Si衬底。虽然SiC性能最好,但是由于大尺寸衬底较为昂贵,故而限制了其大规模商业化应用;而蓝宝石衬底则因为热导率较差,应用也受到限制。相比之下Si的衬底便宜且热导率更高,并且可以与Si传统工艺相兼容,得到了广泛关注。但是硅基AlGaN/GaN HEMT由于非常大的热失配和晶格失配,会造成较大的翘曲,影响材料的成品率。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,包括步骤:
S1、在Si衬底的背面依次生长若干SiGe外延层;
S2、在所述Si衬底的正面依次生长AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层,形成硅基AlGaN/GaN HEMT器件;
S3、对所述硅基AlGaN/GaN HEMT器件进行降温处理。
在本发明的一个实施例中,步骤S1包括步骤:
S11、在所述Si衬底的背面生长第一SiGe外延层;
S12、在所述第一SiGe外延层的背面生长第二SiGe外延层。
在本发明的一个实施例中,所述第一SiGe外延层中Ge组分质量分数小于所述第二SiGe外延层中Ge组分质量分数。
在本发明的一个实施例中,步骤S11包括:
利用气相沉积法,在反应室温度为390-410℃的条件下,在所述Si衬底的背面生长厚度为0.8~1μm的SiGe,其中,Ge组分的质量分数为0.2-0.3,形成所述第一SiGe外延层。
在本发明的一个实施例中,步骤S12包括:
利用气相沉积法,在反应室温度为390-410℃的条件下,在所述Si衬底的背面生长厚度为0.8~1μm的SiGe,其中,Ge组分的质量分数为0.4-0.5,形成所述第二SiGe外延层。
在本发明的一个实施例中,步骤S2包括:
利用金属有机化合物化学气相沉淀法在所述Si衬底的正面依次生长AlN成核层、AlGaN阶变层、GaN缓冲层和AlGaN势垒层,形成硅基AlGaN/GaN HEMT器件。
在本发明的一个实施例中,步骤S3包括:
在金属有机化合物化学气相沉淀设备中将所述硅基AlGaN/GaN HEMT器件降温到室温。
在本发明的一个实施例中,步骤S1与S2之间还包括步骤:
在所述Si衬底的正面制备预铺铝层。
在本发明的一个实施例中,所述预铺铝层的制备条件为:反应室温度为1080-1090℃、三甲基铝流量为10-30sccm,制备得到的所述预铺铝的厚度小于10nm。
本发明的另一个实施例提供了一种基于衬底背面外延层的硅基AlGaN/GaN HEMT,由如上述实施例所述的制备方法制得。
与现有技术相比,本发明的有益效果:
本发明的硅基AlGaN/GaN HEMT制备方法在Si衬底的背面设置若干SiGe外延层,SiGe的热膨胀系数比Si大,当生长完AlGaN/GaN HEMT器件进行降温的过程中,由于SiGe的热膨胀系数更大,会在衬底中引入一定的压缩应力,对于硅基AlGaN/GaN HEMT器件中的拉伸应力起到一定的抵消作用,从而达到降低翘曲的目的,提高材料的成品率。
附图说明
图1为本发明实施例提供的一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法的流程示意图;
图2a-图2d为本发明实施例提供的一种基于衬底背面外延层的硅基AlGaN/GaNHEMT的制备方法的过程示意图;
图3为本发明实施例提供的另一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1和图2a-图2d,图1为本发明实施例提供的一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法的流程示意图,图2a-图2d为本发明实施例提供的一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法的过程示意图。
该制备方法包括步骤:
S1、在Si衬底1的背面依次生长若干SiGe外延层7。
具体的,Si衬底1的材料包括P型Si(111),厚度为500-900μm,尺寸为2-6寸,电阻大于6000Ω·cm,例如,Si衬底1可以选用厚度为525μm、4寸的且电阻大于6000Ω·cm的大电阻P型Si片,请参见图2a。本实施例选用晶向为111的Si片,可以在衬底上生长出Ga面,保证了后续生长材料的质量。
首先对Si衬底1进行清洗和热清洁。
对Si衬底1进行清洗的方法为:将Si衬底放入20%的HF酸溶液中浸泡60s,再用H2O2、酒精和丙酮清洗,最后使用流动的去离子水冲洗60s。
对Si衬底1进行热清洁的方法为:将清洗后的衬底放入低压MOCVD反应室中,通入氢气,温度升高至1000℃,反应室压力控制为40Torr,将衬底在氢气氛围下热处理3min。
接着,在在Si衬底1的背面生长若干SiGe外延层7。
具体的,若干SiGe外延层7的数量可以为1层,也可以为多层,本实施例不做进一步限制。若干SiGe外延层7的数量为多层时,随着外延层数量的增加,SiGe外延层中Ge组分质量分数也变大。这样可以在利用多层SiGe层保持较大的压缩应力的同时,通过逐步减小Si衬底与背面的SiGe层之间的晶格失配,提高SiGe层的晶体质量。
在一个具体实施例中,若干SiGe外延层7的数量为2层,即若干SiGe外延层7包括第一SiGe外延层71和第二SiGe外延层72,此时,步骤S1包括:
S11、在Si衬底1的背面生长第一SiGe外延层71,请参见图2b。
利用气相沉积法,在反应室温度为390-410℃的条件下,在Si衬底1的背面生长厚度为0.8~1μm的SiGe,其中,Ge组分的质量分数为0.2-0.3,形成第一SiGe外延层71。
在一个具体实施例中,热清洁阶段后,将Si衬底1取出,放入超高真空的气相沉积(Ultra High Vacuum Chemical Vapor Deposition,简称UHVCVD)反应室中,在反应室温度为400℃的条件下,在Si衬底1的背面生长厚度为0.8~1μm、Ge组分的质量分数为0.25的SiGe,形成第一SiGe外延层71。
S12、在第一SiGe外延层71的背面生长第二SiGe外延层72,请参见图2c。
利用气相沉积法,在反应室温度为390-410℃的条件下,在Si衬底1的背面生长厚度为0.8~1μm的SiGe,其中,Ge组分的质量分数为0.4-0.5,形成第二SiGe外延层72。
在一个具体实施例中,在CVD反应室温度为400℃的条件下,在第一SiGe外延层71的背面生长厚度为0.8、Ge组分的质量分数为0.47的SiGe,形成第二SiGe外延层72。
在形成第二SiGe外延层72后,将反应室温度升高至700℃,对样品进行退火并将衬底取出。
本实施例中,第一SiGe外延层71中Ge组分质量分数为0.2-0.3,第二SiGe外延层72中Ge组分质量分数为0.4-0.5,因此,第一SiGe外延层71中Ge组分质量分数小于第二SiGe外延层72中Ge组分质量分数;在Si衬底背面先外延Ge组分质量分数较小的SiGe作为过渡层,可以降低Si衬底与后续生长的SiGe外延层之间的晶格失配,为外延高质量的SiGe层做准备。
S2、在Si衬底1的正面依次生长AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6,形成硅基AlGaN/GaN HEMT器件,请参见图2d。
具体的,利用金属有机化合物化学气相沉淀法在Si衬底1的正面依次生长AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6,形成硅基AlGaN/GaN HEMT器件。
步骤S2具体包括步骤:
S21、在Si衬底1外延生长第一AlN成核层31。
具体的,利用MOCVD方法,同时打开三甲基铝(Trimethylaluminium,TMAl)和NH3气路,调整TMAl流量为240-260sccm,NH3流量为3800-4200sccm,生长温度为895-905℃,生长时间为60min,生长20-40nm厚的低温AlN成核层,形成第一AlN成核层31。
在一个具体实施例中,第一AlN成核层31的生长条件为:TMAl流量为260sccm,NH3流量为4000sccm,生长温度为900℃,生长时间为60min,形成的第一AlN成核层31的厚度为30nm。
S22、在第一AlN成核层31上外延生长第二AlN成核层32。
具体的,将反应室温度升高至1200-1220℃,调整TMAl流量为190-200sccm,氨气流量为1350-1650sccm,生长160-180nm厚的高温AlN成核层,生长时间为60min,形成第二AlN成核层32。
在一个具体实施例中,第二AlN成核层32的生长条件为:TMAl流量为190sccm,NH3流量为1400sccm,生长温度为1210℃,生长时间为60min,形成的第二AlN成核层32的厚度为170nm。
S23、在第二AlN成核层32上制备第一AlGaN层41。
具体的,将反应室温度降低至1140-1160℃,此时调整TMAl、三甲基镓(Trimethylgallium,TMGa)、NH3流量分别为190-200sccm、10sccm、2650-3250sccm,生长340-360nm厚的AlGaN,形成Al组分质量分数为30-40%的第一AlGaN层41。
在一个具体实施例中,第一AlGaN层41的生长条件为反应室温度为1150℃,TMAl、TMGa、NH3流量分别为190sccm、10sccm、2700sccm,生长形成的第一AlGaN层41的厚度为350nm,Al组分质量分数为35%。
S24、在第一AlGaN层41上制备第二AlGaN层42。
具体的,保持反应室温度为1140-1160℃,调整TMAl、TMGa、NH3流量分别为160-170sccm、20sccm、2920sccm-3580sccm,生长390-410nm厚的AlGaN,形成Al组分质量分数为70-80%的第二AlGaN层42。
在一个具体实施例中,第二AlGaN层42的生长条件为:反应室温度为1150℃,TMAl、TMGa、NH3流量分别为162sccm、20sccm、3000sccm,生长形成的第二AlGaN层42的厚度为400nm,Al组分质量分数为75%。
进一步的,第一AlGaN层41和第二AlGaN层42共同形成阶变AlGaN缓冲层4。
S25、在AlGaN缓冲层3上生长GaN层5。
具体的,保持反应室温度不变,关闭TMAl源,调整TMGa、NH3流量分别为190-200sccm、8800-10100sccm,继续外延生长厚度为900-1100nm的GaN层,形成GaN缓冲层5。
在一个具体实施例中,GaN缓冲层5的生长条件为:反应室温度为1150℃,TMGa流量为192sccm,NH3流量为9000sccm,形成的GaN缓冲层5的厚度为1μm。
S26、在GaN缓冲层5上制备AlGaN势垒层6。
具体的,将反应室温度升高至1190℃,打开TMAl源,此时调整TMAl、TMGa、NH3流量分别为70-90sccm、35-50sccm和10000-24000sccm,淀积200-300nm的AlGaN层,形成AlGaN势垒层6。
在一个具体实施例中,AlGaN势垒层6的生长条件为反应室温度为1190℃,TMAl流量为80sccm,TMGa流量为43sccm,NH3流量为20000sccm,形成的AlGaN势垒层6厚度为250nm。
S3、对硅基AlGaN/GaN HEMT器件进行降温处理。
具体的,可以在AlGaN/GaN HEMT的反应腔室中将AlGaN/GaN HEMT器件降温到室温,也可以将硅基AlGaN/GaN HEMT器件放置在室温环境中进行降温。本实施例中,由于利用金属有机化合物化学气相沉淀设备制备硅基AlGaN/GaN HEMT器件,因此,继续在MOCVD设备中对HEMT器件进行降温。
在对HEMT器件进行降温的过程中,由于SiGe的热膨胀系数比Si大,SiGe会在衬底中引入一定的压缩应力,对于硅基AlGaN/GaN HEMT器件中的拉伸应力起到一定的抵消作用,从而达到降低翘曲的目的,提高材料的成品率。另外,在Si衬底的背面引入SiGe层,SiGe层可以在SiGe/Si界面引入一定的二维电子气,抵消部分由于Al扩散进入Si衬底带来的空穴浓度,降低器件的射频损耗。
由上述制备方法制得的硅基AlGaN/GaN HEMT器件结构请参见图2d,图2d为本发明实施例提供的一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的结构示意图。该硅基AlGaN/GaN HEMT器件包括依次层叠的若干SiGe外延层7、Si衬底1、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6。该硅基AlGaN/GaN HEMT器件中各层的具体参数请参见上述描述,此处不再赘述。
该硅基AlGaN/GaN HEMT器件由于在Si衬底背面设置了热膨胀系数较大的SiGe层,使得器件具有较低的翘曲度和较低的射频损耗。
实施例二
在实施例一的基础上,本实施例提供了另一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,该制备方法包括步骤:
S1、在Si衬底1的背面依次生长若干SiGe外延层7。
S2、在Si衬底1上制备预铺铝层2。
具体的,将反应室温度升高至1080-1090℃,打开TMAl气路,调整TMAl流量为10-30sccm,进行预铺铝层2的制备,形成的预铺铝层2的厚度小于10nm。
在一个具体实施例中,预铺铝层2的制备条件为反应室温度为1085℃,TMAl流量为20sccm。
S3、在Si衬底1的正面依次生长AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6,形成硅基AlGaN/GaN HEMT器件
S4、对硅基AlGaN/GaN HEMT器件进行降温处理。
制备得到的器件结构请参见图3,图3为本发明实施例提供的另一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的结构示意图。该硅基AlGaN/GaN HEMT包括依次层叠的若干SiGe外延层7、Si衬底1、预铺铝层2、AlN成核层3、AlGaN阶变层4、GaN缓冲层5和AlGaN势垒层6。
本实施例在Si衬底和AlN成核层之间设置预铺铝,不仅可以提高成核层的生长效果,而且可以改善GaN的晶体质量,进而提高器件性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,包括步骤:
S1、在Si衬底(1)的背面依次生长若干SiGe外延层(7);
S2、在所述Si衬底(1)的正面依次生长AlN成核层(3)、AlGaN阶变层(4)、GaN缓冲层(5)和AlGaN势垒层(6),形成硅基AlGaN/GaN HEMT器件;
S3、对所述硅基AlGaN/GaN HEMT器件进行降温处理;
其中,在所述Si衬底(1)的背面引入所述SiGe外延层(7),使所述SiGe外延层(7)在SiGe/Si界面引入二维电子气,抵消由于Al扩散进入所述Si衬底(1)带来的空穴浓度,降低所述硅基AlGaN/GaN HEMT器件的射频损耗。
2.根据权利要求1所述的基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S1包括步骤:
S11、在所述Si衬底(1)的背面生长第一SiGe外延层(71);
S12、在所述第一SiGe外延层(71)的背面生长第二SiGe外延层(72)。
3.根据权利要求2所述的基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,所述第一SiGe外延层(71)中Ge组分质量分数小于所述第二SiGe外延层(72)中Ge组分质量分数。
4.根据权利要求2所述的基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S11包括:
利用气相沉积法,在反应室温度为390-410℃的条件下,在所述Si衬底(1)的背面生长厚度为0.8~1μm的SiGe,其中,Ge组分的质量分数为0.2-0.3,形成所述第一SiGe外延层(71)。
5.根据权利要求2所述的基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S12包括:
利用气相沉积法,在反应室温度为390-410℃的条件下,在所述Si衬底(1)的背面生长厚度为0.8~1μm 的SiGe,其中,Ge组分的质量分数为0.4-0.5,形成所述第二SiGe外延层(72)。
6.根据权利要求1所述的基于外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S2包括:
利用金属有机化合物化学气相沉淀法在所述Si衬底(1)的正面依次生长AlN成核层(3)、AlGaN阶变层(4)、GaN缓冲层(5)和AlGaN势垒层(6),形成硅基AlGaN/GaN HEMT器件。
7.根据权利要求6所述的基于外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S3包括:
在金属有机化合物化学气相沉淀设备中将所述硅基AlGaN/GaN HEMT器件降温到室温。
8.根据权利要求1所述的基于外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,步骤S1与S2之间还包括步骤:
在所述Si衬底(1)的正面制备预铺铝层(2)。
9.根据权利要求8所述的基于衬底背面外延层的硅基AlGaN/GaN HEMT的制备方法,其特征在于,所述预铺铝层(2)的制备条件为:反应室温度为1080-1090 ℃、三甲基铝流量为10-30 sccm,制备得到的所述预铺铝(2)的厚度小于10nm。
10.一种基于衬底背面外延层的硅基AlGaN/GaN HEMT,其特征在于,由如上述权利要求1~9任一项所述的制备方法制得。
CN202111004388.9A 2021-08-30 2021-08-30 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法 Active CN113948390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111004388.9A CN113948390B (zh) 2021-08-30 2021-08-30 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111004388.9A CN113948390B (zh) 2021-08-30 2021-08-30 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法

Publications (2)

Publication Number Publication Date
CN113948390A CN113948390A (zh) 2022-01-18
CN113948390B true CN113948390B (zh) 2024-03-19

Family

ID=79327464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111004388.9A Active CN113948390B (zh) 2021-08-30 2021-08-30 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法

Country Status (1)

Country Link
CN (1) CN113948390B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887848A (zh) * 2009-05-13 2010-11-17 硅电子股份公司 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法
CN104466617A (zh) * 2013-09-18 2015-03-25 中国科学院苏州纳米技术与纳米仿生研究所 太赫兹光源芯片、光源器件、光源组件及其制造方法
CN105405945A (zh) * 2015-10-28 2016-03-16 聚灿光电科技股份有限公司 一种复合衬底及利用其制备GaN基LED的方法
CN210120127U (zh) * 2019-08-29 2020-02-28 厦门市三安集成电路有限公司 一种复合硅衬底
CN113192820A (zh) * 2021-03-12 2021-07-30 南昌大学 一种硅衬底氮化铝薄膜的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US8785305B2 (en) * 2009-12-11 2014-07-22 National Semiconductor Corporation Backside stress compensation for gallium nitride or other nitride-based semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887848A (zh) * 2009-05-13 2010-11-17 硅电子股份公司 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法
CN104466617A (zh) * 2013-09-18 2015-03-25 中国科学院苏州纳米技术与纳米仿生研究所 太赫兹光源芯片、光源器件、光源组件及其制造方法
CN105405945A (zh) * 2015-10-28 2016-03-16 聚灿光电科技股份有限公司 一种复合衬底及利用其制备GaN基LED的方法
CN210120127U (zh) * 2019-08-29 2020-02-28 厦门市三安集成电路有限公司 一种复合硅衬底
CN113192820A (zh) * 2021-03-12 2021-07-30 南昌大学 一种硅衬底氮化铝薄膜的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fabriacation of high mobility twodimensional electron and hole gases in GeSi/Si;Y.H.Xie et al;《Journal of Applied Physics》;第73卷(第12期);第8364-8370页 *

Also Published As

Publication number Publication date
CN113948390A (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
US11031240B2 (en) Method for growing gallium nitride based on graphene and magnetron sputtered aluminum nitride
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
CN105655238A (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
CN113948389B (zh) 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN112795871A (zh) 一种AlN薄膜的制备方法
CN116053120B (zh) 氮化物外延结构及其制备方法和应用
JP4727169B2 (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
CN113921376A (zh) 一种硅基GaN薄膜及其外延生长方法
CN213905295U (zh) 一种大尺寸SiC衬底低应力GaN薄膜
CN114899099A (zh) 一种金刚石衬底上生长氮化镓高电子迁移率晶体管的外延方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN101901758A (zh) 基于m面SiC衬底的非极性m面GaN薄膜的MOCVD生长方法
CN116936361A (zh) 一种金刚石衬底氮极性氮化镓异质结材料及其制备方法
CN113948390B (zh) 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113964034B (zh) 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948391B (zh) 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113937161B (zh) 带有包裹埋层的Si基AlGaN/GaN高电子迁移率晶体管及制备方法
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
CN115986008A (zh) 一种外延片及其制备方法
CN114574970A (zh) 一种大尺寸柔性氮化镓单晶薄膜的制备方法
CN112259446A (zh) 高效制备氮化镓衬底的方法
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant