CN115986008A - 一种外延片及其制备方法 - Google Patents

Abstract

本发明提供了一种外延片及其制备方法。本发明利用C‑doped Sc_xGa_yAl_1‑x‑yN缓冲层(y＝0或y≠0)作为缓冲层，利用C‑doped ScN作为插入层，并控制第二碳掺杂Sc_xGa_yAl_1‑x‑yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1‑x‑yN缓冲层的晶格常数，且碳掺杂缓冲层的晶格常数＜GaN薄膜的晶格常数，能够改善GaN外延膜晶体应力和晶体质量，可将异质外延GaN薄膜的位错密度降至6×10⁷cm^‑2以下，可以满足大功率GaN‑LED、Micro‑LED、GaN‑HEMT和GaN功率器件的要求，从而促进产业链的发展。

Description

一种外延片及其制备方法

技术领域

本发明涉及半导体材料领域，特别涉及一种外延片及其制备方法。

背景技术

氮化镓(GaN)是一种典型的第三代半导体材料，主要应用于发光器件、光电子器件、射频器件、功率器件。氮化镓产业链已经初步形成，其中GaN基LED产业已经日趋成熟，在照明、显示等领域大显身手；GaN基射频器件产业也在快速发展以支持5G通信、雷达等的应用，基于GaN的功率器件也在加速进入消费电子、工业电子、数据中心、能源、汽车和交通等广阔应用领域。

目前，全球氮化镓产业规模正在呈现爆发式增长态势。根据研究机构Yole Développement的分析，在氮化镓射频器件方面，2020年的市场规模为8.91亿美元，预计到2026年增长至24亿美元，年均复合增长率为18％；在氮化镓功率器件方面，2020年的市场规模为0.46亿美元，预计到2026年增长至11亿美元，复合年均增长率为70％。

从产业链看，产业结构包括上游衬底(外延片和晶圆)、中游器件模组、下游场景应用。其中，上游的衬底，因为晶圆价格高、量产困难，所以以异质外延的外延片为主。GaN外延片主要有三种，分别是GaN/Sapphire、GaN/SiC、GaN/Si。无论是在Sapphire、SiC还是Si衬底上外延GaN，都存在晶格失配、热失配和化学失配的问题，需要采用一些异质外延的工艺来减少失配应力和降低位错密度。

Si上外延GaN，通常采用AlN和Al_xGa_1-xN作为缓冲层。GaN的晶格常数小于Si，在Si上外延GaN容易因为张应力而产生裂纹；而AlN和Al_xGa_1-xN的晶格常数都小于GaN，作为缓冲层，它们可以给GaN施加适当的压应力，避免GaN开裂。实施制备中，Al_xGa_1-xN缓冲层只能采用外延技术生长，其条件要求高、成本高、可靠性欠佳。而且，在阻挡位错方面，Al_xGa_1-xN很难做到以很小的晶格失配设置单独的位错阻挡层，不能有效控制位错。

发明内容

有鉴于此，本发明的目的在于提供一种外延片及其制备方法。本发明制备的外延片能够改善GaN异质外延的应力控制和位错控制的问题，改善GaN外延膜晶体应力和晶体质量。

本发明提供了一种外延片的制备方法，包括以下步骤：

S1、在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；其中，0≤y≤0.25，0＜x＜0.18；

S2、在所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，0≤y≤0.25，0＜x＜0.18；

S3、在步骤S2所得产品的第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜；

S4、在所述第一GaN薄膜上生长碳掺杂ScN插入层；

S5、在所述碳掺杂ScN插入层上外延第二GaN薄膜，得到外延片；

其中，

第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数；

第一GaN薄膜和第二GaN薄膜的晶格常数均大于第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数。

优选的，y＝0，在步骤S2之后及步骤S3之前，还包括：对步骤S2所得产品进行退火处理。

优选的，y≠0，步骤S1具体包括：

在衬底上生长AlN成核层，然后在所述AlN成核层上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；其中，0≤y≤0.25，0＜x＜0.18。

优选的，步骤S1中，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中碳元素的掺杂浓度＜1×10²⁰atom/cm³；

步骤S2中，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中碳元素的掺杂浓度＜1×10²⁰atom/cm³。

优选的，步骤S4中，所述碳掺杂ScN插入层中碳元素的掺杂浓度为＜1×10¹⁹atom/cm³。

优选的，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层、生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层和生长碳掺杂ScN插入层的方法独立的选自：PVD工艺、MOCVD工艺或MBE工艺；

外延第一GaN薄膜的方法为：MOCVD工艺或MBE工艺；

外延第二GaN薄膜的方法为：MOCVD工艺或MBE工艺。

优选的，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度为200～500nm；

所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度为200～600nm；

所述碳掺杂ScN插入层的厚度为0.5～5nm；

所述第一GaN薄膜的厚度为300～500nm；

所述第二GaN薄膜的厚度为1.5～10μm；

所述衬底为Si衬底、SiC衬底或Sapphire衬底。

优选的，所述退火处理的条件为：对于Si衬底，退火温度1000～1200℃，时间5～10h；

对于SiC衬底/Sapphire衬底，退火温度1500～1700℃，时间5～10h。

优选的，生长AlN成核层的方法为：MOCVD工艺或MBE工艺；所述AlN成核层的厚度为5～30nm。

本发明还提供了一种上述技术方案中所述的制备方法制得的外延片。

本发明提供的上述制备方法是一种改善GaN外延膜晶体应力和晶体质量的方法，本发明利用C-doped Sc_xGa_yAl_1-x-yN缓冲层(y＝0或y≠0)作为缓冲层，利用C-doped ScN作为插入层，并控制第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数，且碳掺杂缓冲层的晶格常数＜GaN薄膜的晶格常数，能够改善GaN外延膜晶体应力和晶体质量，可将异质外延GaN薄膜的位错密度降至10⁷cm^-2以下，可以满足大功率GaN-LED、Micro-LED、GaN-HEMT和GaN功率器件的要求，从而促进产业链的发展。

实验结果表明，本发明制备的外延片，位错密度在6×10⁷cm^-2以下，有效改善了GaN基外延膜的晶体应力和晶体质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为实施例1所得外延片的结构示意图；

图2为实施例2所得外延片的结构示意图。

具体实施方式

本发明提供了一种外延片的制备方法，包括以下步骤：

S1、在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；其中，0≤y≤0.25，0＜x＜0.18；

S2、在所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，0≤y≤0.25，0＜x＜0.18；

S3、在步骤S2所得产品的第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜；

S4、在所述第一GaN薄膜上生长碳掺杂ScN插入层；

S5、在所述碳掺杂ScN插入层上外延第二GaN薄膜，得到外延片；

其中，

第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数；

第一GaN薄膜和第二GaN薄膜的晶格常数均大于第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数。

关于步骤S1：

S1、在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。

本发明中，所述衬底优选为Si衬底、SiC衬底或Sapphire衬底(即蓝宝石衬底)。本发明中，所述衬底在使用之前优选先对其表面进行清洗处理；所述清洗的方式没有特殊限制，按照本领域常规清洗方式进行处理即可。

本发明中，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层(即C-doped Sc_xGa_yAl_1-x-yN缓冲层)的方法优选为PVD工艺(即物理气相沉积法)、MOCVD工艺(即金属有机化学气相沉积法)或MBE工艺(即分子束外延法)。其中，PVD工艺更优选为反应磁控溅射法。以上工艺分别对应在PVD设备、MOCVD反应腔室或MBE反应腔室中进行。

以PVD工艺为例，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的过程具体如下：(1)提供Sc_xGa_yAl_1-x-yN靶材；(2)将靶材和洁净的衬底固定在磁控溅射设备腔室相应的位置；抽真空到<1×10^-3Pa后，通入工作气体Ar、N₂和NH₃；(3)将衬底加热至350～650℃，然后开始磁控溅射。其中，步骤(1)中Sc_xGa_yAl_1-x-yN靶材的制备方式没有特殊限制，按照合金的常规制备方法制备即可，如将高纯金属元素Sc、Ga、Al按照相应的摩尔比配料，然后放入高温熔炉熔炼，炉腔可充入惰性气体，并配有磁力搅拌装置；如果需要掺杂，则加入微量C元素(高纯石墨)。通过以上制备方法以及参数调控，有利于获得表面平整、具有一定厚度的碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。

以MOCVD工艺为例，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的过程具体如下：按照一定的摩尔比通入Sc源、三甲基Ga和三甲基Al，以及氨气(NH₃)，生长形成碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。

以MBE工艺为例，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的过程具体如下：按照一定的摩尔比通入Sc源、Ga源和Al源以及N源，生长形成碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。

本发明中，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度优选为200～500nm，具体可为200nm、300nm、400nm、500nm，更优选为300～400nm。

本发明中，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，碳元素的掺杂浓度优选为＜1×10²⁰atom/cm³，更优选为1×10¹⁸～1×10¹⁹atom/cm³，本发明向Sc_xGa_yAl_1-x-yN中掺杂C且掺杂少量C，C原子的半径为0.077nm，略大于N原子半径0.07nm，C取代N后会在晶格中引入压应力，因此碳元素的掺杂可以增加Sc_xGa_yAl_1-x-yN的压应力，改善晶体应力。

本发明中，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，0≤y≤0.25，具体可为0、0.05、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.20、0.21、0.22、0.23、0.24、0.25。0＜x＜0.18，具体可为0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17。当y＝0时，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层即为第一碳掺杂Sc_xAl_1-xN缓冲层；此时，x的取值与上文所述一致，在此不再赘述。

本发明中，当y＝0时，直接在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。当y≠0时，在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层之前，优选先生长AlN成核层；即步骤S1具体包括：在衬底上生长AlN成核层，然后在所述AlN成核层上生长第一碳掺杂Sc_xGa_yAl_{1-x- y}N缓冲层。

其中，生长AlN成核层的方法优选为MOCVD工艺(即金属有机化学气相沉积法)或MBE工艺(即分子束外延法)；上述方法在对应的MOCVD反应腔室或MBE反应腔室中进行。

以MOCVD工艺为例，Si衬底上生长AlN成核层的过程具体如下：(1)在衬底温度为1100℃左右，用氢气清洗10～30分钟；(2)衬底温度降到950℃～1000℃，预通10～15秒三甲基Al，之后通入NH₃开始AlN成核层生长。

以MBE工艺为例，蓝宝石衬底上生长AlN成核层的过程具体如下：(1)在衬底温度为800℃左右，用N源将衬底充分氮化；(2)于700℃～750℃在衬底上沉积AlN。

本发明中，所述AlN成核层的厚度优选为5～30nm，具体可为5nm、10nm、15nm、20nm、25nm、30nm，更优选为15～25nm。在形成AlN成核层后，再在所述AlN成核层上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的种类、规格及生长工艺与前文所述一致，在此不再一一赘述。

关于步骤S2：

S2、在所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层。

本发明中，生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的方法也优选为PVD工艺(即物理气相沉积法)、MOCVD工艺(即金属有机化学气相沉积法)或MBE工艺(即分子束外延法)。每一种方法具体流程与前文生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的操作流程大致一致，在此不再一一赘述。

本发明中，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度优选为200～600nm，具体可为200nm、250nm、300nm、350nm、400nm、450nm、500nm、550nm、600nm，更优选为350～450nm。

本发明中，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，0≤y≤0.25，具体可为0、0.05、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.20、0.21、0.22、0.23、0.24、0.25。0＜x＜0.18，具体可为0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17。当y＝0时，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层即为第二碳掺杂Sc_xAl_1-xN缓冲层；此时，x的取值与上文所述一致，在此不再赘述。

本发明中，第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的y与第二碳掺杂Sc_xAl_1-xN缓冲层中的y同时为0，或同时不为0。即缓冲层具体包括第一碳掺杂Sc_xAl_1-xN缓冲层和第二碳掺杂Sc_xAl_1-xN缓冲层，或，缓冲层包括第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层与第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层(y≠0)。y≠0时，相当于Sc_xAl_1-xN中掺入了Ga原子，有利于改善Sc_xAl_{1- x}N的晶体质量。

本发明中，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，碳元素的掺杂浓度优选为＜1×10²⁰atom/cm³，更优选为5×10¹⁷～5×10¹⁸atom/cm³，本发明向Sc_xGa_yAl_1-x-yN中掺杂C且掺杂少量C，C原子的半径为0.077nm，略大于N原子半径0.07nm，C取代N后会在晶格中引入压应力，因此碳元素的掺杂可以增加Sc_xGa_yAl_1-x-yN的压应力，改善晶体应力。

本发明中，第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_{1-x- y}N缓冲层的晶格常数。本发明中，通过控制第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层和第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的x和y的取值不同而控制两个层的晶格常数大小，x和y的值增加都会增大缓冲层的晶格常数。缓冲层的晶格常数对x值更敏感，x值增加0.01大约相当于y值增加0.05。将第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的x、y记为x₁、y₁，第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的x、y记为x₂、y₂，则优选具体控制x₁与x₂的关系为0.02<x₁<0.17，0.02<x₂<0.17，x₁、x₂具体独立的选自0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16，而且x₁<x₂，x₂-x₁>0.03；当y≠0时，x₁与x₂的关系同上，不再赘述，y₁与y₂的关系优选为0.01<y₁<0.25，0.01<y₂<0.25，y₁、y₂具体独立的选自0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15、0.16、0.17、0.18、0.19、0.20、0.21、0.22、0.23、0.24，而且y₁<y₂。在本发明的一些实施例中，y＝0，第一碳掺杂Sc_xGa_yAl_1-xN缓冲层中的x＝0.1，第二碳掺杂Sc_xGa_yAl_1-xN缓冲层中的x＝0.15。在本发明的另一些实施例中，y≠0，第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的x＝0.08、y＝0.11，第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中的x＝0.12、y＝0.17。

在本发明的一些实施例中，第一碳掺杂Sc_xAl_1-xN缓冲层的晶格常数a＝3.1514，第二碳掺杂Sc_xAl_1-xN缓冲层的晶格常数a＝3.1740，第一GaN薄膜的晶格常数a＝3.1888，第二GaN薄膜的晶格常数a＝3.1891。在本发明的另一些实施例中，第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数a＝3.1513，第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数a＝3.1738，第一GaN薄膜的晶格常数a＝3.1886，第二GaN薄膜的晶格常数a＝3.1891。

关于步骤S3：

S3、在步骤S2所得产品的第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜。

本发明中，当第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层和第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上的y＝0时，在步骤S2之后及步骤S3之前，还包括：对步骤S2所得产品进行退火处理；即在外延第一GaN薄膜之前，优选先对步骤S2所得产品进行退火处理，通过退火处理，有利于提高碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的结晶质量。经退火处理后，再在第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜。

其中，对于不同的衬底，采用不同的退火条件。对于Si衬底，退火温度为1000～1200℃，具体可为1000℃、1100℃、1200℃；退火时间为5～10h，具体可为5h、6h、7h、8h、9h、10h。对于SiC衬底/Sapphire衬底，退火温度为1500～1700℃，具体可为1500℃、1600℃、1700℃；退火时间为5～10h，具体可为5h、6h、7h、8h、9h、10h。

本发明中，当第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层和第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上的y≠0时，不用退火处理，直接在步骤S2所得产品的第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜即可。

本发明中，外延生长GaN薄膜的方法没有特殊限制，按照本领域常规外延GaN薄膜工艺进行即可，优选为MOCVD工艺或MBE工艺。采用MOCVD工艺或MBE工艺生长GaN薄膜的过程没有特殊限制，按照本领域常规操作过程进行即可。本发明中，在外延第一GaN薄膜前，优选先将缓冲层用等离子体清洗。

本发明中，所述第一GaN薄膜的厚度优选为300～500nm，具体可为300nm、400nm、500nm。

关于步骤S4：

S4、在所述第一GaN薄膜上生长碳掺杂ScN插入层。

本发明中，生长碳掺杂ScN插入层的方法优选为PVD法(即物理气相沉积法)。采用PVD法生长碳掺杂ScN插入层的过程具体如下：(1)将靶材Sc和洁净的衬底固定在磁控溅射设备腔室相应的位置；抽真空到<1×10^-3Pa后，通入工作气体Ar、N₂和NH₃。如需要掺C，通入少量CH₄气体。(2)将衬底加热，温度350～650℃，沉积生长碳掺杂ScN插入层。

本发明中，碳掺杂ScN插入层中碳元素的掺杂浓度优选为＜1×10¹⁹atom/cm³，更优选为1×10¹⁷～1×10¹⁸atom/cm³。ScN的晶格常数略小于GaN，掺入少量C可以略微增加ScN的晶格常数，使之与GaN晶格失配更小，有利于提高产品的晶体质量。

本发明中，所述碳掺杂ScN插入层的厚度优选为0.5～5nm，具体可为0.5nm、1nm、2nm、3nm、4nm、5nm，更优选为1～3nm。

关于步骤S5：

S5、在所述碳掺杂ScN插入层上外延第二GaN薄膜，得到外延片。

本发明中，外延生长第二GaN薄膜的方法没有特殊限制，按照本领域常规外延GaN薄膜工艺进行即可，优选为MOCVD工艺或MBE工艺。采用MOCVD工艺或MBE工艺生长GaN薄膜的过程没有特殊限制，按照本领域常规操作过程进行即可。本发明中，在外延第二GaN薄膜前，优选先将缓冲层用等离子体清洗。

本发明中，所述第二GaN薄膜的厚度优选为1.5～10μm，具体可为1.5μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm，更优选为2～5μm。本发明中，第一GaN薄膜和第二GaN薄膜的晶格常数均大于第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数。

本发明中，“第一、第二”没有特殊限定含义，并不是对缓冲层种类的限定，而是表示有2个缓冲层，便于描述每个缓冲层。本文中，其它地方的“第一、第二、……等”同理，均没有特殊限定含义。

本发明还提供了一种上述技术方案中所述的制备方法制得的外延片，即GaN基外延片。

y＝0时，外延片的结构包括依次层叠复合的：衬底→第一碳掺杂Sc_xAl_1-xN缓冲层→生长第二碳掺杂Sc_xAl_1-xN缓冲层→第一GaN薄膜→碳掺杂ScN插入层→第二GaN薄膜，参见图1，图1为本发明实施例1所得外延片的结构示意图。其中，各层的规格种类及厚度等均与前文技术方案中所述一致，在此不再一一赘述。

y≠0时，外延片的结构包括依次层叠复合的：衬底→AlN成核层→第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层→生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层→第一GaN薄膜→碳掺杂ScN插入层→第二GaN薄膜，参见图2，图2为本发明实施例2所得外延片的结构示意图。其中，各层的规格种类及厚度等均与前文技术方案中所述一致，在此不再一一赘述。

本发明提供的外延片，利用C-doped Sc_xGa_yAl_1-x-yN缓冲层(y＝0或y≠0)作为缓冲层，利用C-doped ScN作为插入层，并控制第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数，且碳掺杂缓冲层的晶格常数＜GaN薄膜的晶格常数，能够改善GaN外延膜晶体应力和晶体质量，可将异质外延GaN薄膜的位错密度降至10⁷cm^-2以下，可以满足大功率GaN-LED、Micro-LED、GaN-HEMT和GaN功率器件的要求，从而促进产业链的发展。

实验结果表明，本发明制备的外延片，位错密度在6×10⁷cm^-2以下，有效改善了GaN基外延膜的晶体应力和晶体质量。

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

实施例1

S1、将Si衬底(厚度650μm)表面清洗干净后，放入PVD设备中生长第一碳掺杂Sc_xAl_1-xN缓冲层(x＝0.1，碳掺杂浓度为5×10¹⁸atom/cm³，层厚380nm)。

S2、在第一碳掺杂Sc_xAl_1-xN缓冲层上继续生长第二碳掺杂Sc_xAl_1-xN缓冲层(x＝0.15，碳掺杂浓度为2×10¹⁸atom/cm³，层厚460nm)。

S3、对步骤S2所得样品进行退火处理，退火条件为：1200℃，9h。退火后，将缓冲层用等离子体清洗，然后，转移至MOCVD反应腔室中进行第一次GaN薄膜外延(厚度为350nm)。

S4、将步骤S3所得样品转移至PVD设备中，在第一GaN薄膜上生长碳掺杂ScN插入层(碳掺杂浓度为2×10¹⁷atom/cm³，层厚1.5nm)。

S5、将步骤S4所得样品转移至MOCVD反应腔室中进行第二次GaN薄膜外延(厚度为5μm)。

其中，第一碳掺杂Sc_xAl_1-xN缓冲层的晶格常数a＝3.1514，第二碳掺杂Sc_xAl_1-xN缓冲层的晶格常数a＝3.1740，第一GaN薄膜的晶格常数a＝3.1888，第二GaN薄膜的晶格常数a＝3.1891。

实施例1所得外延片的截面结构如图1所示。

实施例2

S1、将Si衬底(厚度1000μm)表面清洗干净后，放入MOCVD反应腔室中生长AlN成核层(厚度20nm)。然后，放入MBE设备中生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层(x＝0.08，y＝0.11，碳掺杂浓度为6×10¹⁸atom/cm³，层厚300nm)。

S2、在第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上继续生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层(x＝0.12，y＝0.17，碳掺杂浓度为3×10¹⁸atom/cm³，层厚400nm)。

S3、将步骤S2所得样品转移至MOCVD反应腔室中，在第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上进行第一次GaN薄膜外延(厚度为300nm)。

S4、将步骤S3所得样品转移至PVD设备中，在第一GaN薄膜上生长碳掺杂ScN插入层(碳掺杂浓度为5×10¹⁷atom/cm³，层厚1nm)。

S5、将步骤S4所得样品转移至MOCVD反应腔室中进行第二次GaN薄膜外延(厚度为4.5μm)。

其中，第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数a＝3.1513，第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数a＝3.1738，第一GaN薄膜的晶格常数a＝3.1886，第二GaN薄膜的晶格常数a＝3.1891。

实施例2所得外延片的截面结构如图2所示。

对比例1

按照实施例1实施，不同的是，步骤S2中仅生长第一碳掺杂Sc_xAl_1-xN缓冲层，而不生长第二碳掺杂Sc_xAl_1-xN缓冲层。

对比例2

按照实施例1实施，不同的是，改变x值，使第二碳掺杂Sc_xAl_1-xN缓冲层的晶格常数＜第一碳掺杂Sc_xAl_1-xN缓冲层的晶格常数。

实施例3：产品测试

对实施例1-2和对比例1-2所得外延片的位错密度进行测试，结果参见表1。

表1：实施例1-2及对比例1-2所得产品的位错密度

	<![CDATA[位错密度，cm<sup>-2</sup>]]>
		实施例1	<![CDATA[6×10<sup>7</sup>]]>
实施例2	<![CDATA[5×10<sup>7</sup>]]>
		对比例1	<![CDATA[2×10<sup>8</sup>]]>
对比例2	<![CDATA[5×10<sup>9</sup>]]>

可以看出，与对比例1-2相比，实施例1-2所得产品的位错密度显著降低。实施例1与对比例1-2的效果对比证明，本发明设置两层碳掺杂Sc_xAl_1-xN缓冲层且控制第二缓冲层的晶格常数＞第一缓冲层的晶格常数，能够显著降低了材料的位错密度、提升了材料的晶体质量。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，包括最佳方式，并且也使得本领域的任何技术人员都能够实践本发明，包括制造和使用任何装置或系统，和实施任何结合的方法。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。本发明专利保护的范围通过权利要求来限定，并可包括本领域技术人员能够想到的其他实施例。如果这些其他实施例具有近似于权利要求文字表述的结构要素，或者如果它们包括与权利要求的文字表述无实质差异的等同结构要素，那么这些其他实施例也应包含在权利要求的范围内。

Claims (10)

1.一种外延片的制备方法，其特征在于，包括以下步骤：

S1、在衬底上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；其中，0≤y≤0.25，0＜x＜0.18；

S2、在所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中，0≤y≤0.25，0＜x＜0.18；

S3、在步骤S2所得产品的第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层上外延第一GaN薄膜；

S4、在所述第一GaN薄膜上生长碳掺杂ScN插入层；

S5、在所述碳掺杂ScN插入层上外延第二GaN薄膜，得到外延片；

其中，

第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数＞第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数；

第一GaN薄膜和第二GaN薄膜的晶格常数均大于第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的晶格常数。

2.根据权利要求1所述的制备方法，其特征在于，y＝0，在步骤S2之后及步骤S3之前，还包括：对步骤S2所得产品进行退火处理。

3.根据权利要求1所述的制备方法，其特征在于，y≠0，步骤S1具体包括：

在衬底上生长AlN成核层，然后在所述AlN成核层上生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层；其中，0≤y≤0.25，0＜x＜0.18。

4.根据权利要求1所述的制备方法，其特征在于，步骤S1中，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中碳元素的掺杂浓度＜1×10²⁰atom/cm³；

步骤S2中，所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层中碳元素的掺杂浓度＜1×10²⁰atom/cm³。

5.根据权利要求1所述的制备方法，其特征在于，步骤S4中，所述碳掺杂ScN插入层中碳元素的掺杂浓度为＜1×10¹⁹atom/cm³。

6.根据权利要求1所述的制备方法，其特征在于，生长第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层、生长第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层和生长碳掺杂ScN插入层的方法独立的选自：PVD工艺、MOCVD工艺或MBE工艺；

外延第一GaN薄膜的方法为：MOCVD工艺或MBE工艺；

外延第二GaN薄膜的方法为：MOCVD工艺或MBE工艺。

7.根据权利要求1所述的制备方法，其特征在于，所述第一碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度为200～500nm；

所述第二碳掺杂Sc_xGa_yAl_1-x-yN缓冲层的厚度为200～600nm；

所述碳掺杂ScN插入层的厚度为0.5～5nm；

所述第一GaN薄膜的厚度为300～500nm；

所述第二GaN薄膜的厚度为1.5～10μm；

所述衬底为Si衬底、SiC衬底或Sapphire衬底。

8.根据权利要求2所述的制备方法，其特征在于，所述退火处理的条件为：对于Si衬底，退火温度1000～1200℃，时间5～10h；

对于SiC衬底/Sapphire衬底，退火温度1500～1700℃，时间5～10h。

9.根据权利要求3所述的制备方法，其特征在于，生长AlN成核层的方法为：MOCVD工艺或MBE工艺；

所述AlN成核层的厚度为5～30nm。

10.一种权利要求1～9中任一项所述的制备方法制得的外延片。

Images