JP2021061385A - 窒化物半導体基板および窒化物半導体装置 - Google Patents

窒化物半導体基板および窒化物半導体装置 Download PDF

Info

Publication number
JP2021061385A
JP2021061385A JP2019211925A JP2019211925A JP2021061385A JP 2021061385 A JP2021061385 A JP 2021061385A JP 2019211925 A JP2019211925 A JP 2019211925A JP 2019211925 A JP2019211925 A JP 2019211925A JP 2021061385 A JP2021061385 A JP 2021061385A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor substrate
type conductive
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019211925A
Other languages
English (en)
Other versions
JP7201571B2 (ja
Inventor
健一 江里口
Kenichi Eriguchi
健一 江里口
阿部 芳久
Yoshihisa Abe
芳久 阿部
小宮山 純
Jun Komiyama
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to US16/697,332 priority Critical patent/US20200194580A1/en
Priority to TW108143629A priority patent/TWI730516B/zh
Publication of JP2021061385A publication Critical patent/JP2021061385A/ja
Application granted granted Critical
Publication of JP7201571B2 publication Critical patent/JP7201571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ノーマリオフの積層構造におけるp型元素の拡散を抑制した構造を提供する。【解決手段】本発明の窒化物半導体基板は、13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、層厚が0.25nm以上2nm以下で前記第二層よりバンドギャップの大きい第三層と、p型導電性不純物を5E+18atoms/cc以上含む第四層と、がこの順で積層されており、前記第二層と前記第三層の界面における前記p型導電性不純物濃度が、前記第四層と前記第三層の界面における前記p型導電性不純物濃度の1/100以下であることを特徴とする。【選択図】図1

Description

本発明は、特に、ノーマリオフ型の半導体装置に好適な窒化物半導体基板、およびこれを用いた窒化物半導体装置に関する。
高移動度電界効果トランジスタ(HEMT)等では、いわゆるノーマリオフ型の積層構造として、電子供給層の上にp型半導体からなるノーマリオフ支援層なるものを形成する技術が知られている。
しかし、一般的なHEMTの製造方法である有機金属気相成長(MOCVD)法で、各相を順次積層する場合、ノーマリオフ支援層を形成する過程で導入されるp型導電性不純物が電子供給層内に拡散してしまい、トランジスタの動作に支障が生じる。
これを解決する方法として、特許文献1には、InpAlqGa1-p-qN(0≦p+q≦1、0≦p、0≦q)からなる第1の半導体層と、前記第1の半導体層上に形成され、前記第1の半導体層よりバンドギャップの大きなInrAlsGa1-r-sN(0≦r+s≦1、0≦r)からなる第2の半導体層と、前記第2の半導体層の上に拡散抑制層として選択的に形成され、IntAluGa1-t-uN(0≦t+u≦1、0≦t、s>u)からなる第3の半導体層と、前記第3の半導体層の上に形成され、p型の導電性を有するInxAlyGa1-x-yN(0≦x+y≦1、0≦x、0≦y)からなる第4の半導体層と、前記第4の半導体層の上に形成されたゲート電極とを備えることで、半導体装置のバリア層である第2の半導体層とp型の導電性を有する第4の半導体層との間に第3の半導体層が存在するため、第4の半導体層の成長中にp型ドーパントが拡散しても、第2の半導体層へ拡散するp型ドーパントの量を低減することができ、第2の半導体層のp型化を抑制することができコンタクト抵抗及びシート抵抗の悪化を抑制することができる、と記載されている。
国際公開第2014/188715号
ところで、特許文献1記載の技術では、例えば、バッファー層の膜厚は100nm、チャネル層の膜厚は2μm、バリア層の膜厚は30nm、拡散抑制層の膜厚は25nm、p型導電層の膜厚は200nmである、としている。
上記の拡散抑制層は、電子供給層側にp型導電性元素が拡散することを防止する効果があるものの、同時に、格子定数差に起因する歪みや転位の増大を招き、やはりトランジスタの動作に支障が生じる。
本発明は、上記に鑑み、電子供給層側にp型導電性元素が拡散することを防止する効果を持ちつつも、拡散抑制層の挿入による各種の悪影響を低減することのできる窒化物半導体構造の提供を目的とする。
本発明の窒化物半導体基板は、13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、層厚が0.25nm以上2nm以下で前記第二層よりバンドギャップの大きい第三層と、p型導電性不純物を5E+18atoms/cc以上含む第四層と、がこの順で積層されており、前記第二層と前記第三層との界面における前記p型導電性不純物濃度が、前記第四層と前記第三層との界面における前記p型導電性不純物濃度の1/100以下であることを特徴とする。
かかる構成を有することで、挿入された層の悪影響を極力抑えつつ、電子供給層へのp型導電性元素の拡散を効果的に低減することができる。
また、本発明では、前記第一層と前記第二層との間に、層厚が0.25nm以上5nm以下で前記第二層よりバンドギャップの大きい窒化物半導体からなる第五層がさらに備わると、より好ましいといえる。
本発明の好適な具体的態様としては、前記第一層がGaN、前記第二層がAlGaN、前記第三層および前記第五層がAlN、前記第四層がGaN、前記p型導電性不純物がMgである。あるいは、下地基板S上に窒化物半導体からなるバッファー層を介して前記積層構造体が形成されている窒化物半導体基板も挙げられる。
本発明のさらに好適な具体的態様として、前記第四層の表面上に内径10nm以下の開口部を有するすり鉢状のピットが存在していてもよい。そのピットの密度の好適な範囲は1E+10ヶ/cm2以下である。
本発明の窒化物半導体装置は、前記窒化物半導体基板を用いて製造されたものである。
本発明によれば、挿入された層の悪影響を極力抑えつつ、電子供給層へのp型導電性元素の拡散を効果的に低減できる窒化物半導体基板を提供することができる。つまり、本発明によれば、ノーマリーオンとなるGaN系HEMTにおいて、移動度低下の抑制とノーマリーオフ動作とを両立する窒化物半導体基板を提供することができる。そして、本発明の窒化物半導体基板を用いて製造された窒化物半導体装置は、高性能な半導体デバイスとして活用できる。
本発明に係る一態様を示す断面概略図 本発明に係るp型導電性不純物の濃度プロファイルを説明する模式図 本発明に係る他の一態様を示す断面概略図
以下、図面を参照しながら、本発明を詳細に説明する。本発明の窒化物半導体基板は、13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、層厚が0.25nm以上2nm以下で前記第二層よりバンドギャップの大きい第三層と、p型導電性不純物を5E+18atoms/cc以上含む第四層と、がこの順で積層されており、前記第二層と前記第三層との界面における前記p型導電性不純物濃度が、前記第四層と前記第三層との界面における前記p型導電性不純物濃度の1/100以下である。
図1は、本発明の窒化物半導体基板の一態様を示す断面概略図である。ここでは、異種基板上にバッファー層を介してHEMT構造を備える窒化物半導体基板を用いて説明する。すなわち、窒化物半導体基板Wとして、下地基板Sの一主面上に、バッファー層Bが積層され、その上に、積層構造体Gが形成されている。積層構造体Gは、第一層1、第二層2、第三層3、および第四層4からなる。なお、図1では、半導体装置として具備される電極(E1がドレイン電極、E2がゲート電極、E3がソース電極)も図示している。
本発明で示す概略図は、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、同一の構成については符号を省略、さらに、説明に不要なその他の構成は記載していない。
下地基板Sは、Siの他に、炭化ケイ素(SiC)、サファイア(Al23)、窒化アルミニウム(AlN)、GaN等が挙げられる。すなわち、Si基板やSiC基板などの単結晶基板に限らず、焼結AlN基板などのセラミックス基板や金属基板などでも構わない。また、単一材料で構成されたもの、異種材料で構成されたもの、のいずれでもよく、面方位やドーパント濃度、オフ角等の構成も任意に設定できる。
バッファー層Bは、窒化物半導体層が複数積層された構造であり、用途や目的に応じて、その構造は公知の手法により形成することができるが、最初に適切な初期層を形成した後、一層以上で組成や不純物濃度が互いに異なる窒化物半導体層を積層するものがより好適といえる。なお、下地基板Sとバッファー層Bの間に必要に応じて核形成層や応力制御などを挿入してもよい。
ここで、窒化物半導体は、Ga、アルミニウム(Al)、インジウム(In)等の13族元素と、窒素(N)との組み合わせからなる。必要に応じて、炭素、酸素、ケイ素、鉄等の各種元素がドープされていてもよい。
積層構造体Gは、第一層1と、第一層1よりバンドギャップの大きい第二層2と、層厚が0.25nm以上2nm以下で第二層2よりバンドギャップの大きい第三層3と、p型導電性不純物を5E+18atoms/cc以上含む第四層4とがこの順で積層されている。
本発明における積層構造体Gは、デバイスとして機能する層、および必要に応じて付加される各種の層、例えば、核形成層や応力制御などを総称したものである。図1に示すHEMTでは、第一層1が電子走行層、第二層2が電子供給層、第三層3が拡散抑制層、そして第四層4がノーマリオフ支援層である。
図1では、HEMTの例を示したが、窒化物半導体基板Wは、下地基板S上にバッファー層Bと積層構造体Gが形成されたものであれば、特にこれに限定されず、高周波化、高耐圧化が可能なその他のパワーデバイス用としても、好適に用いられる。
なお、第一層1と、第一層1よりバンドギャップの大きい第二層2については、公知の構成(層厚、不純物)を広く適用でき、格別な限定を要しない。すなわち、例えば、第一層1は、GaN、AlGaN等で形成され、第二層2は、AlGaN、AlInGaN等で形成される。また、第一層1の層厚は、概ね300nm以上3000nm以下、第二層の層厚は、概ね10nm以上100nm以下である。
本発明の特徴は、層厚が0.25nm以上2nm以下で第二層2よりバンドギャップの大きい第三層3を拡散抑制層(以下「第一の拡散抑制層」ともいう。)として設けた点にある。特に、特許文献1の半導体装置では、拡散抑制層が25nmであるのと比較すると、この拡散抑制層の層厚は極めて薄い。
任意の二層の間に、何らかの層が介在した場合において、各層の格子定数や熱膨張係数、バンドギャップエネルギーに差があると、界面での応力の発生、転位の増大、抵抗値の変動などが生じる。拡散抑制層である第三層3は、第四層4からの不純物拡散を防止する作用のみ持つのが好ましく、他の層に新たな悪影響を及ぼすことは好ましくない。
これらの悪影響を最小化する方法が、層厚をできるだけ薄くすることにある。0.25nm以上2nm以下の層厚は、例えばAlNであれば、1分子〜8分子分の層厚に相当する。なお、このような第三層3は、通常AlN、AlGaN、またはAlInGaN等、好ましくはAlNで形成される。AlNは比抵抗が非常に高く、拡散抑制層としてAlNを用いることで、第一層や第二層へのMgの拡散を効果的に防止する。
第三層3の上には、p型導電性不純物を5E+18atoms/cc以上含む第四層4(ノーマリオフ支援層)が形成されている。ノーマリオフの作用効果を得るためには、p型導電性不純物を5E+18atoms/cc以上含む必要がある。
p型導電性不純物は、窒化物半導体に添加されてp型を呈するものであれば、公知の物を広く適用できる。例えば、p型導電性不純物にはマグネシウム(Mg)や亜鉛(Zn)などが挙げられる。好適な一例は、窒化物半導体がGaNの場合、p型導電性不純物がMgである。なお、Mgの添加方法は、公知の技術を広く適用できる。
第二層2と第三層3との界面におけるp型導電性不純物濃度は、第四層4と第三層3との界面におけるp型導電性不純物濃度の1/100以下である。図2にp型導電性不純物の濃度プロファイルを示す模式図を示す。
第二層2と第三層3との界面におけるp型導電性不純物濃度は、第二層2内でのp型導電性不純物濃度と相関があり、この値が大きいと、第二層2内でのp型導電性不純物濃度が高いといえる。
第二層2と第三層3との界面におけるp型導電性不純物濃度は、第四層4と第三層3との界面におけるp型導電性不純物濃度の1/100以下であれば、動作層として機能する第二層2の特性を致命的に損なうことがない。なお、この割合は低いほど良いが、MOCVD法で製造する限り、これを低くするのには限界がある。実用的な範囲でより好ましくは、1/200以下である。
本発明では、より好ましい一態様として、第一層1と第二層2との間に、層厚が0.25nm以上5nm以下で第二層2よりバンドギャップの大きい窒化物半導体からなる第五層5(以下「第二の拡散抑制層」ともいう。)が備わるものが挙げられる。
第五層5により、HEMT構造における、いわゆるスペーサー層として挿入されるものと同様な構成となり、同じく同様な作用効果が得られる。しかしながら、本発明では、この第五層5が存在することで、第三層3中に低濃度ながら存在するp型導電性不純物が、第一層1に拡散することを確実に防止でき、HEMTの主電流経路が形成されている第一層1で二次元電子ガス(2DEG)の動作環境を良好に保持できる。
第五層5は、第三層3の層厚と同様に、層厚0.25nm以上5nm以下、好ましくは1nm以上3nm以下とする。第五層5は、スペーサー層としての機能も併せ持つことから、層厚は第三層3よりは厚く形成してもよい。ただし、5nmを超えると、界面での応力が問題となることがある。
第五層5は、第二層2よりバンドギャップの大きい窒化物半導体である。これは、上記の通り、スペーサー層としての機能を持たせるためである。
本発明の具体的な一実施態様は、第一層1がGaN、第二層2がAlGaN、第三層3および第五層5がAlN、ならびに第四層4がGaNで形成され、p型導電性不純物がMgである。なお、上記AlGaNは、AlxGa1-xN(0<x<1)を指すものとする。
本発明の窒化物半導体基板Wの各層は、通常、エピタキシャル成長により堆積形成されるが、その方法は、一般的に用いられる方法でよく、例えば、MOCVDやプラズマCVD(PECVD)を始めとしたCVD法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタ法、高真空における分子線を用いた分子線エピタキシー法(MBE)、MOCVDとMBEの複合である有機金属分子線エピタキシー法(MOMBE)等を用いることができる。また、各層をエピタキシャル成長させる際に用いられる原料も、実施例で用いられているものに限定されるものではない。
以上の通り、本発明の窒化物半導体基板は、挿入された層の悪影響を極力抑えつつ、電子供給層へのp型導電性不純物の拡散を効果的に低減することができる。そして、本発明の窒化物半導体基板を用いた窒化物半導体装置は、高性能な半導体デバイスとして活用できる。
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
下地基板Sとして、結晶面方位(111)、pタイプ、6インチSi単結晶基板を公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、装置内をキャリアガスで置換後昇温し、1000℃×15分間、水素100%雰囲気で保持する熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。
次に、原料として、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、アンモニア(NH3)を用いて、AlN100nm上にAl0.2Ga0.8N150nm積層した初期層、AlN5nmとAl0.2Ga0.8N30nmの二層をそれぞれ80回繰り返し積層した多層、GaN1500nmの単層をこの順で気相成長させて積層したものをバッファー層Bとした。なお、成長温度は1000℃、成長圧力は60hPaをおよその基準として、各層形成時に適時制御して実施した。
次に、積層構造体G(動作層)として、第一層1をGaN100nm、第二層2をAl0.22Ga0.78N20nm、第三層3をAlN1nm、第四層4をGaN60nm、p型導電性不純物をMgとして、各層をこの順で積層した。なお、成長温度と成長圧力はバッファー層Bの製造に準じ、Mg含有原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いた。以上の通りにして、実施例1の評価用サンプルを作製した。
[比較例1]
第四層4を積層しなかったこと以外は、実施例1と同様にして、比較例1の評価用サンプルを作製した。
[評価1〜層厚、Mg濃度]
層厚は、各評価用サンプルを直径方向に劈開し、主面中央付近から破片をサンプリングし、測定用の試料を得た。この試料を、厚さ方向に対してSIMS(二次イオン質量分析法)を用いて測定し、Mg濃度プロファイルを得て、第二層2と第三層3との界面におけるMg濃度の、第四層4と第三層3との界面におけるMg濃度の割合(以下、Mg比率)を算出した。
[評価2〜移動度]
次に、STEM観察したのと同じ評価サンプルについて、Van Der Pauw法によるホール効果測定を行い、電子の移動度を評価した。はじめに、評価サンプルを7mm角のチップにダイシングし、個々のチップの第四層4上の四隅に、径0.25mmのTi/Al電極を、真空蒸着により形成した。次にN雰囲気で600℃、5分間の合金化熱処理を行った。そして、ナノメトリクス・ジャパン(株)製HL5500PCを用いて、ホール効果測定を行った。そして、比較例1との比で、移動度のレベルを表し、1以下を×、1.1以下を△、1.2以上を〇とし、△と〇を実施例とした。
[評価3〜しきい値電圧]
ノーマリオフ特性の指標として用いるしきい値電圧の測定は、それぞれ作製した評価サンプルの第四層4上に、リセスゲートのショットキー電極(Ni/Au)及びソース・ドレインとしてオーミック電極(Ti/Al)の電極形成及び素子分離を行い、電界効果型トランジスタのデバイスを形成後、室温にてカーブトレーサーによるI−V測定を行うことにより実施した。そして、しきい値電圧については、比較例1を0Vとした基準を設けて、この基準からどのくらいシフトしたかを電圧値として表した。
その結果、実施例1は、Mg比率1/120、移動度〇、しきい値はプラスとなった。一方、比較例1は、移動度×であった。すなわち、本発明の実施範囲にあるものは、ノーマリオフの特性が十分に発現され、且つ、移動度も高いものであった。
なお、実施例1における第四層4のMg濃度は1E+19atoms/ccであった。
[実施例2]
第四層4の成長温度を950℃とした以外は、実施例1と同様にして、実施例2の評価用サンプルを作製した。
その結果、Mg比率1/100、移動度〇、しきい値はプラスとなった。なお、移動度は実施例1よりは劣っていたが、これは、実施例1と比べて、Mg比率が大(Mg濃度の減少率が小さい)であることに起因する。
[実施例3]
第四層4のMg濃度が5E+18atoms/ccとなるように、Cp2Mgの流量を調整した以外は、実施例1と同様にして、実施例3の評価用サンプルを作製した。
その結果、Mg比率1/105、移動度〇、しきい値はプラスとなった。なお、しきい値は実施例1よりは劣っていたが、これは、実施例1よりは第四層4のMg濃度が小さいことに起因する。
[比較例2]
第四層4の成長温度を1030℃とした以外は、実施例1と同様にして、比較例2の評価用サンプルを作製した。
その結果、第四層4のMg濃度は1E+19atoms/cc、Mg比率1/80、移動度×、しきい値はプラスとなった。移動度の悪化は、Mg濃度の減少率が1/100より大きいためである。
[比較例3]
第四層4のMg濃度が3E+18atoms/ccとなるように、Cp2Mgの流量を調整した以外は、実施例1と同様にして、比較例3の評価用サンプルを作製した。
その結果、Mg比率1/105、移動度〇、しきい値はマイナスとなった。しきい値がマイナスになったのは、第四層4のMg濃度が小さいことに起因する。
ところで、MOCVD法におけるGaN層の形成には、本発明の実施例に例示される1000℃のような、比較的高い成長温度が必要とされる。これは、成長温度が低いと、形成されたGaN層の表面平坦性が悪化するためである。
一方、第四層4を形成する際の成長温度を低くすることで、Mgの拡散が相対的に抑制され、本発明の効果(動作層へのMg拡散による悪影響の抑制)は高くなる。すなわち、成長温度については、相反する特性を両立する最適な範囲が存在するといえる。
しかしながら、従来、この最適な成長温度は、窒化物半導体基板全体として要求される仕様や諸特性、使用する装置の性能、そのときの成長条件、その他もろもろの条件による制約を受けるため、必ずしも一義的に決定できるものではなかった。
本発明は、Mgの拡散抑制と相反するパラメータとして表面平坦性に着目し、表面平坦性を維持しつつ比較的低い成長温度で成膜できる状態を、第四層4の表面に発現するピットのサイズで判断できることを見出したものである。
すなわち、本発明のさらに好ましい一態様は、第四層4の表面に存在するピットが、前記表面上に内径10nm以下の開口部を有するすり鉢状であり、ピットの密度は1E+10ヶ/cm2以下である。
本発明で言うピットは、いわゆるすり鉢状である。これは、第四層4の表面にほぼ円形の開口部が形成されており、表面に対して略垂直方向に穴が径を縮小しながら進展している形態で、円錐を逆さにした形状ともいえる。ただし、厳密な円錐形状でなくてもよく、多少の歪みの存在、底部に若干の平坦部が存在しても構わない。
内径10nmを超えるピットの開口部は、単独で層全体の平坦性を悪化させる懸念があり、好ましくない。なお、この内径は小さいほど好ましいが、特にMOCVD法で製造する限りは、ある程度の大きさになることは避けらず、本発明では、ピットの開口部の内径が0.3〜5nmであればよい。
また、開口部の内径が10nm以下のピットは、第四層4の表面に1E+10ヶ/cm2以下の密度で存在する限りにおいては、本発明の効果と平坦性は好適に両立される。こちらも、当該密度は低いほどよいが、実用上は5E+8ヶ/cm2以上8E+9ヶ/cm2以下であればよい。
本発明におけるピットの深さは、特に限定されないが、内径が10nm以下のピットとして発現される場合は、おおむね10〜80nm程度であり、このレベルであればよい。
このような内径及び密度を有するピットとするには、成長温度のほかに、圧力や原料ガスまたはキャリアガスの流量を適時制御することで達成することができる。
本発明において、ピットは、原子間力顕微鏡(AFM)によって第四層4の表面から観察することができる。ただし、これ以外の方法、例えば、窒化物半導体基板を劈開して、その断面方向から透過電子顕微鏡(TEM)等で観測し、ピットの開口部の内径は実側、密度は単位長さ当たりの個数から換算、という方法を適用してもよい。
上記の通り観察したところ、実施例1では、第四層4の表面には、内径10nm以下の開口部を有するピットは確認されなかった。
[比較例5]
ここでは、本発明の効果を顕在化させるため、実施例1における第四層4の成長温度を800℃とした比較例5の評価用サンプルを作製した。AFMで観察した結果、内径10nmを超える開口部を有するピットが密度6E+9/cm2で観察された。
なお、併せて実施したTEMによる断面観察によると、実施例1では第三層3に転位は観察されたが、比較例5では第三層3の下面から上面にわたり徐々に拡大するすり鉢状のピットが認められ、その密度から、TEMでは、AFMにて観察された10nmよりも大きな開口径のピットの断面を観察しているとみられる。
このことから、比較例5では、成長温度が実施例1に比べて低いため、エピタキシャル成長に必要な熱エネルギーが十分でなかったと考えられる。さらに、電極を形成して、素子として特性を比較したところ、比較例5では大きな漏れ電流が発生しており、サンプル最表層に発生したピットが悪影響を及ぼしているといえるものであった。
W 窒化物半導体基板
S 下地基板(Si単結晶)
B バッファー層
G 積層構造体
1 第一層(電子走行層)
2 第二層(電子供給層)
3 第三層(第一の拡散抑制層)
4 第四層(ノーマリオフ支援層)
5 第五層(第二の拡散抑制層)
E1 ドレイン電極
E2 ゲート電極
E3 ソース電極

Claims (6)

  1. 13族窒化物半導体からなる積層構造体を少なくとも備えた窒化物半導体基板であって、前記積層構造体は、第一層と、前記第一層よりバンドギャップの大きい第二層と、層厚が0.25nm以上2nm以下で前記第二層よりバンドギャップの大きい第三層と、p型導電性不純物を5E+18atoms/cc以上含む第四層と、がこの順で積層されており、前記第二層と前記第三層との界面における前記p型導電性不純物濃度が、前記第四層と前記第三層との界面における前記p型導電性不純物濃度の1/100以下であることを特徴とする窒化物半導体基板。
  2. 前記第一層と前記第二層との間に、層厚が0.25nm以上5nm以下で前記第二層よりバンドギャップの大きい窒化物半導体からなる第五層がさらに備わることを特徴とする請求項1に記載の窒化物半導体基板。
  3. 前記第一層がGaN、前記第二層がAlGaN、前記第三層および前記第五層がAlN、ならびに前記第四層がGaNで形成され、
    前記p型導電性不純物がMgであることを特徴とする、請求項1または2に記載の窒化物半導体基板。
  4. 下地基板上に窒化物半導体からなるバッファー層を介して前記積層構造体が形成されていることを特徴とする請求項1〜3のいずれか一項に記載の窒化物半導体基板。
  5. 前記第四層の表面にピットが存在し、
    前記ピットの形状は、前記表面上に内径10nm以下の開口部を有するすり鉢状であり、
    前記ピットの密度は1E+10ヶ/cm2以下であることを特徴とする請求項1〜4のいずれか一項に記載の窒化物半導体基板。
  6. 請求項1〜5のいずれか一項に記載の窒化物半導体基板を用いて製造された窒化物半導体装置。
JP2019211925A 2018-12-12 2019-11-25 窒化物半導体基板および窒化物半導体装置 Active JP7201571B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/697,332 US20200194580A1 (en) 2018-12-12 2019-11-27 Nitride semiconductor substrate and nitride semiconductor device
TW108143629A TWI730516B (zh) 2018-12-12 2019-11-29 氮化物半導體基板以及氮化物半導體裝置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018232147 2018-12-12
JP2018232147 2018-12-12
JP2019183837 2019-10-04
JP2019183837 2019-10-04

Publications (2)

Publication Number Publication Date
JP2021061385A true JP2021061385A (ja) 2021-04-15
JP7201571B2 JP7201571B2 (ja) 2023-01-10

Family

ID=75381492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211925A Active JP7201571B2 (ja) 2018-12-12 2019-11-25 窒化物半導体基板および窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP7201571B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2013235873A (ja) * 2012-05-02 2013-11-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013247153A (ja) * 2012-05-23 2013-12-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014179546A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックIpマネジメント株式会社 半導体装置
WO2015125471A1 (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
JP2018065730A (ja) * 2016-10-21 2018-04-26 株式会社サイオクス Iii族窒化物基板の製造方法およびiii族窒化物基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003277196A (ja) * 2002-03-26 2003-10-02 Hitachi Cable Ltd 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2013235873A (ja) * 2012-05-02 2013-11-21 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013247153A (ja) * 2012-05-23 2013-12-09 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014179546A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp 半導体装置
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックIpマネジメント株式会社 半導体装置
WO2015125471A1 (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
JP2018065730A (ja) * 2016-10-21 2018-04-26 株式会社サイオクス Iii族窒化物基板の製造方法およびiii族窒化物基板

Also Published As

Publication number Publication date
JP7201571B2 (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US20100243989A1 (en) Semiconductor device
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2005085852A (ja) 半導体電子デバイス
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
WO2015171705A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
JP7068676B2 (ja) Iiia-n族デバイスのための非エッチ気体冷却エピタキシャルスタック
US11430875B2 (en) Method for manufacturing transistor
CN111613535B (zh) 一种半导体结构及其制备方法
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
US8633514B2 (en) Group III nitride semiconductor wafer and group III nitride semiconductor device
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP7458904B2 (ja) 窒化物半導体基板
US20200194580A1 (en) Nitride semiconductor substrate and nitride semiconductor device
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
KR20150012119A (ko) 질화물 반도체 소자 및 그 제조 방법
JP7162580B2 (ja) 窒化物半導体基板および窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221222

R150 Certificate of patent or registration of utility model

Ref document number: 7201571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350