WO2014185034A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014185034A1
WO2014185034A1 PCT/JP2014/002443 JP2014002443W WO2014185034A1 WO 2014185034 A1 WO2014185034 A1 WO 2014185034A1 JP 2014002443 W JP2014002443 W JP 2014002443W WO 2014185034 A1 WO2014185034 A1 WO 2014185034A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
electrode
film
semiconductor device
layer
Prior art date
Application number
PCT/JP2014/002443
Other languages
English (en)
French (fr)
Inventor
昇 根来
鶴見　直大
柴田　大輔
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2015516906A priority Critical patent/JPWO2014185034A1/ja
Publication of WO2014185034A1 publication Critical patent/WO2014185034A1/ja
Priority to US14/925,608 priority patent/US20160049347A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present disclosure relates to a semiconductor device and a manufacturing method thereof.
  • Nitride semiconductors typified by GaN are wide gap semiconductors in which the band gaps of GaN and AlN are as large as 3.4 eV and 6.2 eV at room temperature, respectively, have a large dielectric breakdown electric field, and have a saturation drift velocity of electrons such as GaAs. It has the feature of being larger than a compound semiconductor or Si semiconductor.
  • charges are generated at the heterointerface due to spontaneous polarization and piezopolarization on the (0001) plane, and a sheet carrier concentration of 1 ⁇ 10 13 cm ⁇ 2 or more can be obtained even when undoped.
  • the above AlGaN, 3-element mixed crystal Al x Ga 1 - indicates that the x N (x is a value, where 0 ⁇ x ⁇ 1).
  • the multi-element mixed crystal is abbreviated with an array of constituent element symbols, such as AlInN, GaInN, and the like.
  • a nitride semiconductor Al x Ga 1 - x - y In y N (x, y is a value, where 0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ (x + y) ⁇ 1) is abbreviated as AlGaInN
  • AlGaInN AlGaInN
  • GaN power device main devices include transistors and diodes using Schottky electrodes.
  • Schottky transistors and diodes have the advantage of having excellent gate controllability and high mutual conductance by forming electrodes directly on the semiconductor layer, but they have a large reverse leakage current.
  • Patent Document 1 and Patent Document 2 have been proposed.
  • the Schottky transistor includes a buffer layer 7, a GaN electron transit layer 8, an AlGaN electron supply layer (barrier layer) 9, and a GaN surface layer (cap layer) 10 on a substrate 6.
  • a stacked semiconductor structure 1 is formed, and a gate electrode 2 is formed on the GaN surface layer 10 and an ohmic electrode 3 is formed on the AlGaN electron supply layer 9.
  • a stoichiometric silicon nitride film 4 and a non-stoichiometric silicon nitride film 5 are formed to cover a portion exposed on the surface of the semiconductor multilayer structure 1.
  • the stoichiometric silicon nitride film 4 is an insulating film having excellent insulating properties, that is, an insulating film having a low hydrogen content and a stoichiometric N / Si ratio of 4/3.
  • the non-stoichiometric silicon nitride film 5 is an insulating film having a high hydrogen content and a stoichiometric composition that is different (different) from the stoichiometric silicon nitride film 4.
  • the stoichiometric silicon nitride film 4 is a film having excellent insulating properties, and therefore contributes to a reduction in leakage current flowing in the SiN film or at the interface between the semiconductor and the insulating film, and the non-stoichiometric silicon nitride film 5.
  • hydrogen during film formation or hydrogen in the insulating film passes through the stoichiometric silicon nitride film 4 to stabilize the unterminated bond on the semiconductor surface.
  • Patent Document 1 and Patent Document 2 have a problem that the gate electrode is not covered with a protective film, and leakage current increases when a film such as final passivation is formed.
  • FIG. 13B shows data obtained by calculating the Schottky barrier height before and after annealing in order to investigate the cause of the increase in leakage current.
  • E-07 represents a power of 10. That is, for example, 1.
  • E-07 represents 1 ⁇ 10 ⁇ 7 .
  • the graph in FIG. 13A is a semilogarithmic graph. Although there was some variation in the initial Schottky barrier height, the barrier height increased and the leakage current decreased after annealing in a nitrogen atmosphere. On the other hand, after annealing in a hydrogen atmosphere and SiN film formation by plasma CVD (P-CVD), the barrier height decreased and leakage increased. From this, it is considered that hydrogen caused some reaction at the metal-semiconductor interface, and the leakage current was increased by lowering the Schottky barrier height.
  • P-CVD plasma CVD
  • an object of the present disclosure is to provide a semiconductor device that realizes a reduction in gate leakage current or reverse leakage current in a nitride semiconductor transistor or diode.
  • a semiconductor device of the present disclosure includes a semiconductor layer, an ohmic electrode formed on the semiconductor layer, a Schottky electrode formed on the semiconductor layer, the ohmic electrode, and the shot.
  • the semiconductor device of the present disclosure it is possible to suppress an increase in leakage current after forming the passivation film.
  • FIG. 1 is a cross-sectional view schematically showing the semiconductor device according to the first embodiment.
  • FIG. 2 is a cross-sectional view schematically showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 3 is a cross-sectional view schematically showing a semiconductor device according to a second modification of the first embodiment.
  • FIG. 4 is a cross-sectional view schematically showing a semiconductor device according to a third modification of the first embodiment.
  • FIG. 5 is a cross-sectional view schematically showing a semiconductor device according to the second embodiment.
  • FIG. 6 is a cross-sectional view schematically showing a semiconductor device according to a modification of the second embodiment.
  • FIG. 1 is a cross-sectional view schematically showing the semiconductor device according to the first embodiment.
  • FIG. 2 is a cross-sectional view schematically showing a semiconductor device according to a first modification of the first embodiment.
  • FIG. 3 is a cross-sectional view schematically showing a semiconductor device according to a second modification
  • FIG. 7A is a cross-sectional view around a gate electrode in a study sample of a semiconductor device according to a modification of the second embodiment.
  • FIG. 7B is a graph showing the leakage characteristics of the semiconductor device according to the modification of the second embodiment.
  • FIG. 8 is a cross-sectional view schematically showing a semiconductor device according to the third embodiment.
  • FIG. 9 is a graph showing leakage characteristics of the semiconductor device according to the third embodiment.
  • FIG. 10A is a cross-sectional view of the semiconductor device according to the third embodiment when there is no anode-side recess structure.
  • FIG. 10B is a graph showing a leak characteristic when the anode side recess structure is not provided in the semiconductor device according to the third embodiment.
  • FIG. 11 is a cross-sectional view schematically showing a semiconductor device according to a modification of the third embodiment.
  • FIG. 12 is a cross-sectional view showing a configuration of a conventional semiconductor device (Schottky gate transistor).
  • FIG. 13A is a graph showing reverse leakage current before and after annealing in each atmosphere.
  • FIG. 13B is a graph showing the Schottky barrier height before and after annealing in each atmosphere.
  • a semiconductor device is a field effect transistor (FET).
  • FET field effect transistor
  • a semiconductor device includes a buffer layer 102 made of AlN, a carrier traveling layer 103 made of undoped GaN having a layer thickness of 1 ⁇ m, a layer thickness on a substrate 101 made of Si with the plane orientation of the main surface being (111).
  • “undoped” means that impurities are not intentionally introduced.
  • the definition of “undoped” is the same in the following.
  • the plane orientation of the main surfaces of the buffer layer 102, the carrier traveling layer 103, and the barrier layer 104 is (0001).
  • Table 1 shows details of the configurations of the substrate 101 to the barrier layer 104 and the block layer 108 (described later).
  • a two-dimensional electron gas (2DEG) layer 121 is formed in the vicinity of the interface between the carrier traveling layer 103 and the barrier layer 104 (on the carrier traveling layer 103 side).
  • a spacer layer made of AlN having a thickness of 1 nm may be provided between the carrier traveling layer 103 and the barrier layer 104 in order to improve the carrier mobility of 2DEG.
  • a recess structure is formed by etching until reaching the carrier traveling layer 103 at a predetermined position with respect to the barrier layer 104, and a source electrode 105 and a drain electrode 106 made of a multilayer film of Ti and Al are formed thereon.
  • a gate electrode 107 made of a multilayer film of Ni and Au is formed on the barrier layer 104 and between the source electrode 105 and the drain electrode 106.
  • the distance between the gate electrode 107 and the drain electrode 106 is 3 ⁇ m
  • the distance between the source electrode 105 and the gate electrode 107 is 1 ⁇ m.
  • the gate length (the width of the gate electrode 107 in the direction included in the (0001) plane and along the paper surface) is 1 ⁇ m. In FIG. 1, the length of the gate electrode 107 in the direction perpendicular to the paper surface is 100 ⁇ m.
  • the source electrode 105 and the drain electrode 106 function as ohmic electrodes, and the gate electrode 107 functions as a Schottky electrode.
  • the first insulating film 109 is made of a silicon nitride film (SiN film) and has a thickness of 50 nm.
  • the first insulating film 109 covers the stacked body, the source electrode 105, the drain electrode 106, and the gate electrode 107. Note that the first insulating film 109 has a compressive stress.
  • the second insulating film 110 is made of a silicon nitride film (SiN film) and has a thickness of 100 nm.
  • the second insulating film 110 covers the first insulating film.
  • An opening is formed immediately above the source electrode 105 and the drain electrode 106 of the first insulating film 109 and the second insulating film 110, and a wiring 111 made of Au is provided in the opening.
  • the hydrogen concentration of the first insulating film 109 is 1 ⁇ 10 21 cm ⁇ 3 or less
  • the hydrogen concentration of the second insulating film 110 is 2 ⁇ 10 22 cm ⁇ 3 .
  • the hydrogen concentration is smaller than the hydrogen concentration of the second insulating film 110.
  • Table 2 shows details of the configuration of the first insulating film 109 and the second insulating film 110.
  • the buffer layer 102, the carrier traveling layer 103, and the barrier layer 104 are formed on the substrate 101 by a metal organic vapor phase epitaxy (MOVPE) method.
  • MOVPE metal organic vapor phase epitaxy
  • the gate electrode 107, the source electrode 105, and the drain electrode 106 are formed by sputtering or evaporation lift-off.
  • a first insulating film 109 is formed so as to cover the source electrode 105, the drain electrode 106, and the gate electrode 107.
  • the first insulating film 109 is formed by sputtering using, for example, argon gas or a mixture of nitrogen gas and argon gas.
  • a second insulating film 110 is formed on the first insulating film 109.
  • the second insulating film 110 is formed by P-CVD using silane gas and ammonia gas.
  • openings are provided in the first insulating film 109 and the second insulating film 110 at positions corresponding to the source electrode 105 and the drain electrode 106, and wirings 111 made of Au are provided in the openings.
  • the hydrogen concentration per unit volume of the first insulating film 109 is smaller than the hydrogen concentration per unit volume of the second insulating film 110, an effect that the gate leakage current can be reduced is obtained.
  • the Schottky electrode by covering the Schottky electrode with an insulating film having a low hydrogen content per unit volume, hydrogen can be prevented from entering the metal-semiconductor interface, and an increase in leakage current can be suppressed.
  • the source electrode 105 and the drain electrode 106 are in ohmic contact with the two-dimensional electron gas layer 121.
  • the source electrode 105 and the drain electrode 106 are formed so as to cover the recess structure etched so as to penetrate the barrier layer 104, and appropriately annealed so as to come into contact with the two-dimensional electron gas layer 121.
  • the recess structure may be in the middle of the barrier layer 104, and the recess structure is not necessarily provided.
  • the present inventors examined the difference in the hydrogen concentration (hydrogen content) due to the difference in the film formation method for SiN as the insulating film.
  • the hydrogen concentration was measured by Fourier Transform Infrared Spectroscopy (FT-IR: Fourier Transform Infrared Spectroscopy).
  • Table 3 shows the examined SiN film samples and the relationship between the hydrogen content.
  • sample A is a SiN film formed by P-CVD
  • sample B is a SiN film annealed at 800 ° C. after P-CVD
  • sample C is a SiN film prepared by ECR sputtering
  • sample D is a low-pressure CVD.
  • ECR sputtering is a sputtering method using ECR (electron cyclotron resonance)
  • P-CVD + 800 ° C. annealing means annealing at 800 ° C. after P-CVD.
  • low pressure CVD is CVD performed at a pressure lower than atmospheric pressure.
  • This semiconductor device is a field effect transistor (FET).
  • the difference between the semiconductor device shown in the first modification and the semiconductor device according to the first embodiment shown in FIG. 1 is the gate electrode portion. That is, in the semiconductor device shown in the first modification, the barrier layer 104a in a part of the gate region is etched to form the recess 116 to reduce the film thickness, and the gate electrode 107a is formed so as to fill the recess 116. is doing.
  • the materials and conductivity types of the substrate 101 to the barrier layer 104 are the same as in Table 1.
  • This configuration improves the controllability of the gate as compared with the semiconductor device shown in FIG.
  • the recess 116 may be formed by etching up to the carrier traveling layer 103. In this way, a normally-off operation is possible.
  • This semiconductor device is a field effect transistor (FET).
  • a block layer 108 is provided between the gate electrode 107 b and the barrier layer 104.
  • the block layer 108 is GaN having a thickness of 200 nm, Mg-doped, and a carrier concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the configurations of the substrate 101 to the barrier layer 104 are the same as in Table 1.
  • This semiconductor device is a field effect transistor (FET).
  • the difference between the semiconductor device shown in the third modification and the semiconductor device according to the second modification shown in FIG. 3 is that a recess 117 is formed in the barrier layer 104b in a part of the gate region by etching, and the recess 117 is blocked.
  • the layer 108a is formed.
  • the composition, conductivity type and carrier concentration of the block layer 108a are the same as those in the second modification.
  • the materials, conductivity types, and the like of the substrate 101 to the barrier layer 104 are the same as in Table 1.
  • the leakage current of the semiconductor device is reduced because of the block layer 108 as compared with the semiconductor device shown in FIG. Further, the gate controllability is improved as compared with the semiconductor device shown in FIG. 3, and a normally-off operation can be performed by making the barrier layer thinner.
  • the source electrode 105 and the drain electrode 106 are not limited to a multilayer structure of Ti and Al, but may be other types. Metals such as Hf, W, V, Mo, Au, Ni, Nb, etc. can be used.
  • the gate electrodes 107, 107a, 107b are not limited to a multilayer structure of Ni and Au, and a single layer or a multilayer structure including at least one of Ni, Pd, Au, and Ti can be used.
  • the manufacturing method of the first insulating film 109 is not limited to the sputtering method, and may be a P-CVD method or an atomic layer deposition (ALD) method as long as the hydrogen content can be reduced.
  • nitrogen gas or argon gas can be used as a raw material for the first insulating film 109.
  • This semiconductor device is a field effect transistor (FET).
  • the source electrode 105, the drain electrode 106 and the gate electrode 107b, the first insulating film 109, and the second insulating film 110 are the first from the substrate 101 to the barrier layer 104c.
  • a part of the barrier layer 104c in the gate region is etched to form a recess 119 to reduce the film thickness, and the block layer 108b is formed to fill the recess 119.
  • the composition, conductivity type and carrier concentration of the block layer 108b are the same as those in the first embodiment (second and third modifications).
  • the block layer 108b is provided between the gate electrode 107b and the barrier layer 104c.
  • a third insulating film 112 is formed between the first insulating film 109 and the barrier layer 104c.
  • the third insulating film 112 is made of a silicon nitride film having a thickness of 50 nm.
  • the third insulating film 112 is formed so as to cover the block layer 108b, and the gate electrode 107 is formed by opening the upper portion of the block layer 108b. Accordingly, the leakage current of the semiconductor device is reduced as compared with the case where the block layer 108b is not provided.
  • Table 4 shows details of the structures of the first insulating film 109, the second insulating film 110, and the third insulating film 112.
  • the formation of the buffer layer 102, the carrier traveling layer 103, and the barrier layer 104c on the substrate 101, the formation of the recess in the barrier layer 104c, and the formation of the block layer 108b are the same as in the first embodiment. is there.
  • the third insulating film is formed so as to cover the barrier layer 104c and the block layer 108b, and the upper portion of the block layer 108b and a region for forming the ohmic electrode are etched and opened.
  • a gate electrode is formed on the blocking layer 108b in the opening of the third insulating film, and a source electrode and a drain electrode are formed on the barrier layer 104c in the opening of the third insulating film.
  • the step of forming the third insulating film 112 so as to cover the barrier layer 104c is greatly different from that of the first embodiment.
  • the third insulating film 112 is a 50 nm thick silicon nitride film formed by P-CVD using silane-based gas and ammonia gas or nitrogen gas.
  • annealing is performed at, for example, 500 ° C. or more, or a film formed by sputtering that can reduce the hydrogen content is used. Also good.
  • the hydrogen concentration of 2 ⁇ 10 22 cm ⁇ 3 can be suppressed to 8.5 ⁇ 10 21 cm ⁇ 3 , half or less of the initial value.
  • the third insulating film 112 may be formed before or after the third insulating film 112 is formed.
  • the third insulating film 112 may be aluminum nitride.
  • the film may be formed using, for example, argon gas, nitrogen gas, or a mixed gas of argon gas and nitrogen gas.
  • the opening of the gate region in the third insulating film 112 described above is a portion where the upper portion of the block layer 108b shown in FIG. 5 is disposed.
  • the opening in the ohmic electrode formation region is a portion where the source electrode 105 and the drain electrode 106 are disposed on the upper surface of the barrier layer 104c.
  • a first insulating film 109 is formed so as to cover the third insulating film 112, the source electrode 105, the drain electrode 106, and the gate electrode 107b.
  • the first insulating film 109 is formed by sputtering using a gas in which nitrogen gas and argon gas are mixed. Note that the manufacturing method of the first insulating film 109 is not limited to the sputtering method, and may be a P-CVD method or an ALD method as long as the hydrogen content can be reduced.
  • a second insulating film 110 is formed on the first insulating film 109.
  • the second insulating film 110 is formed by P-CVD using silane gas and ammonia gas.
  • openings are provided in the first insulating film 109 and the second insulating film 110 at positions corresponding to the source electrode 105 and the drain electrode 106, and wirings 111 made of Au are provided in the openings.
  • This semiconductor device is a field effect transistor (FET).
  • the difference between the semiconductor device according to this modification and the semiconductor device according to the second embodiment shown in FIG. 5 is the gate electrode portion. That is, the gate electrode 107c is formed in the recess 119 applied to the barrier layer 104c instead of forming the block layer 108b.
  • FIG. 7A and 7B are diagrams showing the leakage characteristics of the semiconductor device according to the modification of the second embodiment shown in FIG. 6 and the leakage characteristics of the structure excluding the first insulating film 109.
  • FIG. 7A shows the structures of the samples A to C examined
  • FIG. 7B shows a graph of leakage characteristics for each sample.
  • Sample A is a semiconductor device in the case of only the third insulating film 112 (that is, before the first insulating film 109 and the second insulating film 110 are formed), and Sample B is the second insulating film 110 and the third insulating film 110 A semiconductor device in which the insulating film 112 is formed, Sample C, is a semiconductor device in which the first insulating film 109, the second insulating film 110, and the third insulating film 112 are formed.
  • the first insulating film 109 has a thickness of 50 nm
  • the second insulating film 110 has a thickness of 50 nm in the sample C
  • the sample B has a thickness of 100 nm
  • the third insulating film 112 has a thickness of the sample A. It is 50 nm in any of ⁇ C.
  • the total thickness of the insulating films was 150 nm. Table 5 shows the thicknesses of the insulating films in Samples A to C.
  • FIG. 7B data plots the leakage current when 100 V is applied between the gate and the drain.
  • E-07 represents a power of 10. That is, for example, 1.
  • E-07 represents 1 ⁇ 10 ⁇ 7 .
  • the graph is a semilogarithmic graph, and the unit of the vertical axis is A / mm.
  • “Before SiN” represents “before the first insulating film 109 and the second insulating film 110 are formed” (sample A), and “after SiN” represents “the first insulating film 109 or the second insulating film 110”.
  • Sample B or sample C samples of the insulating film 110 is formed
  • the leakage current is 6.7 times that before the first insulating film 109 and the second insulating film 110 are formed (sample A).
  • the increase in leakage current is suppressed to 1.8 times that before the formation of the first insulating film 109 and the second insulating film 110 (sample A).
  • the first insulating film 109 covers the gate electrode, so that intrusion of hydrogen generated when the second insulating film 110 is formed can be suppressed, and an increase in leakage current can be suppressed.
  • the leakage current can be further reduced by increasing the thickness of the first insulating film 109 from 50 nm to 100 nm.
  • AlN in addition to Al 0.3 Ga 0.7 N as the barrier layer 104c.
  • Al x Ga 1 - x N ( 0 ⁇ x ⁇ 1) and Al x Ga 1 - x - y In y N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1) may also be used.
  • AlN / GaN multilayer structure or superlattice structure as a barrier layer 104c AlN / Al x Ga 1 - x N (0 ⁇ x ⁇ 1) a multi-layer structure or a superlattice structure, GaN / Al x Ga 1 - x N (0 ⁇ X ⁇ 1) A multilayer structure or a superlattice structure may be used.
  • the source electrode 105 and the drain electrode 106 are not limited to a multilayer structure of Ti and Al, and other metals such as Hf, W, V, Mo, Au, Ni, and Nb can be used.
  • the gate electrodes 107b and 107c are not limited to a multilayer structure of Ni and Au, and a single layer or a multilayer structure including at least one of Ni, Pd, Au, and Ti can be used.
  • the third insulating film 112 used in the second embodiment may be inserted between the gate electrode 107b and the nitride semiconductor (the barrier layer 104c in FIGS. 5 and 6) to form an insulated gate nitride semiconductor device. Good.
  • the off-leakage current can be reduced without deteriorating the on-characteristic. Therefore, it is possible to provide an excellent nitride semiconductor transistor with low on-resistance and low leakage.
  • a semiconductor device according to the third embodiment will be described below with reference to FIG.
  • This semiconductor device is a Schottky diode (SD).
  • the semiconductor device has a buffer layer 102 made of AlN and a first carrier running made of undoped GaN having a layer thickness of 1 ⁇ m on a Si substrate 101 whose principal plane is oriented (111).
  • a barrier layer 104d made of undoped Al 0.25 Ga 0.75 N having a layer thickness of 25 nm is sequentially formed on the layer 103a, and a second carrier traveling layer 103b made of undoped GaN having a layer thickness of 220 nm is formed thereon,
  • a structure in which a barrier layer 104d made of undoped Al 0.25 Ga 0.75 N having a layer thickness of 25 nm is alternately formed for two or more periods, and a block layer 108c is partially formed on the uppermost barrier layer 104d.
  • FIG. 8 shows a three-cycle structure
  • the block layer 108c is GaN having a film thickness of 200 nm, Mg-doped, and a carrier concentration of 1 ⁇ 10 18 cm ⁇ 3 .
  • the plane orientation of the principal surfaces of the buffer layer 102, the first carrier traveling layer 103a, the barrier layer 104d, and the block layer 108c is (0001).
  • a two-dimensional electron gas (2DEG) layer 121a is formed. That is, one two-dimensional electron gas layer is formed for the first carrier traveling layer 103a, and one two-dimensional electron gas layer is formed for one second carrier traveling layer 103b, and a plurality of two-dimensional electron gas layers are formed as a whole. 121a is formed.
  • the configurations of the substrate 101 to the barrier layer 104d, the block layer 108c, and the second carrier traveling layer 103b are summarized in Table 6.
  • a recess structure is formed by etching at a predetermined position with respect to the uppermost barrier layer 104d until the lowermost first carrier traveling layer 103a is reached, and a cathode electrode 113 made of a multilayer film of Ti and Al is formed thereon.
  • a multilayer film of Ni and Au on the recess structure formed by etching at a position different from the cathode electrode and reaching a lowermost first carrier traveling layer 103a at a predetermined position of the block layer 108c.
  • An anode electrode 114 is formed.
  • the distance between the cathode electrode 113 and the anode electrode 114 is 10 ⁇ m.
  • the cathode electrode 113 functions as an ohmic electrode
  • the anode electrode 114 functions as a Schottky electrode
  • the first insulating film 109a is made of a silicon nitride film (SiN film) and has a thickness of 100 nm.
  • the first insulating film 109a covers the barrier layer 104d, the block layer 108c, the cathode electrode 113, and the anode electrode 114.
  • the second insulating film 110a is made of a silicon nitride film (SiN film) and has a thickness of 900 nm.
  • the second insulating film 110a covers the first insulating film.
  • An opening is formed in the first insulating film 109a and the second insulating film 110a immediately above the cathode electrode 113 and the anode electrode 114, and a wiring 111 made of Au is provided in the opening.
  • the hydrogen concentration of the first insulating film 109a is 1 ⁇ 10 21 cm ⁇ 3 or less
  • the hydrogen concentration of the second insulating film 110a is 2 ⁇ 10 22 cm ⁇ 3
  • the first insulating film 109a This hydrogen concentration is smaller than the hydrogen concentration of the second insulating film 110a.
  • the buffer layer 102, the first carrier traveling layer 103a, the barrier layer 104d, the second carrier traveling layer 103b, and the block layer 108c are formed on the substrate 101 by the MOVPE method.
  • the block layer 108c is removed by etching leaving only a predetermined region after crystal growth.
  • the cathode electrode 113 and the anode electrode 114 are formed by vapor deposition lift-off method or sputtering method.
  • a first insulating film 109 a is formed so as to cover the cathode electrode 113 and the anode electrode 114.
  • the first insulating film 109a is formed by sputtering using a gas in which nitrogen gas and argon gas are mixed.
  • a second insulating film 110a is formed on the first insulating film 109a.
  • the second insulating film 110a is formed by P-CVD using silane gas and ammonia gas.
  • an opening is provided in the first insulating film 109a and the second insulating film 110a at a position corresponding to the cathode electrode 113 and the anode electrode 114, and a wiring 111 made of Au is provided in the opening.
  • FIG. 9 is a graph showing the reverse leakage characteristics of a diode to which only the second insulating film 110a and the structure according to the third embodiment shown in FIG. 8 are applied.
  • the horizontal axis represents the reverse voltage between the anode and the cathode (Reverse bias, that is, the cathode is the positive voltage, the anode is the reference voltage (GND), the unit is V), and the vertical axis is the leak current (Leakage current) value. (Unit is A / mm).
  • E-07 represents a power of 10. That is, for example, 1.
  • E-07 represents 1 ⁇ 10 ⁇ 7 .
  • FIG. 9 is a semilogarithmic graph.
  • a 100 nm silicon nitride film (referred to as an ECR-SiN film) formed by ECR sputtering or a 50 nm aluminum nitride film (AlN film) is formed as a second insulating film 110a.
  • a diode in which a silicon nitride film (denoted as a P-SiN film) having a thickness of about 900 nm is formed by a CVD method is designated as sample D.
  • a silicon nitride film (P-SiN film) having a thickness of about 900 nm by P-CVD is used as the second insulating film 110a.
  • a diode formed with a sample E is designated as sample E.
  • sample F data of only the second insulating film 110a made of a silicon nitride film formed by the P-CVD method (sample F) is also shown. Table 7 shows the structures of the insulating films in Samples D to F.
  • the leakage current can be reduced by one digit or more by applying the structure according to the third embodiment shown in FIG.
  • the leakage current component in the structure shown in FIG. 8 includes leakage at the Schottky junction formed by the anode electrode 114-nitride semiconductor (barrier layer 104d and carrier traveling layer 103b), and p-type under the anode electrode 114. It is composed of a leak through a block layer 108c made of AlGaN.
  • the leakage current through the block layer 108c increases from around 60V.
  • FIG. 10A is a structure in which the anode recess of FIG. 8 is not formed.
  • the anode electrode 114a is disposed on the barrier layer 104d with the block layer 108d interposed therebetween, and the wiring 111a is formed on the anode electrode 114a. That is, since the anode electrode 114a is not in contact with the nitride semiconductor (the barrier layer 104d and the carrier traveling layer 103b), the leak from the Schottky junction is excluded, and only the leak through the block layer 108d can be evaluated. it can.
  • the horizontal axis indicates the value of the reverse voltage VR between the anode and the cathode (that is, the cathode is the positive voltage and the anode is the reference voltage (GND), the unit is V), and the vertical axis is the value of the leakage current IR (the unit is A / mm).
  • the vertical axis for example, 1.
  • E is written as E-07, which represents a power of 10. That is, for example, 1.
  • E-07 represents 1 ⁇ 10 ⁇ 7 .
  • FIG. 10B is a semilogarithmic graph.
  • the structure shown in FIG. 10A can not only reduce the leakage of the Schottky junction but also reduce the leakage current through the block layer 108d.
  • the reverse leakage current can be reduced without deteriorating the forward characteristics. Therefore, it is possible to provide an excellent nitride semiconductor diode with low on-resistance and little reverse leakage.
  • This semiconductor device is a Schottky diode (SD).
  • the difference between the semiconductor device according to this modification and the semiconductor device according to the third embodiment shown in FIG. 8 is the anode electrode portion. That is, in this modification, the block layer 108c or 108d is not formed, but the anode electrode 114b is formed directly on the main surface of the uppermost barrier layer 104d.
  • the reverse leakage current can be reduced without deteriorating the forward characteristics, as in the semiconductor device according to the third embodiment shown in FIG. Therefore, it is possible to provide an excellent nitride semiconductor diode with low on-resistance and little reverse leakage.
  • the composition of the second carrier traveling layer 103b is not limited to the above.
  • the second carrier transport layer 103b, Al x Ga 1 other than GaN - x N (0 ⁇ x ⁇ 1) and Al x Ga 1 - x - y In y N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1) can be used.
  • the composition of the first carrier traveling layer 103a and the second carrier traveling layer 103b may be different.
  • the 2nd carrier running layer 103b consists of multiple layers, each composition may differ.
  • AlN in addition Al 0.25 Ga 0.75 N as the barrier layer 104d
  • the other composition Al x Ga 1 - x N ( 0 ⁇ x ⁇ 1) and Al x Ga 1 - x - y In y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) can also be used.
  • AlN / GaN multilayer structure or superlattice structure as a barrier layer 104d AlN / Al x Ga 1 - x N (0 ⁇ x ⁇ 1) a multi-layer structure or a superlattice structure, GaN / Al x Ga 1 - x N (0 ⁇ X ⁇ 1)
  • a multilayer structure or a superlattice structure may be used.
  • the cathode electrode 113 is not limited to a multilayer structure of Ti and Al, and other metals such as Hf, W, V, Mo, Au, Ni, and Nb can be used.
  • anode electrodes 114, 114a, 114b are not limited to a multilayer structure of Ni and Au, and a single layer or a multilayer structure including at least one of Ni, Pd, Au, and Ti can be used.
  • a GaN substrate, a sapphire substrate, or a spinel substrate can be used as the substrate 101 in addition to the Si substrate.
  • the plane orientation of the substrate 101 is not limited to the (111) plane, and a (001) plane can be used.
  • the c-plane ((0001) plane) is mainly used, but not only the c-plane but also an m-plane or r-plane can be used.
  • the thickness of the substrate 101 is not limited to 525 ⁇ m.
  • the layer thickness of the buffer layer 102 is preferably 1 ⁇ m to 5 ⁇ m, and the layer thickness of the carrier running layer 103 (103a) is preferably 1 ⁇ m to 3 ⁇ m.
  • the layer thickness of the barrier layer 104 (104a, 104b, 104c, 104d) is preferably in the range of 1 nm to 80 nm.
  • the range indicated by “ ⁇ ” indicates “above and below”.
  • 1 nm to 80 nm represents “1 nm or more and 80 nm or less”.
  • the layer thickness of the block layer 108 (108a, 108b, 108c, 108d) is preferably 50 nm to 200 nm.
  • the composition of the block layer 108 is not limited to GaN, but Al x Ga 1 -x N (0 ⁇ x ⁇ 1) or Al x Ga 1 -x ⁇ y In y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). Can be used.
  • the carrier concentration of the block layer 108 is not limited to 1 ⁇ 10 18 cm ⁇ 3, and can be set as appropriate according to the characteristics of the semiconductor device.
  • p-type GaN is used as the block layer 108
  • an oxide semiconductor layer for example, NiO
  • an organic semiconductor layer can be used in addition to GaN as long as it is a p-type layer.
  • the composition of the buffer layer 102, the carrier traveling layer 103, and the barrier layer 104 is not limited to the above.
  • GaN may be used as the buffer layer 102 in addition to AlN, and Al x Ga 1 -x N (0 ⁇ x ⁇ 1) or Al x Ga 1 -x - y In y N (0 ⁇ x ⁇ 1, 0 ⁇ It is also possible to use y ⁇ 1).
  • AlN / GaN multilayer structure or superlattice structure as the buffer layer 102 AlN / Al x Ga 1 - x N (0 ⁇ x ⁇ 1) a multi-layer structure or a superlattice structure, GaN / Al x Ga 1 - x N (0 ⁇ X ⁇ 1) A multilayer structure or a superlattice structure may be used.
  • Carrier transit layer 103 Al x Ga 1 other than GaN as (103a) - x N (0 ⁇ x ⁇ 1) and Al x Ga 1 - x - y In y N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1 ) Can be used.
  • the first insulating film 109 (109a) and the second insulating film 110 (110a) are not limited to silicon nitride films, and may be aluminum nitride (AlN) films or silicon oxynitride (SiON) films.
  • the second insulating film 110 may be a silicon oxide film or a multilayer film of a silicon oxide film and a silicon nitride film.
  • the thicknesses of the first insulating film 109 and the second insulating film 110 are not limited to the above, and can be set as appropriate depending on the characteristics of the semiconductor device.
  • about each component including a 1st and 2nd insulating film it is not restricted to the above about the numerical values, such as the density
  • the first to third embodiments and the modifications thereof have been described as examples of the technology disclosed in the present application.
  • the technology in the present disclosure is not limited to this, and can also be applied to an embodiment in which changes, replacements, additions, omissions, and the like are appropriately performed.
  • the semiconductor device of the present disclosure is useful as a power device used in a power circuit or a high-frequency device of a consumer device such as a television.
  • Substrate 102 Buffer layer 103, 103a, 103b Carrier traveling layer 104, 104a, 104b, 104c, 104d Barrier layer 105
  • Source electrode 106 Drain electrode 107, 107a, 107c Gate electrode 108, 108a, 108b, 108c, 108d Block layer 109, 109a first insulating film 110, 110a second insulating film 111, 111a wiring 112 third insulating film 113 cathode electrode 114, 114a, 114b anode electrode 121, 121a two-dimensional electron gas layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　半導体装置は、窒化物半導体からなる半導体層と、半導体層上に形成されたオーミック電極とショットキー電極と、オーミック電極とショットキー電極の間の半導体層上とショットキー電極とを覆う単位体積あたりの水素含有量の少ない第１の絶縁膜と、第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量の多い第２の絶縁膜とを備える。

Description

半導体装置
　本開示は、半導体装置およびその製造方法に関する。
　ＧａＮに代表される窒化物半導体は、ＧａＮ及びＡｌＮのバンドギャップがそれぞれ室温で３．４ｅＶ、６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体あるいはＳｉ半導体などに比べて大きいという特長を有している。またＡｌＧａＮ／ＧａＮへテロ構造においては（０００１）面上にて自発分極及びピエゾ分極によりヘテロ界面に電荷が生じ、アンドープ時においても１×１０１３ｃｍ－２以上のシートキャリア濃度が得られるため、ヘテロ界面での２次元電子ガス（２ＤＥＧ：２　Ｄｉｍｅｎｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ）を利用し、より電流密度の大きなダイオードやヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ－ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が実現できる。このため、高出力化・高耐圧化に有利な窒化物半導体を用いたパワーデバイスの研究開発が現在活発に行われている。
　なお、上記ＡｌＧａＮとは、３元混晶ＡｌｘＧａ１－ｘＮ（ｘはある値、但し０≦ｘ≦１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等でもって略記される。例えば、窒化物半導体ＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（ｘ、ｙはある値、但し０≦ｘ≦１、０≦ｙ≦１、０≦（ｘ＋ｙ）≦１）はＡｌＧａＩｎＮと略記される。
　ＧａＮパワーデバイスの主要デバイスにショットキー電極を用いたトランジスタやダイオードがある。一般的に、ショットキー型のトランジスタやダイオードは、半導体層上に直接電極を形成することで、ゲートの制御性に優れ、相互コンダクタンスを高くできるといった長所を持つ反面、逆方向リーク電流が大きいといった短所がある。この短所を克服するためには例えば特許文献１や特許文献２のような方法が提案されている。
　以下、図１２を参照しながら、特許文献１に開示されたＡｌＧａＮ／ＧａＮへテロ構造を用いたショットキー型トランジスタについて説明する。
　図１２に示す断面模式図のように、ショットキー型トランジスタは、基板６上にバッファ層７、ＧａＮ電子走行層８、ＡｌＧａＮ電子供給層（バリア層）９、ＧａＮ表面層（キャップ層）１０を順に積層させた半導体積層構造１になっており、ＧａＮ表面層１０上にゲート電極２、ＡｌＧａＮ電子供給層９上にオーミック電極３が形成されている。さらに、半導体積層構造１の表面に露出している部分を覆うストイキオメトリシリコン窒化膜４と非ストイキオメトリシリコン窒化膜５が形成されている。ストイキオメトリシリコン窒化膜４は、絶縁性に優れた絶縁膜、即ち、水素含有量が少なくかつ、化学量論的組成のＮ／Ｓｉ比が４／３となる絶縁膜である。非ストイキオメトリシリコン窒化膜５は、水素含有量が多くかつ、化学量論的組成がストイキオメトリシリコン窒化膜４とずれている（異なる）絶縁膜である。それぞれの役割として、ストイキオメトリシリコン窒化膜４は、絶縁性に優れた膜であるためＳｉＮ膜中あるいは半導体と絶縁膜界面を流れるリーク電流の低減に寄与し、非ストイキオメトリシリコン窒化膜５は、成膜中の水素あるいは絶縁膜中の水素がストイキオメトリシリコン窒化膜４を通り抜けて半導体表面の未終端ボンドを安定化する。
　しかしながら、上記特許文献１、および特許文献２に開示の構成では、ゲート電極が保護膜に覆われておらず、最終パッシベーションなどの膜形成時にリーク電流が増加するといった課題がある。
特開２００９－１６４３００号公報 特開２００５－２８６１３５号公報
　ショットキー電極を用いたデバイスのリーク電流の増加は、絶縁膜形成後に増加することから、成膜時の水素が原因と考え、窒素雰囲気と水素雰囲気中でアニール（成膜時と同じ２５０℃程度）したダイオードの逆方向リーク電流を評価した。その結果を図１３Ａに示す。図１３Ａより明らかなように、窒素雰囲気中では、アニール前と比べてリーク電流が減少したのに対して、水素雰囲気中ではリーク電流は２桁程度増加した。同様にプラズマ気相成長（Ｐ－ＣＶＤ：ｐｌａｓｍａ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法により膜厚１００ｎｍのＳｉＮ膜形成後も、水素雰囲気中ほどではないがリーク電流は増加した。
　図１３Ｂに、リーク電流の増加の原因を調べるため、アニール前後におけるショットキー障壁高さを算出したデータを示す。なお、図１３Ａに示すグラフの縦軸において、例えば１．Ｅ－０７のようにＥが記載されているが、これは１０のべき乗を表す。すなわち、例えば１．Ｅ－０７は１×１０－７を表す。なお、図１３Ａのグラフは片対数グラフである。初期のショットキー障壁高さに若干のバラつきはあるものの、窒素雰囲気でのアニール後は障壁高さが増加し、リーク電流が低減した。一方、水素雰囲気中のアニール及びプラズマＣＶＤ法（Ｐ－ＣＶＤ法）によるＳｉＮ成膜後は障壁高さが低下し、リークの増加が見られた。これより、水素が金属－半導体界面で何らかの反応を引き起こし、ショットキー障壁高さを低下させることでリーク電流が増加したと考える。
　本開示は上記の課題に鑑み、窒化物半導体トランジスタ、あるいはダイオードにおいて、ゲートリーク電流、あるいは逆方向リーク電流低減を実現する半導体装置を提供することを目的とする。
　上記課題を解決するために、本開示の半導体装置は、半導体層と、前記半導体層上に形成されたオーミック電極と、前記半導体層上に形成されたショットキー電極と、前記オーミック電極と前記ショットキー電極の間の半導体層上と半導体層とショットキー接合を形成する前記ショットキー電極とを覆う第１の絶縁膜と、前記第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量が多い第２の絶縁膜とを備えることを特徴とする。
　上述のようにショットキー電極を単位体積あたりの水素含有量の少ない絶縁膜で覆うことで金属－半導体界面への水素の侵入を抑制でき、リーク電流の増加を抑制することができる。
　本開示の半導体装置によれば、パッシベーション膜を成膜後のリーク電流の増加を抑制することができる。
図１は、第１の実施形態に係る半導体装置を模式的に示す断面図である。 図２は、第１の実施形態の第１変形例に係る半導体装置を模式的に示す断面図である。 図３は、第１の実施形態の第２変形例に係る半導体装置を模式的に示す断面図である。 図４は、第１の実施形態の第３変形例に係る半導体装置を模式的に示す断面図である。 図５は、第２の実施形態に係る半導体装置を模式的に示す断面図である。 図６は、第２の実施形態の変形例に係る半導体装置を模式的に示す断面図である。 図７Ａは、第２の実施形態の変形例に係る半導体装置の検討サンプルにおける、ゲート電極周りの断面図である。 図７Ｂは、第２の実施形態の変形例に係る半導体装置のリーク特性を示すグラフである。 図８は、第３の実施形態に係る半導体装置を模式的に示す断面図である。 図９は、第３の実施形態に係る半導体装置のリーク特性を示すグラフである。 図１０Ａは、第３の実施形態に係る半導体装置において、アノード側リセス構造が無い場合の断面図である。 図１０Ｂは、第３の実施形態に係る半導体装置において、アノード側リセス構造が無い場合のリーク特性を示すグラフである。 図１１は、第３の実施形態の変形例に係る半導体装置を模式的に示す断面図である。 図１２は、従来例に係る半導体装置（ショットキーゲート型トランジスタ）の構成を示す断面図である。 図１３Ａは、各雰囲気中でのアニール前後における逆方向リーク電流を示すグラフである。 図１３Ｂは、各雰囲気中でのアニール前後におけるショットキー障壁高さを示すグラフである。
　以下、本開示の実施の形態について、図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
　（第１の実施形態）
　以下、本開示の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。本開示の半導体装置は、主面の面方位を（１１１）としたＳｉよりなる基板１０１の上に、ＡｌＮよりなるバッファ層１０２、層厚が１μｍのアンドープＧａＮからなるキャリア走行層１０３、層厚が２５ｎｍのアンドープＡｌ０．３Ｇａ０．７Ｎからなるバリア層１０４が順次形成された積層体（半導体層）を有している。ここで「アンドープ」とは、不純物が意図的に導入されていないことを意味するものとする。「アンドープ」の定義は以下においても同じである。なお、バッファ層１０２、キャリア走行層１０３およびバリア層１０４の主面の面方位は（０００１）である。
　表１に、基板１０１～バリア層１０４、およびブロック層１０８（後述）の構成の詳細を示す。
Figure JPOXMLDOC01-appb-T000001
　キャリア走行層１０３とバリア層１０４との界面近傍（キャリア走行層１０３側）には２次元電子ガス（２ＤＥＧ）層１２１が形成されている。なお、２ＤＥＧのキャリア移動度を向上するため、キャリア走行層１０３とバリア層１０４の間に層厚が１ｎｍのＡｌＮからなるスペーサ層を設けるとしても良い。
　バリア層１０４に対し所定の位置にキャリア走行層１０３に達するまでエッチングしてリセス構造を形成し、その上にＴｉとＡｌとの多層膜よりなるソース電極１０５及びドレイン電極１０６が形成されている。また、バリア層１０４の上かつソース電極１０５とドレイン電極１０６との間にＮｉとＡｕとの多層膜よりなるゲート電極１０７が形成されている。ここでゲート電極１０７とドレイン電極１０６との間の距離は３μｍであり、ソース電極１０５とゲート電極１０７との間の距離は１μｍである。なお、ゲート長（ゲート電極１０７の、（０００１）面に含まれかつ紙面に沿った方向の幅）は１μｍである。また、図１においてゲート電極１０７の紙面に垂直な方向の長さは１００μｍである。
　本開示のトランジスタにおいて、上記ソース電極１０５とドレイン電極１０６がオーミック電極として、ゲート電極１０７がショットキー電極として、それぞれ機能する。
　第１の絶縁膜１０９はシリコン窒化膜（ＳｉＮ膜）から成り、膜厚は５０ｎｍである。この第１の絶縁膜１０９は前記積層体、ソース電極１０５、ドレイン電極１０６およびゲート電極１０７を覆っている。なお第１の絶縁膜１０９は圧縮応力を有する。
　第２の絶縁膜１１０はシリコン窒化膜（ＳｉＮ膜）よりなり、膜厚は１００ｎｍである。この第２の絶縁膜１１０は、第１の絶縁膜の上を覆っている。
　第１の絶縁膜１０９および第２の絶縁膜１１０のソース電極１０５直上およびドレイン電極１０６直上には開口部が形成され、当該開口部にＡｕよりなる配線１１１が設けられている。
　ここで、第１の絶縁膜１０９の水素濃度は１×１０２１ｃｍ－３以下であり、第２の絶縁膜１１０の水素濃度は２×１０２２ｃｍ－３であり、第１の絶縁膜の水素濃度のほうが第２の絶縁膜１１０の水素濃度よりも小さくなっている。
　表２に、第１の絶縁膜１０９と第２の絶縁膜１１０の構成の詳細を示す。
Figure JPOXMLDOC01-appb-T000002
　（第１の実施形態に係る製造方法）
　以下、第１の実施形態に係る半導体装置の製造方法の概略について説明する。
　まず、基板１０１の上に、バッファ層１０２、キャリア走行層１０３およびバリア層１０４を有機金属気相エピタキシャル成長（ＭＯＶＰＥ：ｍｅｔａｌ　ｏｒｇａｎｉｃ　ｖａｐｏｒ　ｐｈａｓｅ　ｅｐｉｔａｘｙ）法により形成する。
　次に、ゲート電極１０７、ソース電極１０５およびドレイン電極１０６をスパッタ法あるいは蒸着リフトオフ法により形成する。
　次に、ソース電極１０５、ドレイン電極１０６およびゲート電極１０７を覆うように第１の絶縁膜１０９を形成する。この第１の絶縁膜１０９は、例えばアルゴンガス、または、窒素ガスおよびアルゴンガスを混合したガスを用いてスパッタ法により形成される。この方法により第１の絶縁膜１０９を形成することで、成膜中の水素の発生を低減することができ、膜中の単位体積あたりの水素含有量が低くなる。
　次に、第１の絶縁膜１０９の上に第２の絶縁膜１１０を形成する。この第２の絶縁膜１１０は、シランガスとアンモニアガスとを用い、Ｐ－ＣＶＤ法により形成される。
　次に、第１の絶縁膜１０９および第２の絶縁膜１１０の、ソース電極１０５およびドレイン電極１０６に対応する位置に開口部を設け、当該開口部にＡｕよりなる配線１１１を設ける。
　上記構成により、第１の絶縁膜１０９の単位体積あたりの水素濃度が第２の絶縁膜１１０の単位体積あたりの水素濃度よりも小さいので、ゲートリーク電流を低減できるという効果が得られる。言い換えれば、ショットキー電極を単位体積あたりの水素含有量の少ない絶縁膜で覆うことで金属－半導体界面への水素の侵入を抑制でき、リーク電流の増加を抑制することができる。
　また、上記構成により、単位体積当りの水素含有量が少ない第１の絶縁膜１０９が第２の絶縁膜１１０を形成する際に水素の金属－半導体界面への侵入を阻害し、リーク電流の低い半導体装置を実現することができる。
　本実施の形態においてソース電極１０５及びドレイン電極１０６は２次元電子ガス層１２１に対しオーミック接触している。このソース電極１０５及びドレイン電極１０６はバリア層１０４を突き抜けるようにエッチングされたリセス構造を覆うように形成されて２次元電子ガス層１２１と接触するよう適切なアニールを施している。なお、リセス構造はバリア層１０４の途中であっても良く、また、必ずしもリセス構造を設けなくてもよい。
　本発明者らは、絶縁膜としてのＳｉＮについて成膜方法の違いによる含有水素濃度（水素含有量）の違いについて検討した。なお、水素濃度の測定はフーリエ変換赤外分光（ＦＴ－ＩＲ：Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ　Ｉｎｆｒａｒｅｄ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により行った。検討したＳｉＮ膜のサンプルと水素含有量の関係とを表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３においてサンプルＡはＰ－ＣＶＤ法により形成されたＳｉＮ膜、サンプルＢはＰ－ＣＶＤの後に８００℃アニールを施したＳｉＮ膜、サンプルＣはＥＣＲスパッタにより作製したＳｉＮ膜、サンプルＤは減圧ＣＶＤにより作製したＳｉＮ膜を表す。なお、表３においてＥＣＲスパッタとは、ＥＣＲ（ｅｌｅｃｔｒｏｎ　ｃｙｃｌｏｔｒｏｎ　ｒｅｓｏｎａｎｃｅ）によるスパッタ法のことであり、Ｐ－ＣＶＤ＋８００℃アニールというのはＰ－ＣＶＤの後に８００℃でのアニールを施したことを意味する。また、減圧ＣＶＤとは、大気圧よりも低い圧力で行うＣＶＤのことである。
　表３より、スパッタ法により成膜したサンプルＣの水素含有量が一番小さく、またサンプルＢの結果からアニールを施すことにより水素含有量を減らせることがわかる。
　（第１の実施形態の第１変形例）
　以下、第１の実施形態の第１変形例に係る半導体装置について、図２を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ）である。
　この第１変形例に示す半導体装置と図１に示す第１の実施形態に係る半導体装置との違いはゲート電極部である。すなわち、第１変形例に示す半導体装置においては、ゲート領域の一部のバリア層１０４ａにエッチングを施しリセス１１６を形成して膜厚を薄くし、当該リセス１１６を埋めるようにゲート電極１０７ａを形成している。
　なお、基板１０１～バリア層１０４の材料や導電型等の構成は、表１と同じである。
　この構成により、図１に示す半導体装置と比べてゲートの制御性が向上する。
　なお、ゲート電極部においては、キャリア走行層１０３までエッチングしてリセス１１６を形成してもよい。このようにすることでノーマリオフ動作が可能となる。
　（第１の実施形態の第２変形例）
　以下、第１の実施形態の第２変形例に係る半導体装置について、図３を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ）である。
　この第２変形例に示す半導体装置と図１に示す第１の実施形態に係る半導体装置との違いは、ゲート電極１０７ｂとバリア層１０４との間にブロック層１０８を設けたところにある。このブロック層１０８は、具体的には膜厚２００ｎｍ、Ｍｇドープでキャリア濃度が１×１０１８ｃｍ－３のＧａＮである。
　なお、基板１０１～バリア層１０４の構成は、表１と同じである。
　この構成により、図１に示す半導体装置に比べ、ブロック層１０８があるために半導体装置のリーク電流が低減する。
　（第１の実施形態の第３変形例）
　以下、第１の実施形態の第３変形例に係る半導体装置について、図４を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ）である。
　この第３変形例に示す半導体装置と図３に示す第２変形例に係る半導体装置との違いは、ゲート領域の一部のバリア層１０４ｂにエッチングによりリセス１１７を形成し、当該リセス１１７にブロック層１０８ａを形成したものである。ブロック層１０８ａの組成、導電型およびキャリア濃度は上記第２変形例に同じである。
　なお、基板１０１～バリア層１０４の材料や導電型等の構成は、表１に同じである。
　この構成により、図１に示す半導体装置に比べ、ブロック層１０８があるために半導体装置のリーク電流が低減する。また、図３に示す半導体装置に比べ、ゲート制御性が向上し、バリア層を薄くすることでノーマリオフ動作も可能となる。
　なお、上記第１の実施形態およびその第１～３変形例、第１の実施形態に係る製造方法において、ソース電極１０５及びドレイン電極１０６は、ＴｉとＡｌとの多層構造に限らず、他の金属、例えばＨｆ、Ｗ、Ｖ、Ｍｏ、Ａｕ、Ｎｉ、Ｎｂなどを用いることができる。
　また、ゲート電極１０７、１０７ａ、１０７ｂは、ＮｉとＡｕとの多層構造に限らずＮｉ、Ｐｄ、Ａｕ、Ｔｉのうち少なくとも１つを含む単層または多層構造を用いることができる。
　なお、第１の絶縁膜１０９の製造方法は、スパッタ法に限らず水素含有量を低減できるのであればＰ－ＣＶＤ法でも原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法でもよい。
　また、第１の絶縁膜１０９の原料としては窒素ガスまたはアルゴンガスを用いることができる。
　（第２の実施形態）
　以下、第２の実施形態に係る半導体装置について、図５を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ）である。
　第２の実施形態にかかる半導体装置は、基板１０１からバリア層１０４ｃに至るまで、ソース電極１０５、ドレイン電極１０６およびゲート電極１０７ｂ、第１の絶縁膜１０９および第２の絶縁膜１１０については第１の実施形態にかかる半導体装置と同様である。第２の実施形態においては、ゲート領域の一部のバリア層１０４ｃにエッチングを施しリセス１１９を形成して膜厚を薄くし、当該リセス１１９を埋めるようにブロック層１０８ｂを形成している。ブロック層１０８ｂの組成、導電型およびキャリア濃度は上記第１実施形態（第２、第３変形例）に同じである。ブロック層１０８ｂは、ゲート電極１０７ｂとバリア層１０４ｃとの間に設けられる。
　第１の実施形態にかかる半導体装置と異なる点は、第１の絶縁膜１０９とバリア層１０４ｃとの間に、第３の絶縁膜１１２を形成することである。この第３の絶縁膜１１２は膜厚が５０ｎｍのシリコン窒化膜よりなる。第３の絶縁膜１１２は、ブロック層１０８ｂを覆うように形成され、ブロック層１０８ｂの上部を開口して、ゲート電極１０７が形成される。これにより、ブロック層１０８ｂが無い場合と比較して、半導体装置のリーク電流が低減する。第１の絶縁膜１０９、第２の絶縁膜１１０および第３の絶縁膜１１２の構成の詳細を、表４に示す。
Figure JPOXMLDOC01-appb-T000004
　上記構成により、第３の絶縁膜１１２の単位体積あたりの水素濃度が第２の絶縁膜１１０の単位体積あたりの水素濃度よりも小さいので、ゲートリーク電流を低減できるという効果が得られる。言い換えれば、ショットキー電極の上および下側の一部を水素含有量の少ない絶縁膜で覆うことで金属－半導体界面への水素の侵入を抑制でき、リーク電流の増加を抑制することができる。
　（第２の実施形態に係る製造方法）
　以下、第２の実施形態にかかる半導体装置の製造方法の概略について説明する。
　基板１０１の上に、バッファ層１０２、キャリア走行層１０３およびバリア層１０４ｃを形成すること、バリア層１０４ｃにリセスを形成し、ブロック層１０８ｂを形成することについては、第１の実施形態と同様である。
　第３の絶縁膜は、バリア層１０４ｃとブロック層１０８ｂを覆うように形成し、ブロック層１０８ｂ上部とオーミック電極を形成する領域をエッチングして開口する。第３の絶縁膜の開口部のブロック層１０８ｂ上部にゲート電極、第３の絶縁膜の開口部のバリア層１０４ｃ上にソース電極、ドレイン電極をそれぞれ形成する。
　バリア層１０４ｃを覆うように第３の絶縁膜１１２を形成する工程が、第１の実施形態と大きく異なる。この第３の絶縁膜１１２は、シラン系ガスとアンモニアガスあるいは窒素ガスを用いるＰ－ＣＶＤ法により形成される膜厚５０ｎｍのシリコン窒化膜である。但し、水素含有量を下げるため成膜した後もしくはゲート領域やオーミック電極形成領域を開口後に、例えば５００℃以上でアニールを施すか、水素含有量を低くすることができるスパッタ法による膜を用いても良い。なお、表３に示したように、アニールを施すことで２×１０２２ｃｍ－３の水素濃度が、８．５×１０２１ｃｍ－３と当初の半分以下に抑制することができる。なお、ゲートリセスやオーミックリセスを形成する場合は、第３の絶縁膜１１２を形成前でも後でも構わない。なお、第３の絶縁膜１１２は窒化アルミニウムでも良い。スパッタ法の場合は、例えばアルゴンガス、窒素ガスあるいはアルゴンガスと窒素ガスの混合ガスを用いて成膜しても良い。
　なお上述の、第３の絶縁膜１１２におけるゲート領域の開口部とは、図５に示すブロック層１０８ｂの上部が配置された箇所である。また、オーミック電極形成領域の開口部とは、バリア層１０４ｃ上面における、ソース電極１０５およびドレイン電極１０６が配置された部分である。
　次に、第３の絶縁膜１１２およびソース電極１０５、ドレイン電極１０６、ゲート電極１０７ｂを覆うように第１の絶縁膜１０９を形成する。この第１の絶縁膜１０９は、窒素ガスおよびアルゴンガスを混合したガスを用いてスパッタ法により形成される。なお、第１の絶縁膜１０９の製造方法としてはスパッタ法に限らず水素含有量を低減できるのであればＰ－ＣＶＤ法でもＡＬＤ法でもよい。
　次に、第１の絶縁膜１０９の上に第２の絶縁膜１１０を形成する。この第２の絶縁膜１１０は、シランガスとアンモニアガスとを用い、Ｐ－ＣＶＤ法により形成される。
　次に、第１の絶縁膜１０９および第２の絶縁膜１１０の、ソース電極１０５およびドレイン電極１０６に対応する位置に開口部を設け、当該開口部にＡｕよりなる配線１１１を設ける。
　上記構成により、第３の絶縁膜１１２の単位体積あたりの水素濃度が第２の絶縁膜１１０の単位体積あたりの水素濃度よりも小さいので、ゲートリーク電流を低減できるという効果が得られる。
　また、上記構成により、単位体積当りの水素含有量が少ない第３の絶縁膜１１２が第２の絶縁膜１１０を形成する際に水素の金属－半導体界面への侵入を阻害し、リーク電流の低い半導体装置を実現することができる。
　（変形例）
　以下、第２の実施形態の変形例に係る半導体装置について、図６を参照しながら説明する。この半導体装置は、電界効果トランジスタ（ＦＥＴ）である。
　この変形例に係る半導体装置と図５に示す第２の実施形態に係る半導体装置との違いは、ゲート電極部である。すなわち、バリア層１０４ｃに施したリセス１１９に、ブロック層１０８ｂを形成する代わりにゲート電極１０７ｃを形成したものである。
　図７Ａおよび図７Ｂは、図６に示す第２の実施形態の変形例に係る半導体装置のリーク特性ならびに第１の絶縁膜１０９を除いた構造のリーク特性を示す図である。具体的には、図７Ａに検討したサンプルＡ～Ｃの構造を示し、図７Ｂにそれぞれのサンプルに関するリーク特性のグラフを示す。サンプルＡは第３の絶縁膜１１２のみ（すなわち第１の絶縁膜１０９および第２の絶縁膜１１０が形成される前）の場合の半導体装置、サンプルＢは第２の絶縁膜１１０と第３の絶縁膜１１２を形成した場合の半導体装置、サンプルＣは第１の絶縁膜１０９、第２の絶縁膜１１０および第３の絶縁膜１１２を形成した場合の半導体装置である。絶縁膜の膜厚は、第１の絶縁膜１０９は５０ｎｍであり、第２の絶縁膜１１０は、サンプルＣにおいては５０ｎｍで、サンプルＢにおいては１００ｎｍであり、第３の絶縁膜１１２はサンプルＡ～Ｃのいずれにおいても５０ｎｍである。サンプルＢおよびサンプルＣは、絶縁膜の合計膜厚を１５０ｎｍとした。サンプルＡ～Ｃにおける絶縁膜の厚さを表５に示す。
Figure JPOXMLDOC01-appb-T000005
　図７Ｂにおいて、データはゲート－ドレイン間に１００Ｖ印加した時のリーク電流（Ｌｅａｋａｇｅ　ｃｕｒｒｅｎｔ）をプロットした。なお、図７Ｂに示すグラフの縦軸において、例えば１．Ｅ－０７のようにＥが記載されているが、これは１０のべき乗を表す。すなわち、例えば１．Ｅ－０７は１×１０－７を表す。なお、グラフは片対数グラフであり、縦軸の単位はＡ／ｍｍである。また、「ＳｉＮ前」は「第１の絶縁膜１０９および第２の絶縁膜１１０が形成される前」（サンプルＡ）を表し、「ＳｉＮ後」は「第１の絶縁膜１０９または第２の絶縁膜１１０が形成された後」（サンプルＢまたはサンプルＣ）を表す。
　図７Ｂより、第１の絶縁膜１０９が無い構造（サンプルＢ）では第１の絶縁膜１０９および第２の絶縁膜１１０が形成される前（サンプルＡ）と比べてリーク電流が６．７倍に増加したが、本開示の構造（サンプルＣ）ではリーク電流の増加が第１の絶縁膜１０９および第２の絶縁膜１１０が形成される前（サンプルＡ）の１．８倍に抑えられることがわかった。これは、第１の絶縁膜１０９がゲート電極を覆うことで、第２の絶縁膜１１０の成膜時に発生する水素の侵入を抑制することができ、リーク電流の増加を抑制できたと考えられる。
　なお、第１の絶縁膜１０９の膜厚を５０ｎｍから１００ｎｍに厚くすることで、リーク電流をさらに低減できた。
　なお、上記第２の実施形態およびその変形例、第２の実施形態に係る製造方法において、バリア層１０４ｃとして、Ａｌ０．３Ｇａ０．７Ｎ以外にＡｌＮを用いることも、他の組成のＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることもできる。また、バリア層１０４ｃとしてＡｌＮ／ＧａＮ多層構造または超格子構造、ＡｌＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造、ＧａＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造等を用いてもよい。
　なお、ソース電極１０５及びドレイン電極１０６はＴｉとＡｌとの多層構造に限らず、他の金属、例えばＨｆ、Ｗ、Ｖ、Ｍｏ、Ａｕ、Ｎｉ、Ｎｂなどを用いることができる。
　また、ゲート電極１０７ｂ、１０７ｃはＮｉとＡｕとの多層構造に限らずＮｉ、Ｐｄ、Ａｕ、Ｔｉのうち少なくとも１つを含む単層または多層構造を用いることができる。
　なお、第２の実施形態に用いた第３の絶縁膜１１２は、ゲート電極１０７ｂと窒化物半導体（図５、６におけるバリア層１０４ｃ）の間に挿入して絶縁ゲート型窒化物半導体デバイスとしてもよい。
　また、水素が金属－半導体界面に達し反応することは、窒化物半導体に限らず化合物半導体などでも発生しうることなので、ＧａＡｓやＩｎＰに代表される化合物半導体装置に適用した場合でも効果が有ると考えられる。
　本第２の実施形態および変形例に係る構造では、オン特性を悪化させることなく、オフリーク電流を低減することができる。従って、低オン抵抗で低リークである優れた窒化物半導体トランジスタを提供することが可能となる。
　（第３の実施形態）
　以下、第３の実施形態に係る半導体装置について、図８を参照しながら説明する。この半導体装置は、ショットキーダイオード（ＳＤ：Ｓｈｏｔｔｋｙ　Ｄｉｏｄｅ）である。
　第２の実施形態に係る半導体装置は、主面の面方位を（１１１）としたＳｉ基板１０１の上に、ＡｌＮよりなるバッファ層１０２、層厚が１μｍのアンドープＧａＮからなる第１のキャリア走行層１０３ａ、層厚が２５ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層１０４ｄが順次形成され、その上に、層厚が２２０ｎｍのアンドープＧａＮからなる第２のキャリア走行層１０３ｂと、層厚が２５ｎｍのアンドープＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層１０４ｄとを交互に２周期以上形成され、最上層のバリア層１０４ｄの上に部分的にブロック層１０８ｃが形成された構成を有している（図８は３周期の構造を図示）。ブロック層１０８ｃは、具体的には膜厚２００ｎｍ、Ｍｇドープでキャリア濃度が１×１０１８ｃｍ－３のＧａＮである。なお、バッファ層１０２、第１のキャリア走行層１０３ａおよびバリア層１０４ｄ、ブロック層１０８ｃの主面の面方位は（０００１）である。
　第１のキャリア走行層１０３ａとバリア層１０４ｄとの界面近傍（第１のキャリア走行層１０３ａ側）および第２のキャリア走行層１０３ｂとバリア層１０４ｄとの界面近傍（第２のキャリア走行層１０３ｂ側）には２次元電子ガス（２ＤＥＧ）層１２１ａが形成されている。すなわち、第１のキャリア走行層１０３ａについては１つの２次元電子ガス層、１つの第２のキャリア走行層１０３ｂについては１つの２次元電子ガス層が形成され、全体として複数の２次元電子ガス層１２１ａが形成されている。
　ここで、基板１０１～バリア層１０４ｄ、ブロック層１０８ｃおよび第２のキャリア走行層１０３ｂの構成について、表６にまとめる。
Figure JPOXMLDOC01-appb-T000006
　最上層のバリア層１０４ｄに対し所定の位置に最下層の第１のキャリア走行層１０３ａに達するまでエッチングしてリセス構造を形成し、その上にＴｉとＡｌの多層膜よりなるカソード電極１１３が形成されている。また、カソード電極とは異なる位置で、かつブロック層１０８ｃの所定の位置に最下層の第１のキャリア走行層１０３ａに達するまでエッチングして形成されたリセス構造の上にＮｉとＡｕとの多層膜よりなるアノード電極１１４が形成されている。ここでカソード電極１１３とアノード電極１１４との間の距離は１０μｍである。
　本開示のダイオードにおいて、上記カソード電極１１３がオーミック電極として、アノード電極１１４がショットキー電極として、それぞれ機能する。
　第１の絶縁膜１０９ａはシリコン窒化膜（ＳｉＮ膜）よりなり、膜厚は１００ｎｍである。この第１の絶縁膜１０９ａはバリア層１０４ｄ、ブロック層１０８ｃ、カソード電極１１３およびアノード電極１１４を覆っている。
　第２の絶縁膜１１０ａはシリコン窒化膜（ＳｉＮ膜）よりなり、膜厚は９００ｎｍである。この第２の絶縁膜１１０ａは、第１の絶縁膜の上を覆っている。
　第１の絶縁膜１０９ａおよび第２の絶縁膜１１０ａのカソード電極１１３直上およびアノード電極１１４直上には開口部が形成され、当該開口部にＡｕよりなる配線１１１が設けられている。
　ここで、第１の絶縁膜１０９ａの水素濃度は１×１０２１ｃｍ－３以下であり、第２の絶縁膜１１０ａの水素濃度は２×１０２２ｃｍ－３であり、第１の絶縁膜１０９ａの水素濃度の方が第２の絶縁膜１１０ａの水素濃度よりも小さくなっている。
　（第３の実施形態に係る製造方法）
　以下、第３の実施形態に係る半導体装置の製造方法の概略について説明する。
　まず、基板１０１の上に、バッファ層１０２、第１のキャリア走行層１０３ａ、バリア層１０４ｄ、第２のキャリア走行層１０３ｂ、ブロック層１０８ｃをＭＯＶＰＥ法により形成する。ブロック層１０８ｃは、結晶成長後所定の領域のみを残してエッチングにより除去されている。
　次に、カソード電極１１３およびアノード電極１１４を蒸着リフトオフ法あるいはスパッタ法により形成する。
　次に、カソード電極１１３およびアノード電極１１４を覆うように第１の絶縁膜１０９ａを形成する。この第１の絶縁膜１０９ａは、窒素ガスおよびアルゴンガスを混合したガスを用いてスパッタ法により形成される。
　次に、第１の絶縁膜１０９ａの上に第２の絶縁膜１１０ａを形成する。この第２の絶縁膜１１０ａは、シランガスとアンモニアガスとを用い、Ｐ－ＣＶＤ法により形成される。
　次に、第１の絶縁膜１０９ａおよび第２の絶縁膜１１０ａの、カソード電極１１３およびアノード電極１１４に対応する位置に開口部を設け、当該開口部にＡｕよりなる配線１１１を設ける。
　上記構成により、第１の絶縁膜１０９ａの単位体積あたりの水素濃度が第２の絶縁膜１１０ａの単位体積あたりの水素濃度よりも小さいので、リーク電流を低減できるという効果が得られる。
　また、上記構成により、単位体積当りの水素含有量が少ない第１の絶縁膜１０９ａが第２の絶縁膜１１０ａを形成する際に水素の金属－半導体界面への侵入を阻害し、リーク電流の低い半導体装置を実現することができる。
　図９は、図８に示す第３の実施形態に係る構造と、第２の絶縁膜１１０ａのみを適用したダイオードの逆方向リーク特性を示すグラフである。図９において、横軸はアノード－カソード間の逆電圧（Ｒｅｖｅｒｓｅ　ｂｉａｓ、すなわちカソードが正電圧でアノードが基準電圧（ＧＮＤ）、単位はＶ）の値、縦軸がリーク電流（Ｌｅａｋａｇｅ　ｃｕｒｒｅｎｔ）の値（単位はＡ／ｍｍ）である。図９に示すグラフの縦軸において、例えば１．Ｅ－０７のようにＥが記載されているが、これは１０のべき乗を表す。すなわち、例えば１．Ｅ－０７は１×１０－７を表す。なお、図９は片対数グラフである。
　ここで、第１の絶縁膜１０９ａとしてＥＣＲスパッタ法により形成した１００ｎｍのシリコン窒化膜（ＥＣＲ－ＳｉＮ膜と表記）あるいは５０ｎｍの窒化アルミニウム膜（ＡｌＮ膜）の上に第２の絶縁膜１１０ａとしてＰ－ＣＶＤ法により９００ｎｍ程度のシリコン窒化膜（Ｐ－ＳｉＮ膜と表記）を形成したダイオードをサンプルＤとする。また、第１の絶縁膜１０９ａとしてＥＣＲスパッタ法により形成した５０ｎｍの窒化アルミニウム膜（ＡｌＮ膜）の上に第２の絶縁膜１１０ａとしてＰ－ＣＶＤ法により９００ｎｍ程度のシリコン窒化膜（Ｐ－ＳｉＮ膜と表記）を形成したダイオードをサンプルＥとする。比較のため、Ｐ－ＣＶＤ法により形成したシリコン窒化膜から成る第２の絶縁膜１１０ａのみ（サンプルＦ）のデータも合わせて示している。サンプルＤ～Ｆにおける絶縁膜の構成を、表７に示す。
Figure JPOXMLDOC01-appb-T000007
　図９より明らかなように、図８に示す第３の実施形態に係る構造を適用することで、１桁以上リーク電流を低減することができる。ちなみに、図８に示す構造におけるリーク電流の成分は、アノード電極１１４－窒化物半導体（バリア層１０４ｄとキャリア走行層１０３ｂ）で形成されるショットキー接合部のリークと、アノード電極１１４下のｐ型ＡｌＧａＮから成るブロック層１０８ｃを介したリークから構成されている。図９の、第２の絶縁膜１１０ａであるＰ－ＣＶＤ法により形成したシリコン窒化膜１１０ａだけ（サンプルＦ）のリーク特性は、ブロック層１０８ｃを介したリーク電流が６０Ｖ付近から増加している。しかしながら、図８に示す構造ではリーク電流の急激な増加は見られない。
　そこで、ブロック層１０８ｃを介したリーク成分を調べるため、図８のアノードリセスを形成していない構造である図１０Ａを用いて評価を行った。図１０Ａに示す構造では、アノード電極１１４ａはブロック層１０８ｄを介してバリア層１０４ｄ上に配置され、アノード電極１１４ａ上に配線１１１ａが形成されている。すなわち、アノード電極１１４ａが窒化物半導体（バリア層１０４ｄおよびキャリア走行層１０３ｂ）と接触していない為、ショットキー接合部からのリークは除外され、ブロック層１０８ｄを介したリークのみを評価することができる。
　その結果を図１０Ｂのグラフに示す。絶縁膜の材料と厚みは、表７に示した構成と同じである。図１０Ｂのグラフにおいて、横軸はアノード－カソード間の逆電圧ＶＲ（すなわちカソードが正電圧でアノードが基準電圧（ＧＮＤ）、単位はＶ）の値、縦軸がリーク電流ＩＲの値（単位はＡ／ｍｍ）である。また、縦軸において、例えば１．Ｅ－０７のようにＥが記載されているが、これは１０のべき乗を表す。すなわち、例えば１．Ｅ－０７は１×１０－７を表す。なお、図１０Ｂは片対数グラフである。
　図１０Ｂより、ブロック層１０８ｄを介したリークは、Ｐ－ＣＶＤ法により形成したシリコン窒化膜１１０ａだけのサンプルで大きく、本開示の構造を適用したサンプルは２桁程度リーク電流を低減する事がわかった。
　以上の結果より、図１０Ａに示す構造は、ショットキー接合部のリークを低減するだけでなく、ブロック層１０８ｄを介したリーク電流も低減する事ができる。
　なお、今回は３チャネルのダイオードの例を示したが、さらに多くのチャネルや逆にチャネル数の少ない場合でも同様の効果が得られる。
　本実施形態の構造では、順方向特性を悪化させることなく、逆方向リーク電流を低減することができる。従って、低オン抵抗で逆方向リークの少ない優れた窒化物半導体ダイオードを提供することが可能となる。
　（変形例）
　以下、第３の実施形態の変形例に係る半導体装置について、図１１を参照しながら説明する。この半導体装置は、ショットキーダイオード（ＳＤ）である。
　この変形例に係る半導体装置と図８に示す第３の実施形態に係る半導体装置との違いは、アノード電極部である。すなわち、本変形例においてはブロック層１０８ｃまたは１０８ｄを形成せず、最上層のバリア層１０４ｄの主面上に直接、アノード電極１１４ｂが形成された構成である。
　この構成においても図８に示す第３の実施形態に係る半導体装置と同様、順方向特性を悪化させることなく、逆方向リーク電流を低減することができる。従って、低オン抵抗で逆方向リークの少ない優れた窒化物半導体ダイオードを提供することが可能となる。
　なお、本変形例では３チャネルのダイオードの例を示したが、さらに多くのチャネルや逆にチャネル数の少ない場合でも同様の効果が得られる。
　なお、上記第３の実施形態および変形例において、第２のキャリア走行層１０３ｂの組成は上記に限られない。第２のキャリア走行層１０３ｂとしては、ＧａＮ以外にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることができる。また、第１のキャリア走行層１０３ａと第２のキャリア走行層１０３ｂとの組成は異なっていてもよい。また、第２のキャリア走行層１０３ｂは複数層よりなるが、それぞれの組成が異なっていてもよい。
　また、バリア層１０４ｄとしてＡｌ０．２５Ｇａ０．７５Ｎ以外にＡｌＮを用いることも、他の組成のＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることもできる。また、バリア層１０４ｄとしてＡｌＮ／ＧａＮ多層構造または超格子構造、ＡｌＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造、ＧａＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造等を用いてもよい。
　なお、カソード電極１１３はＴｉとＡｌとの多層構造に限らず、他の金属、例えばＨｆ、Ｗ、Ｖ、Ｍｏ、Ａｕ、Ｎｉ、Ｎｂを用いることができる。
　また、アノード電極１１４、１１４ａ、１１４ｂはＮｉとＡｕとの多層構造に限らずＮｉ、Ｐｄ、Ａｕ、Ｔｉのうち少なくとも１つを含む単層または多層構造を用いることができる。
　なお、上記各実施形態および変形例において、基板１０１としてはＳｉ基板以外にＧａＮ基板やサファイア基板、スピネル基板を用いることができる。また、基板１０１の面方位は（１１１）面に限らず（００１）面を用いることができる。また、ＧａＮ基板やサファイア基板のような六方晶基板を用いた場合は、主にｃ面（（０００１）面）を用いるが、ｃ面に限らずｍ面やｒ面を用いることが可能である。なお、基板１０１の厚さは、５２５μｍに限られない。
　また、バッファ層１０２の層厚としては、１μｍ～５μｍであることが好ましく、キャリア走行層１０３（１０３ａ）の層厚としては１μｍ～３μｍであることが好ましい。バリア層１０４（１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）の層厚は、１ｎｍ～８０ｎｍの範囲であることが好ましい。ここで、「～」で示される範囲は、「以上、以下」を示す。例えば、１ｎｍ～８０ｎｍとは、「１ｎｍ以上、８０ｎｍ以下」を表す。
　また、ブロック層１０８（１０８ａ、１０８ｂ、１０８ｃ、１０８ｄ）の層厚は５０ｎｍ～２００ｎｍであることが好ましい。ブロック層１０８の組成はＧａＮに限らずＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることができる。ブロック層１０８のキャリア濃度は１×１０１８ｃｍ－３に限られず、半導体装置の特性に応じ適宜設定することが可能である。
　また、ブロック層１０８としてｐ型ＧａＮを用いたが、ｐ型層であればＧａＮ以外にも酸化物半導体層（例えばＮｉＯ）や有機物半導体層を用いることができる。
　また、バッファ層１０２、キャリア走行層１０３、バリア層１０４の組成は上記に限られない。たとえば、バッファ層１０２としてＡｌＮ以外にＧａＮを用いることも、ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることもできる。また、バッファ層１０２としてＡｌＮ／ＧａＮ多層構造または超格子構造、ＡｌＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造、ＧａＮ／ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）多層構造または超格子構造等を用いてもよい。
　キャリア走行層１０３（１０３ａ）としてはＧａＮ以外にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）やＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）を用いることができる。
　なお、第１の絶縁膜１０９（１０９ａ）および第２の絶縁膜１１０（１１０ａ）については、シリコン窒化膜に限らず窒化アルミニウム（ＡｌＮ）膜でもよく、シリコン酸窒化（ＳｉＯＮ）膜でもよい。また、第２の絶縁膜１１０については、シリコン酸化膜、あるいはシリコン酸化膜とシリコン窒化膜の多層膜であってもよい。また、第１の絶縁膜１０９および第２の絶縁膜１１０の膜厚については上記に限られず、半導体装置の特性に応じ適宜設定することができる。また、第１および第２の絶縁膜を含む各構成要素については、その濃度や膜厚等の数値に関して、上記に限られず、適宜設定することができる。
　以上のように、本出願において開示する技術の例示として、第１～第３の実施形態およびその変形例を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
　以上のように、本開示における技術の例示として、実施の形態およびその変形例を説明した。そのために、添付図面および詳細な説明を提供した。
　したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
　また、上述の実施形態および変形例は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　本開示の半導体装置は、テレビ他の民生機器の電源回路や高周波デバイス等で用いられるパワーデバイスとして有用である。
１０１　　基板
１０２　　バッファ層
１０３，１０３ａ，１０３ｂ　　キャリア走行層
１０４，１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ　　バリア層
１０５　　ソース電極
１０６　　ドレイン電極
１０７，１０７ａ，１０７ｃ　　ゲート電極
１０８，１０８ａ，１０８ｂ，１０８ｃ，１０８ｄ　　ブロック層
１０９，１０９ａ　　第１の絶縁膜
１１０，１１０ａ　　第２の絶縁膜
１１１，１１１ａ　　配線
１１２　　第３の絶縁膜
１１３　　カソード電極
１１４，１１４ａ，１１４ｂ　　アノード電極
１２１，１２１ａ　　２次元電子ガス層

Claims (12)

  1. 半導体層と、
    前記半導体層上に形成されたオーミック電極と、
    前記半導体層上に形成されたショットキー電極と、
    前記オーミック電極と前記ショットキー電極との間の半導体層上と半導体層とショットキー接合を形成する前記ショットキー電極とを覆う第１の絶縁膜と、
    前記第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量が多い第２の絶縁膜と
    を備えることを特徴とする半導体装置。
  2. 前記第１の絶縁膜は、アルゴンガス、窒素ガスあるいはアルゴンガスと窒素ガスの混合ガスを用いたスパッタ成膜法により成膜されることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の絶縁膜は、シリコン窒化膜あるいは窒化アルミニウムであることを特徴とする請求項１記載の半導体装置。
  4. 前記第１の絶縁膜は、圧縮応力を有する絶縁膜であることを特徴とする請求項１記載の半導体装置。
  5. 前記第２の絶縁膜は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいはシリコン酸化膜とシリコン窒化膜の多層膜であることを特徴とする請求項１記載の半導体装置。
  6. 前記第１の絶縁膜と前記半導体層の間に水素含有量の少ない第３の絶縁膜を備え、
    前記第３の絶縁膜の一部を開口して開口部を設け、前記開口部を覆うように前記半導体層とショットキー接合を形成する前記ショットキー電極を備えることを特徴とする請求項１記載の半導体装置。
  7. 前記第３の絶縁膜は、アルゴンガス、窒素ガスあるいはアルゴンガスと窒素ガスの混合ガスを用いたスパッタ成膜法により成膜されることを特徴とする請求項６記載の半導体装置。
  8. 前記第３の絶縁膜は、プラズマＣＶＤ法により成膜し、成膜後アニールすることで水素含有量を低減することを特徴とする請求項６記載の半導体装置。
  9. 前記第３の絶縁膜は、シリコン窒化膜あるいは窒化アルミニウムであることを特徴とする請求項６記載の半導体装置。
  10. 半導体からなる半導体層を形成する工程と、
    前記半導体層上に形成されたオーミック電極を形成する工程と、
    前記半導体層上に形成されたショットキー電極を形成する工程と、
    前記オーミック電極と前記ショットキー電極の間の半導体層上と半導体層とショットキー接合を形成する前記ショットキー電極とを覆う第１の絶縁膜をスパッタ成膜法により形成する工程と、
    前記第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量の多い第２の絶縁膜を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  11. 前記オーミック電極はドレイン電極およびソース電極であり、
    前記ショットキー電極は前記ドレイン電極と前記ソース電極の間に形成されたゲート電極であることを特徴とする請求項１記載の半導体装置。
  12. 前記ショットキー電極はアノード電極であり、
    前記オーミック電極はカソード電極であることを特徴とする請求項１記載の半導体装置。
PCT/JP2014/002443 2013-05-13 2014-05-08 半導体装置 WO2014185034A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015516906A JPWO2014185034A1 (ja) 2013-05-13 2014-05-08 半導体装置
US14/925,608 US20160049347A1 (en) 2013-05-13 2015-10-28 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013100942 2013-05-13
JP2013-100942 2013-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/925,608 Continuation US20160049347A1 (en) 2013-05-13 2015-10-28 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2014185034A1 true WO2014185034A1 (ja) 2014-11-20

Family

ID=51898026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002443 WO2014185034A1 (ja) 2013-05-13 2014-05-08 半導体装置

Country Status (3)

Country Link
US (1) US20160049347A1 (ja)
JP (1) JPWO2014185034A1 (ja)
WO (1) WO2014185034A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021061385A (ja) * 2018-12-12 2021-04-15 クアーズテック株式会社 窒化物半導体基板および窒化物半導体装置
JP2021510461A (ja) * 2018-01-12 2021-04-22 中国科学院蘇州納米技術与納米▲ファン▼生研究所 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204995B2 (en) 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
FR3061355A1 (fr) * 2016-12-22 2018-06-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor hemt normalement bloque a canal contraint
US10516023B2 (en) 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
US10541313B2 (en) 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
EP4012782A1 (en) * 2020-12-08 2022-06-15 Imec VZW Method of manufacturing a iii-n enhancement mode hemt device
WO2022128140A1 (en) * 2020-12-20 2022-06-23 Huawei Technologies Co., Ltd. Gallium nitride power transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124409A (ja) * 2006-10-17 2008-05-29 Sanken Electric Co Ltd 化合物半導体素子
JP2008544578A (ja) * 2005-06-29 2008-12-04 クリー， インコーポレイティッド 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
JP2012124436A (ja) * 2010-12-10 2012-06-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP4973504B2 (ja) * 2006-02-07 2012-07-11 富士通株式会社 半導体装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293379B2 (en) * 2009-09-03 2016-03-22 Raytheon Company Semiconductor structure with layers having different hydrogen contents
US20120156843A1 (en) * 2010-12-17 2012-06-21 Green Bruce M Dielectric layer for gallium nitride transistor
JP5717677B2 (ja) * 2012-03-06 2015-05-13 株式会社東芝 半導体装置およびその製造方法
JP2014072391A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544578A (ja) * 2005-06-29 2008-12-04 クリー， インコーポレイティッド 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
JP4973504B2 (ja) * 2006-02-07 2012-07-11 富士通株式会社 半導体装置とその製造方法
JP2008124409A (ja) * 2006-10-17 2008-05-29 Sanken Electric Co Ltd 化合物半導体素子
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
WO2010122628A1 (ja) * 2009-04-20 2010-10-28 富士通株式会社 化合物半導体装置及びその製造方法
JP2012124436A (ja) * 2010-12-10 2012-06-28 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021510461A (ja) * 2018-01-12 2021-04-22 中国科学院蘇州納米技術与納米▲ファン▼生研究所 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
JP6999197B2 (ja) 2018-01-12 2022-01-18 中国科学院蘇州納米技術与納米▲ファン▼生研究所 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
JP2021061385A (ja) * 2018-12-12 2021-04-15 クアーズテック株式会社 窒化物半導体基板および窒化物半導体装置
JP7201571B2 (ja) 2018-12-12 2023-01-10 クアーズテック株式会社 窒化物半導体基板および窒化物半導体装置

Also Published As

Publication number Publication date
US20160049347A1 (en) 2016-02-18
JPWO2014185034A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
WO2014185034A1 (ja) 半導体装置
JP5179023B2 (ja) 電界効果トランジスタ
US9818855B2 (en) Semiconductor device
US9871130B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4897948B2 (ja) 半導体素子
US8207574B2 (en) Semiconductor device and method for manufacturing the same
US7956383B2 (en) Field effect transistor
US8643025B2 (en) Semiconductor device and method of manufacturing same
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US20130075753A1 (en) Semiconductor device
US8809910B1 (en) Thick AlN inter-layer for III-nitride layer on silicon substrate
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
WO2013073315A1 (ja) 電界効果トランジスタおよびその製造方法
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
TWI509797B (zh) 化合物半導體裝置及其製造方法
JP7216523B2 (ja) 窒化物半導体装置
JP2018200932A (ja) 半導体装置の製造方法および半導体装置
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP7308593B2 (ja) 窒化物半導体装置
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
US20230043312A1 (en) Method for manufacturing nitride semiconductor device and nitride semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14798303

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015516906

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14798303

Country of ref document: EP

Kind code of ref document: A1