JP2007220899A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2007220899A JP2007220899A JP2006039504A JP2006039504A JP2007220899A JP 2007220899 A JP2007220899 A JP 2007220899A JP 2006039504 A JP2006039504 A JP 2006039504A JP 2006039504 A JP2006039504 A JP 2006039504A JP 2007220899 A JP2007220899 A JP 2007220899A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nitride
- manufacturing
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Abstract
【解決手段】第1の基板20上に設けられた窒化物系半導体結晶10に水素イオンを注入して、低転位密度領域12内に水素イオン注入層13を形成する。窒化物系半導体結晶10と第2の基板30とを貼り合わせ、この状態で外部から衝撃を付与して水素イオン注入層13に沿って窒化物系半導体結晶10の低転位密度領域12を分離して低転位密度領域12の表層部12bを第2の基板30上に転写(剥離)する。このとき、低転位密度領域12の下層部12aは第2の基板30上には転写されずに第1の基板20上に残存することとなる。低転位密度領域12の表層部12bが転写された第2の基板30は本発明の製造方法で得られる半導体基板とされ、低転位密度領域12の下層部12aが残存した状態の第1の基板20は再度エピタキシャル成長用の基板として利用される。
【選択図】図1
Description
11 高転位密度領域
12 低転位密度領域
13 水素イオン注入層
20 第1の基板
30 第2の基板
40 加熱部
50 ノズル
60 超音波発信器の振動板
Claims (9)
- 半導体基板の製造方法であって、
第1の基板上にエピタキシャル成長させた窒化物系半導体結晶の表面側に水素イオン注入層を形成する第1のステップと、
第2の基板の表面及び前記窒化物系半導体結晶の表面の少なくとも一方に表面活性化処理を施す第2のステップと、
前記窒化物系半導体結晶の表面と前記第2の基板の表面とを貼り合わせる第3のステップと、
前記水素イオン注入層に沿って窒化物系半導体結晶を剥離して前記第2の基板上に窒化物系半導体層を形成する第4のステップと、
を備えていることを特徴とする半導体基板の製造方法。 - 前記第2のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行されることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記第3のステップは、前記貼り合わせ後に、前記窒化物系半導体結晶と前記第2の基板を貼り合わせた状態で熱処理するサブステップを備えていることを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 前記サブステップの熱処理は、200℃以上450℃以下の温度で実行されることを特徴とする請求項3に記載の半導体基板の製造方法。
- 前記第4のステップは、前記水素イオン注入層の端部から機械的衝撃を付与することにより実行されることを特徴とする請求項1乃至4の何れか1項に記載の半導体基板の製造方法。
- 前記第4のステップは、前記貼り合わされた基板に振動衝撃を付与することにより実行されることを特徴とする請求項1乃至4の何れか1項に記載の半導体基板の製造方法。
- 前記第4のステップは、前記貼り合わされた基板に熱衝撃を付与することにより実行されることを特徴とする請求項1乃至4の何れか1項に記載の半導体基板の製造方法。
- 前記剥離後の前記第1の基板上に残存する窒化物系半導体層上に窒化物系半導体結晶をエピタキシャル成長させて新たな貼り合わせ用基板とする第5のステップを備え、前記第1乃至第4のステップを繰り返すことを特徴とする請求項1乃至7の何れか1項に記載の半導体基板の製造方法。
- 前記窒化物系半導体結晶はGaN系、AlN系、もしくはInN系結晶であり、前記水素イオン注入層を該窒化物系半導体結晶の低転位密度領域に形成することを特徴とする請求項1乃至8の何れか1項に記載の半導体基板の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039504A JP5042506B2 (ja) | 2006-02-16 | 2006-02-16 | 半導体基板の製造方法 |
PCT/JP2007/052234 WO2007094231A1 (ja) | 2006-02-16 | 2007-02-08 | 半導体基板の製造方法 |
US12/161,821 US20100233866A1 (en) | 2006-02-16 | 2007-02-08 | Method for manufacturing semiconductor substrate |
EP07708227.9A EP1986217B1 (en) | 2006-02-16 | 2007-02-08 | Method for manufacturing semiconductor substrate |
KR1020087012689A KR101337121B1 (ko) | 2006-02-16 | 2007-02-08 | 반도체 기판의 제조 방법 |
US13/010,122 US20110111574A1 (en) | 2006-02-16 | 2011-01-20 | Method for manufacturing semiconductor substrate |
US13/115,441 US20110244654A1 (en) | 2006-02-16 | 2011-05-25 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039504A JP5042506B2 (ja) | 2006-02-16 | 2006-02-16 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220899A true JP2007220899A (ja) | 2007-08-30 |
JP5042506B2 JP5042506B2 (ja) | 2012-10-03 |
Family
ID=38371418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039504A Active JP5042506B2 (ja) | 2006-02-16 | 2006-02-16 | 半導体基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US20100233866A1 (ja) |
EP (1) | EP1986217B1 (ja) |
JP (1) | JP5042506B2 (ja) |
KR (1) | KR101337121B1 (ja) |
WO (1) | WO2007094231A1 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090093887A (ko) * | 2008-02-29 | 2009-09-02 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 단결정 박막을 갖는 기판의 제조 방법 |
JP2009231816A (ja) * | 2008-02-29 | 2009-10-08 | Shin Etsu Chem Co Ltd | 単結晶薄膜を有する基板の製造方法 |
WO2010082396A1 (ja) * | 2009-01-16 | 2010-07-22 | 住友電気工業株式会社 | 発光素子用基板 |
JP2010161355A (ja) * | 2008-12-11 | 2010-07-22 | Shin-Etsu Chemical Co Ltd | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
WO2010089928A1 (ja) * | 2009-02-04 | 2010-08-12 | 住友電気工業株式会社 | GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法 |
JP2010238834A (ja) * | 2009-03-31 | 2010-10-21 | Ube Ind Ltd | 発光ダイオード用基板の製造方法 |
JP2010263043A (ja) * | 2009-05-01 | 2010-11-18 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体層貼り合わせ基板およびその製造方法、ならびにiii族窒化物半導体デバイス |
WO2010137682A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
JP2011501431A (ja) * | 2007-10-18 | 2011-01-06 | コーニング インコーポレイテッド | Soi上の窒化ガリウム半導体装置およびそれを製造する方法 |
JP2011216543A (ja) * | 2010-03-31 | 2011-10-27 | Ube Industries Ltd | 発光ダイオード、それに用いられる発光ダイオード用基板及びその製造方法 |
WO2011132654A1 (ja) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | 複合基板の製造方法 |
JP2012501092A (ja) * | 2008-08-27 | 2012-01-12 | ソイテック | 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法 |
JP2013503472A (ja) * | 2009-08-26 | 2013-01-31 | ソウル オプト デバイス カンパニー リミテッド | 発光素子の製造方法 |
CN105957887A (zh) * | 2012-07-18 | 2016-09-21 | 英飞凌科技股份有限公司 | 使用离子注入制造半导体器件的方法以及半导体器件 |
JP2017114694A (ja) * | 2015-12-21 | 2017-06-29 | 信越化学工業株式会社 | 化合物半導体積層基板及びその製造方法、並びに半導体素子 |
JP2018123052A (ja) * | 2013-08-08 | 2018-08-09 | 三菱ケミカル株式会社 | 自立GaN基板、GaN結晶、GaN単結晶の製造方法および半導体デバイスの製造方法 |
WO2019013170A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社タムラ製作所 | 半導体基板、半導体素子、及び半導体基板の製造方法 |
US10655244B2 (en) | 2014-01-17 | 2020-05-19 | Mitsubishi Chemical Corporation | GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090141004A1 (en) * | 2007-12-03 | 2009-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US8598685B2 (en) * | 2009-09-04 | 2013-12-03 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof |
US8916399B2 (en) * | 2010-04-08 | 2014-12-23 | Nichia Corporation | Method of manufacturing light emitting device including light emitting element and wavelength converting member |
KR101145074B1 (ko) * | 2010-07-02 | 2012-05-11 | 이상윤 | 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법 |
CN102259829A (zh) * | 2011-07-04 | 2011-11-30 | 上海先进半导体制造股份有限公司 | 隔离腔体及其制造方法 |
FR2998089A1 (fr) * | 2012-11-09 | 2014-05-16 | Soitec Silicon On Insulator | Procede de transfert de couche |
CN106548972B (zh) | 2015-09-18 | 2019-02-26 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
JP6915591B2 (ja) * | 2018-06-13 | 2021-08-04 | 信越化学工業株式会社 | GaN積層基板の製造方法 |
US11414782B2 (en) | 2019-01-13 | 2022-08-16 | Bing Hu | Method of separating a film from a main body of a crystalline object |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409958B2 (ja) * | 1995-12-15 | 2003-05-26 | 株式会社東芝 | 半導体発光素子 |
CA2233096C (en) * | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
US6013563A (en) * | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
US6252261B1 (en) * | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
FR2840730B1 (fr) | 2002-06-11 | 2005-05-27 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
FR2854493B1 (fr) | 2003-04-29 | 2005-08-19 | Soitec Silicon On Insulator | Traitement par brossage d'une plaquette semiconductrice avant collage |
US7235461B2 (en) * | 2003-04-29 | 2007-06-26 | S.O.I.Tec Silicon On Insulator Technologies | Method for bonding semiconductor structures together |
EP1482548B1 (en) * | 2003-05-26 | 2016-04-13 | Soitec | A method of manufacturing a wafer |
FR2868599B1 (fr) | 2004-03-30 | 2006-07-07 | Soitec Silicon On Insulator | Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur |
EP1894234B1 (en) * | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
US7462552B2 (en) * | 2005-05-23 | 2008-12-09 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
-
2006
- 2006-02-16 JP JP2006039504A patent/JP5042506B2/ja active Active
-
2007
- 2007-02-08 EP EP07708227.9A patent/EP1986217B1/en active Active
- 2007-02-08 WO PCT/JP2007/052234 patent/WO2007094231A1/ja active Application Filing
- 2007-02-08 KR KR1020087012689A patent/KR101337121B1/ko active IP Right Grant
- 2007-02-08 US US12/161,821 patent/US20100233866A1/en not_active Abandoned
-
2011
- 2011-01-20 US US13/010,122 patent/US20110111574A1/en not_active Abandoned
- 2011-05-25 US US13/115,441 patent/US20110244654A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501431A (ja) * | 2007-10-18 | 2011-01-06 | コーニング インコーポレイテッド | Soi上の窒化ガリウム半導体装置およびそれを製造する方法 |
KR101581044B1 (ko) * | 2008-02-29 | 2015-12-30 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 단결정 박막을 갖는 기판의 제조 방법 |
JP2009231816A (ja) * | 2008-02-29 | 2009-10-08 | Shin Etsu Chem Co Ltd | 単結晶薄膜を有する基板の製造方法 |
KR20090093887A (ko) * | 2008-02-29 | 2009-09-02 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 단결정 박막을 갖는 기판의 제조 방법 |
TWI482203B (zh) * | 2008-02-29 | 2015-04-21 | Shinetsu Chemical Co | And a method for producing a substrate having a single crystal thin film |
JP2012501092A (ja) * | 2008-08-27 | 2012-01-12 | ソイテック | 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法 |
US9793360B2 (en) | 2008-08-27 | 2017-10-17 | Soitec | Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters |
JP2010161355A (ja) * | 2008-12-11 | 2010-07-22 | Shin-Etsu Chemical Co Ltd | ワイドバンドギャップ半導体を積層した複合基板の製造方法 |
JP2010165927A (ja) * | 2009-01-16 | 2010-07-29 | Sumitomo Electric Ind Ltd | 発光素子用基板 |
WO2010082396A1 (ja) * | 2009-01-16 | 2010-07-22 | 住友電気工業株式会社 | 発光素子用基板 |
JP2010180081A (ja) * | 2009-02-04 | 2010-08-19 | Sumitomo Electric Ind Ltd | GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法 |
WO2010089928A1 (ja) * | 2009-02-04 | 2010-08-12 | 住友電気工業株式会社 | GaN基板およびその製造方法、GaN層接合基板の製造方法、ならびに半導体デバイスの製造方法 |
JP2010238834A (ja) * | 2009-03-31 | 2010-10-21 | Ube Ind Ltd | 発光ダイオード用基板の製造方法 |
JP2010263043A (ja) * | 2009-05-01 | 2010-11-18 | Sumitomo Electric Ind Ltd | Iii族窒化物半導体層貼り合わせ基板およびその製造方法、ならびにiii族窒化物半導体デバイス |
JP2010278340A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせウェーハの製造方法 |
WO2010137682A1 (ja) * | 2009-05-29 | 2010-12-02 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
JP2013503472A (ja) * | 2009-08-26 | 2013-01-31 | ソウル オプト デバイス カンパニー リミテッド | 発光素子の製造方法 |
JP2011216543A (ja) * | 2010-03-31 | 2011-10-27 | Ube Industries Ltd | 発光ダイオード、それに用いられる発光ダイオード用基板及びその製造方法 |
US8664085B2 (en) | 2010-04-20 | 2014-03-04 | Sumitomo Electric Industries, Ltd. | Method of manufacturing composite substrate |
WO2011132654A1 (ja) * | 2010-04-20 | 2011-10-27 | 住友電気工業株式会社 | 複合基板の製造方法 |
US9252207B2 (en) | 2010-04-20 | 2016-02-02 | Sumitomo Electric Industries, Ltd. | Composite substrate |
CN105957887B (zh) * | 2012-07-18 | 2019-06-18 | 英飞凌科技股份有限公司 | 使用离子注入制造半导体器件的方法以及半导体器件 |
CN105957887A (zh) * | 2012-07-18 | 2016-09-21 | 英飞凌科技股份有限公司 | 使用离子注入制造半导体器件的方法以及半导体器件 |
JP2018123052A (ja) * | 2013-08-08 | 2018-08-09 | 三菱ケミカル株式会社 | 自立GaN基板、GaN結晶、GaN単結晶の製造方法および半導体デバイスの製造方法 |
US10475887B2 (en) | 2013-08-08 | 2019-11-12 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
US11031475B2 (en) | 2013-08-08 | 2021-06-08 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
US11038024B2 (en) | 2013-08-08 | 2021-06-15 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
US11664428B2 (en) | 2013-08-08 | 2023-05-30 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
US10655244B2 (en) | 2014-01-17 | 2020-05-19 | Mitsubishi Chemical Corporation | GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device |
JP2017114694A (ja) * | 2015-12-21 | 2017-06-29 | 信越化学工業株式会社 | 化合物半導体積層基板及びその製造方法、並びに半導体素子 |
WO2019013170A1 (ja) * | 2017-07-10 | 2019-01-17 | 株式会社タムラ製作所 | 半導体基板、半導体素子、及び半導体基板の製造方法 |
CN110869543A (zh) * | 2017-07-10 | 2020-03-06 | 株式会社田村制作所 | 半导体基板、半导体元件以及半导体基板的制造方法 |
US11264241B2 (en) | 2017-07-10 | 2022-03-01 | Tamura Corporation | Semiconductor substrate, semiconductor element and method for producing semiconductor substrate |
Also Published As
Publication number | Publication date |
---|---|
EP1986217A1 (en) | 2008-10-29 |
US20110244654A1 (en) | 2011-10-06 |
EP1986217B1 (en) | 2013-04-24 |
EP1986217A4 (en) | 2010-09-22 |
JP5042506B2 (ja) | 2012-10-03 |
US20100233866A1 (en) | 2010-09-16 |
KR20080093968A (ko) | 2008-10-22 |
US20110111574A1 (en) | 2011-05-12 |
WO2007094231A1 (ja) | 2007-08-23 |
KR101337121B1 (ko) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5042506B2 (ja) | 半導体基板の製造方法 | |
JP7025773B2 (ja) | 半導体基板本体及びその上の機能層を分離する方法 | |
JP5107911B2 (ja) | 転位の無い歪んだ結晶を作成するための方法 | |
JP5567569B2 (ja) | 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法 | |
JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
US20050269671A1 (en) | Support for hybrid epitaxy and method of fabrication | |
US7550052B2 (en) | Method of producing a complex structure by assembling stressed structures | |
KR20090093887A (ko) | 단결정 박막을 갖는 기판의 제조 방법 | |
JP5765037B2 (ja) | 複合基板の製造方法 | |
EP2151856A1 (en) | Relaxation of strained layers | |
US8093686B2 (en) | Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material | |
JP2006210660A (ja) | 半導体基板の製造方法 | |
JP6783063B2 (ja) | 窒化物半導体テンプレートおよび窒化物半導体積層物 | |
JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
JP5262201B2 (ja) | 半導体装置の製造方法 | |
US8263984B2 (en) | Process for making a GaN substrate | |
JP2017139266A (ja) | 複合基板、半導体装置、およびこれらの製造方法 | |
WO2018107616A1 (zh) | 复合衬底及其制造方法 | |
JP7186872B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2008124206A (ja) | 歪シリコン基板の製造方法 | |
KR101055763B1 (ko) | 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법 | |
JP2011193010A (ja) | 半導体ウェハ及び高周波電子デバイス用半導体ウェハ | |
KR20230080476A (ko) | 갈륨계 ⅲ-n 합금층의 에피택셜 성장을 위한 기판 제조 방법 | |
JP2023544984A (ja) | ガリウムベースのiii-n合金の層をエピタキシャル成長させるための基板を製造するための方法 | |
JP2011082393A (ja) | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5042506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |