JP2010180081A - ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 - Google Patents

ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2010180081A
JP2010180081A JP2009023775A JP2009023775A JP2010180081A JP 2010180081 A JP2010180081 A JP 2010180081A JP 2009023775 A JP2009023775 A JP 2009023775A JP 2009023775 A JP2009023775 A JP 2009023775A JP 2010180081 A JP2010180081 A JP 2010180081A
Authority
JP
Japan
Prior art keywords
region
depth
composition
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009023775A
Other languages
English (en)
Inventor
Akihiro Yago
昭広 八郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009023775A priority Critical patent/JP2010180081A/ja
Priority to PCT/JP2009/069350 priority patent/WO2010089928A1/ja
Priority to US13/147,806 priority patent/US20110315997A1/en
Priority to EP09839702A priority patent/EP2395134A1/en
Priority to CN2009801562018A priority patent/CN102308032A/zh
Priority to TW098143447A priority patent/TW201030814A/zh
Publication of JP2010180081A publication Critical patent/JP2010180081A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】加工しろが小さく一様な加工が容易なＧａＮ基板およびその製造方法、かかるＧａＮ基板を用いたＧａＮ層接合基板および半導体デバイスの製造方法を提供する。
【解決手段】ＧａＮ基板２０は、第１領域２０ｊと、第１領域２０ｊに比べてＧａ／Ｎ組成比が高い第２領域２０ｉとを含み、第２領域２０ｉは、一方の主面２０ｍから所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、深さＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差が、深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差の３倍であり、第２領域２０ｉのＧａ／Ｎ組成比が、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上であるので、外部から加えられるエネルギーにより、第２領域２０ｉで容易に分離される。
【選択図】図１

Description

本発明は、加工性に優れたＧａＮ基板およびその製造方法、かかるＧａＮ基板を用いたＧａＮ層接合基板および半導体デバイスの製造方法に関する。
ＧａＮ基板は、切断、切削、研削および／または研磨などの方法により加工されて、発光デバイス、電子デバイスなどの半導体デバイスの製造に用いられる。たとえば、特表２００３−５２７２９６号公報（特許文献１）は、ＧａＮボウル（バルク結晶）を、ＩＤソーまたはＯＤソー、最も好ましくはワイヤーソーを用いて切断することによりＧａＮウエハを形成することを開示する。
特表２００３−５２７２９６号公報
しかし、ＧａＮ基板は、脆性材料であるため、上記の特表２００３−５２７２９６号公報（特許文献１）の切断による加工方法では、加工しろ（代）が大きくなるとともに一様な加工が困難であるという問題があった。
本発明は、上記問題を解決して、加工しろが小さく一様な加工が容易なＧａＮ基板およびその製造方法、かかるＧａＮ基板を用いたＧａＮ層接合基板および半導体デバイスの製造方法を提供することを目的とする。
本発明は、第１領域と、第１領域に比べてＧａ／Ｎ組成比が高い第２領域とを含み、第２領域は、一方の主面から所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、深さＤにおけるＧａ／Ｎ組成比と第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差が、深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差の３倍であり、第２領域のＧａ／Ｎ組成比が、第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上であるＧａＮ基板である。
本発明にかかるＧａＮ基板において、第２領域のＧａ組成は、第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ組成に対して１．０５以上とすることができる。また、第２領域のＮ組成は、第１領域の深さＤ＋４ΔＤ以上の深さにおけるＮ組成に対して０．９４以下とすることができる。また、第２領域のＧａ組成およびＮ組成は、それぞれ第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ組成およびＮ組成と異なることができる。また、第２領域は、ＧａおよびＮ以外の元素のイオン、原子または電子を含むことができる。また、第２領域は結晶歪みを有する歪み領域であり、外部から加えられるエネルギーにより第２領域において分離され得る。ここで、上記エネルギーは、熱エネルギー、電磁波エネルギー、光エネルギー、力学的エネルギーおよび流体エネルギーの少なくともいずれかとすることができる。
また、本発明は、第１領域と、第１領域に比べてＧａ／Ｎ組成比が高い第２領域とを含むＧａＮ基板の製造方法であって、一方の主面側からイオン、原子もしくは電子を注入することにより、または、レーザを照射することにより、上記主面から所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり上記注入または上記照射前のＧａ／Ｎ組成比に対して１．０５倍以上のＧａ／Ｎ組成比を有する第２領域を形成するＧａＮ基板の製造方法である。
本発明にかかるＧａＮ基板の製造方法において、第２領域のＧａ組成は、上記注入または上記照射前のＧａ組成に対して１．０５以上とすることができる。また、第２領域のＮ組成は、上記注入または上記照射前のＮ組成に対して０．９４以下とすることができる。また、第２領域のＧａ組成およびＮ組成は、それぞれ上記注入または上記照射前のＧａ組成およびＮ組成と異ならせることができる。
また、本発明は、ＧａＮ層と、ＧａＮ層と化学組成が異なる異種基板と、が接合しているＧａＮ層接合基板であって、上記のＧａＮ基板を準備する第１工程と、ＧａＮ基板の主面に異種基板を接合する第２工程と、ＧａＮ基板を第２領域において分離して、異種基板に接合したＧａＮ層を形成することにより、ＧａＮ層接合基板を得る第３工程と、を備えるＧａＮ層接合基板の製造方法である。
また、本発明は、上記の製造方法により得られたＧａＮ層接合基板を準備する工程と、ＧａＮ層接合基板のＧａＮ層上に、少なくとも１層のＩＩＩ族窒化物半導体エピタキシャル層を形成する工程と、を備える半導体デバイスの製造方法である。
本発明によれば、加工しろが小さく一様な加工が容易なＧａＮ基板およびその製造方法、かかるＧａＮ基板を用いたＧａＮ層接合基板および半導体デバイスの製造方法を提供することができる。
本発明にかかるＧａＮ基板の一実施形態を示す概略断面図である。 本発明にかかるＧａＮ基板におけるＧａ／Ｎ組成比の分布を示すグラフである。 本発明にかかるＧａＮ層接合基板の製造方法の一実施形態を示す概略断面図である。ここで、（ａ）は第１工程を示し、（ｂ）は第２工程を示し、）ｃ）は第３工程を示す。 本発明にかかる半導体デバイスの製造方法により得られる半導体デバイスの一例を示す概略断面図である。 典型的な半導体デバイスの一例を示す概略断面図である。
（実施形態１）
図１および図２を参照して、本発明にかかるＧａＮ基板の一実施形態は、第１領域２０ｊと、第１領域２０ｊに比べてＧａ／Ｎ組成比が高い第２領域２０ｉとを含み、第２領域２０ｉは、一方の主面２０ｍから所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、深さＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差が、深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差の３倍であり、第２領域２０ｉのＧａ／Ｎ組成比が、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上である。
ここで、ＧａＮ基板の上記部分におけるＧａ／Ｎ組成比とは、その部分におけるＮ組成に対するＧａ組成の比をいう。また、ＧａＮ基板の上記部分におけるＧａ組成およびＮ組成は、表面あるいは断面からＡＥＳ（オージェ電子分光分析）により測定することができる。
本実施形態のＧａＮ基板２０は、第２領域２０ｉのＧａ／Ｎ組成比が第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に比べて１．０５以上に化学組成が異なっているため、第２領域２０ｉは第１領域２０ｊに比べて機械的強度が低下して加工されやすくなっている。このため、かかるＧａＮ基板２０は、外部から加えられるエネルギーにより、第２領域２０ｉで容易に分離される。また、ＧａＮ基板２０から分離されたＧａＮ層２０ａおよび残部ＧａＮ基板２０ｂにおける第２領域２０ｉは、容易に研磨および／またはエッチングされる。
上記のＧａＮ基板の上記加工より容易にする観点から、第２領域２０ｉのＧａ／Ｎ組成比は、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して、１．１０以上が好ましく、１．１５以上がより好ましく、１．２０以上がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、５．００以下が好ましく、３．００以下がより好ましい。
本実施形態のＧａＮ基板２０は、第２領域２０ｉのＧａ／Ｎ組成比が、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上になるように、第２領域２０ｉの化学組成（具体的にはＧａおよび／またはＮの組成）を変化させることにより、製造することができる。第２領域２０ｉのＧａおよび／またはＮの組成を変化させる方法には、特に制限は無いが、たとえば、図２（ａ）を参照して、ＧａＮ基板２０の一方の主面２０ｍから所定の深さＤにＧａおよびＮ以外の元素のイオン、原子もしくは電子を注入する方法、レーザを照射する方法など（図２（ａ）に、イオン、原子もしくは電子の注入またはレーザの照射Ｉを示す）が挙げられる。
図２を参照して、本実施形態のＧａＮ基板２０において、上記のイオン、原子もしくは電子を注入する方法またはレーザを照射する方法により形成された第２領域２０ｉは、主面２０ｍからの深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がっている。かかる第２領域２０ｉにおいては、Ｇａ／Ｎ組成比は、主面２０ｍから深さＤにおいて最大となり、深さ方向に関してほぼ正規分布をしている。第２領域２０ｉの深さＤにおけるＧａ／Ｎ組成比と第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差Ｈ0は、深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差Ｈ1の３倍となる。
第２領域２０ｉが形成されている深さＤは、特に制限はないが、基板の分離を制御する観点から、０．１μｍ以上１００μｍ以下が好ましく、０．２μｍ以上５０μｍ以下がより好ましい。また、深さΔＤは、イオン、原子もしくは電子の注入方法またはレーザの照射方法により異なるが、概ね深さ０．０５Ｄ以上１Ｄ以下程度である。
なお、本実施形態のＧａＮ基板において、第１領域の深さＤ＋Δ４Ｄ以上の深さのＧａ／Ｎ組成比を第２領域のＧａ／Ｎ組成比との対比の基準としたのは、第１領域の深さＤ＋Δ４Ｄ以上の深さにおいては、上記注入または上記照射による化学組成の変動をほとんど受けていないと想定されるからである。
本実施形態のＧａＮ基板２０において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＧａ組成は、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ組成に対して、１．０５以上が好ましく、１．０７以上がより好ましく、１．１０以上がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、３．００以下が好ましく、２．００以下がより好ましい。なお、第１領域の深さＤ＋Δ４Ｄ以上の深さのＧａ組成を第２領域のＧａ組成との対比の基準としたのは、第１領域の深さＤ＋Δ４Ｄ以上の深さにおいては、上記注入または上記照射による化学組成の変動をほとんど受けていないと想定されるからである。
また、本実施形態のＧａＮ基板２０において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＮ組成は、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＮ組成に対して、０．９４以下が好ましく、０．９３以下がより好ましく、０．９２以下がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、０．４０以上が好ましく、０．５０以上がより好ましい。なお、第1領域の深さＤ＋Δ４Ｄ以上の深さのＮ組成を第２領域のＮ組成との対比の基準としたのは、第１領域の深さＤ＋Δ４Ｄ以上の深さにおいては、上記注入または上記照射による化学組成の変動をほとんど受けていないと想定されるからである。
また、本実施形態のＧａＮ基板２０において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＧａ組成およびＮ組成が、それぞれ第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ組成およびＮ組成と異なることが好ましい。
また、本実施形態のＧａＮ基板２０において、第２領域２０ｉは、結晶歪を有する歪み領域であり、外部から加えられるエネルギーにより第２領域２０ｉにおいて分離することができる。ここで、外部から加えられるエネルギーとしては、特に制限は無いが、エネルギーを面内に均一に加えることができる観点から、熱エネルギー、電磁波エネルギー、光エネルギー、力学的エネルギーおよび流体の流れによりもたらされる流体エネルギーの少なくともいずれかを挙げることができる。
ここで、第２領域２０ｉの結晶歪みは、第２領域２０ｉにおける所定のＸ線回折ピークに関して、第２領域２０ｉにおけるそのＸ線回折ピークの位置と第１領域におけるそのＸ線回折ピークの位置との差によって評価することかできる。
（実施形態２）
図１および図３（ａ）を参照して、本発明にかかるＧａＮ基板の製造方法の一実施形態は、第１領域２０ｊと、第１領域２０ｊに比べてＧａ／Ｎ組成比が高い第２領域２０ｉとを含む実施形態１のＧａＮ基板の製造方法であって、一方の主面２０ｍ側からイオン、原子もしくは電子を注入することにより、または、レーザを照射することにより（図３（ａ）のＩを参照）、主面２０ｍから所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、注入または照射前のＧａ／Ｎ組成比に対して１．０５倍以上のＧａ／Ｎ組成比を有する第２領域２０ｉを形成するＧａＮ基板の製造方法である。
こうして製造されるＧａＮ基板２０は、第２領域２０ｉのＧａ／Ｎ組成比が第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に比べて１．０５以上に化学組成が異なっているため、第２領域２０ｉは第１領域２０ｊに比べて機械的強度が低下して加工されやすくなっている。このため、かかるＧａＮ基板２０は、外部から加えられるエネルギーにより、第２領域２０ｉで容易に分離される。また、ＧａＮ基板２０から分離されたＧａＮ層２０ａおよび残部ＧａＮ基板２０ｂにおける第２領域２０ｉは、容易に研磨および／またはエッチングされる。
上記のＧａＮ基板の上記加工より容易にする観点から、第２領域２０ｉのＧａ／Ｎ組成比は、上記注入または照射前のＧａ／Ｎ組成比に対して、１．１０以上が好ましく、１．１５以上がより好ましく、１．２０以上がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、５．００以下が好ましく、３．００以下がより好ましい。
一方の主面２０ｍ側からイオン、原子もしくは電子を注入する方法には、特に制限は無く、イオン注入、プラズマガス注入などが挙げられる。また、注入される元素としては、特に制限は無いが、Ｈ（水素）、Ｈｅ（ヘリウム）、Ｎ（窒素）、Ｎｅ（ネオン）、Ａｒ（アルゴン）などが挙げられる。上記元素のイオン、原子もしくは電子が注入される表面からの深さは、特に制限は無いが、分離を制御する観点から、０．１μｍ以上３０μｍ以下が好ましい。さらに、上記元素のイオン、原子もしくは電子の注入が容易である観点から、それらが注入される深さＤは、０．１μｍ以上１０μｍ以下がより好ましく、０．３μｍ以上２μｍ以下がさらに好ましい。したがって、上記元素のイオン、原子もしくは電子の注入方法は、第１領域２０ｊのＧａ／Ｎ組成比に比べて１．０５以上のＧａ／Ｎ組成比を有する第２領域２０ｉを、一方の主面２０ｍからの距離が小さい（すなわち浅い）深さＤに形成する方法として優れている。また、深さΔＤは、上記元素のイオン、原子もしくは電子の種類および注入方法によって異なるが、概ね深さ０．０５Ｄ以上１Ｄ以下である。
また、一方の主面２０ｍ側からレーザを照射する方法には、特に制限は無く、フェムト秒レーザ、ピコ秒レーザなどを用いて短時間で高エネルギーのレーザを照射する方法などが挙げられる。レーザが照射される焦点となる表面からの深さは、特に制限は無いが、分離を制御する観点から、１μｍ以上２００μｍ以下が好ましい。さらに、上記レーザによる表面損傷が少なく、またレーザ照射の焦点の制御が容易観点から、レーザ照射の焦点となる深さＤは、５μｍ以上１５０μｍ以下がより好ましく、１０μｍ以上１００μｍ以下がさらに好ましい。したがって、上記レーザ照射の方法は、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に比べて１．０５以上のＧａ／Ｎ組成比を有する第２領域２０ｉを、一方の主面２０ｍからの距離が大きい（すなわち深い）深さＤに形成する方法として優れている。また、深さΔＤは、上記レーザ照射の方法によって異なるが、概ね深さ０．０５Ｄ以上１Ｄ以下である。
本実施形態のＧａＮ基板の製造方法において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＧａ組成は、上記注入または上記照射前のＧａ組成に対して、１．０５以上が好ましく、１．０７以上がより好ましく、１．１０以上がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、３．００以下が好ましく、２．００以下がより好ましい。
また、本実施形態のＧａＮ基板の製造方法において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＮ組成は、上記注入または上記照射前のＮ組成に対して、０．９４以下が好ましく、０．９３以下がより好ましく、０．９２以下がさらに好ましい。一方、ＧａＮ基板の結晶性を回復させる観点から、０．４０以上が好ましく、０．５０以上がより好ましい。
また、本実施形態のＧａＮ基板の製造方法において、第２領域２０ｉの機械的強度を低下させて加工性を高める観点から、第２領域２０ｉのＧａ組成およびＮ組成は、それぞれ上記注入または上記照射前のＧａ組成およびＮ組成と異なることが好ましい。
（実施形態３）
図３を参照して、本発明にかかるＧａＮ層接合基板の製造方法の一実施形態は、ＧａＮ層２０ａと、ＧａＮ層２０ａと化学組成が異なる異種基板１０と、が接合しているＧａＮ層接合基板１であって、実施形態１のＧａＮ基板２０を準備する第１工程（図３（ａ））と、ＧａＮ基板２０の主面２０ｍに異種基板１０を接合する第２工程（図３（ｂ））と、ＧａＮ基板２０を第２領域２０ｉにおいて分離して、異種基板１０に接合したＧａＮ層２０ａを形成することにより、ＧａＮ層接合基板１を得る第３工程（図３（ｃ））と、を備える。
本実施形態のＧａＮ層接合基板の製造方法によれば、上記第１〜第３工程を備えることにより、ＧａＮ基板２０に欠損を発生させること無く異種基板１０を接合し、ＧａＮ基板２０を第２領域２０ｉの小さな分離しろ（代）で一様に分離して、異種基板１０上にＧａＮ層２０ａが接合したＧａＮ層接合基板１が歩留まりよく得られる。以下、各工程について詳細に説明する。
（第１工程）
図３（ａ）を参照して、本実施形態のＧａＮ層接合基板の製造方法は、実施形態１のＧａＮ基板２０を準備する第１工程を備える。実施形態１のＧａＮ基板２０は、実施形態２のＧａＮ基板２０の製造方法により製造することにより準備できる。かかる第１工程により、第２領域２０ｉにおいて小さな分離しろで一様に分離しやすいＧａＮ基板が得られる。
（第２工程）
図３（ｂ）を参照して、本実施形態のＧａＮ層接合基板の製造方法は、ＧａＮ基板２０の主面２０ｍに異種基板１０を接合する第２工程を備える。かかる第２工程により、ＧａＮ基板２０に異種基板１０が接合される。
ＧａＮ基板２０の主面２０ｍに異種基板１０を接合する方法には、特に制限はないが、接合後高温で接合強度を保持できる点から、接合する面の表面を洗浄して直接張り合わせた後６００℃〜１２００℃程度に昇温して接合することによる直接接合法、プラズマやイオンなどで接合する面を活性化させ室温（たとえば１０℃〜３０℃）〜４００℃程度の低温で接合することによる表面活性化法などが好ましく用いられる。また、ＧａＮ基板２０および／または異種基板１０に接着剤を塗布して接合する方法、ＧａＮ基板２０と異種基板１０との間の接合界面に金属を介在させて昇温することにより共晶接合する方法なども用いられる。
また、ＧａＮ基板２０の主面２０ｍに接合する異種基板１０は、特に制限はないが、製造されたＧａＮ層接合基板１のＧａＮ層２０ａ上に、ＩＩＩ族窒化物半導体エピタキシャル層を成長させる環境に耐え得る観点から、耐熱温度が１２００℃以上であることが好ましく、１２００℃以上においても耐腐食性を有することが好ましい。ここで、耐腐食性とは、塩化水素（ＨＣｌ）ガス、アンモニア（ＮＨ3）ガスなどの腐食性の結晶成長雰囲気ガスに腐食されないことをいう。かかる観点から、好ましい異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＳｉＯ2層形成Ｓｉ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが挙げられる。
（第３工程）
図３（ｃ）を参照して、本実施形態のＧａＮ層接合基板の製造方法は、ＧａＮ基板２０を第２領域２０ｉにおいて分離して、異種基板１０に接合したＧａＮ層２０ａを形成することにより、ＧａＮ層接合基板１を得る第３工程を備える。かかる第３工程により、ＧａＮ基板２０は、第２領域２０ｉにおいて、異種基板１０に接合しているＧａＮ層２０ａと残部ＧａＮ基板２０ｂとに分離される。こうして、異種基板１０に厚さＴDのＧａＮ層２０ａが接合したＧａＮ層接合基板１が得られる。
第２領域２０ｉにおいてＧａＮ基板２０を分離する方法は、外部から何らかのエネルギーを加える方法であれば特に制限はない。外部から加えられるエネルギーは、容易に分離ができる観点から、熱エネルギー、電磁波エネルギー、光エネルギー、力学的エネルギーおよび流体エネルギーの少なくともいずれかが好ましい。
ここで、第２領域２０ｉは、ＧａＮ基板２０の一方の主面２０ｍから深さＤ−ΔＤ〜深さＤ＋ΔＤの広がりを有するが、主面２０ｍから深さＤの領域（面領域）においてイオン、原子もしくは電子のドーズ量またはレーザの照射量が最大となり、Ｇａ／Ｎ組成比が最も大きくなり、この付近で機械的強度が低下しやすい。したがって、ＧａＮ基板２０は、通常、ＧａＮ基板２０の一方の主面２０ｍから深さＤの領域（面領域）またはその付近において分離する。したがって、ＧａＮ層２０ａの厚さＴDの値は、深さＤの値に近く、深さＤ−ΔＤから深さＤ＋ΔＤの間の値となる。
（実施形態４）
図４を参照して、本発明にかかる半導体デバイスの製造方法の一実施形態は、実施形態３の製造方法により得られたＧａＮ層接合基板１を準備する工程と、ＧａＮ層接合基板１のＧａＮ層２０ａ上に、少なくとも１層のＩＩＩ族窒化物半導体エピタキシャル層３０を形成する工程と、を備える。
本実施形態の半導体デバイスの製造方法によれば、上記工程を備えることにより、ＧａＮ層接合基板１のＧａＮ層２０ａの主面上に、結晶性の高いＩＩＩ族窒化物半導体エピタキシャル層３０を、ＧａＮ層２０ａの結晶性を維持しつつ熱膨張係数の差による転位の発生を抑制して、１層以上成長させることができるため、特性の高い半導体デバイスが得られる。
少なくとも１層のＩＩＩ族窒化物半導体エピタキシャル層３０を成長させる方法は、特に制限はないが、良質なＩＩＩ族窒化物半導体エピタキシャル層３０を成長させる観点から、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法などの気相法が好ましく用いられる。
具体的には、図４を参照して、ＧａＮ層接合基板１のＧａＮ層２０ａの主面上に、ＭＯＣＶＤ法により、ＩＩＩ族窒化物半導体エピタキシャル層３０として、ｎ型ＧａＮ層３１、ｎ型ＡｌsＧａ1-sＮ層３２、ＩｎuＧａ1-uＮ層およびＩｎvＧａ1-vＮ層からなるＭＱＷ（多重量子井戸）構造を有する発光層３３、ｐ型ＡｌtＧａ1-tＮ層３４、ｐ型ＧａＮ層３５を順次成長させる。次に、メサエッチングによりｎ型ＧａＮ層３１の一部の表面を露出させる。次に、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を、表面が露出したｎ型ＧａＮ層３１上にｎ側電極５２を形成する。このようにして、ＩＩＩ族窒化物半導体デバイスとして、特性のよい発光デバイスが得られる。
（参考例１）
ＨＶＰＥ法により成長させた直径２インチ（５．０８ｃｍ）×厚さ４００μｍの六方晶のＧａＮウエハを、ダイヤ砥粒を用いて研磨し、スクラッチが確認されたＧａＮ基板を準備し、それを４分割した分割ＧａＮ基板を７枚分準備した。かかる分割ＧａＮ基板のうち、６枚の分割ＧａＮ基板を３５質量％塩酸に浸漬した。浸漬時間は、２枚の分割ＧａＮ基板について、それぞれ５分、１５分、および３０分であった。６枚の分割ＧａＮ基板は、上記塩酸に浸漬した後、純水でリンスし、窒素ブローで乾燥させた。上記塩酸洗浄後の上記分割ＧａＮ基板のスクラッチは、顕微鏡観察により、塩酸洗浄前と同程度と確認された。
次に、上記塩酸洗浄を行った２枚の分割ＧａＮ基板のうち１枚の分割ＧａＮ基板の一方の主面であるＧａ表面近傍およびＧａ表面からＡｒイオンで１μｍエッチングした面について、ＡＥＳ（オージェ電子分光分析）により、Ｇａ組成およびＮ組成を測定して、Ｇａ／Ｎ組成比（Ｎ組成に対するＧａ組成の比をいう、以下同じ）を算出した。次いで、Ａｒイオンでエッチングした面におけるＧａ／Ｎ組成比［(Ｇａ／Ｎ)1］に対する表面近傍のＧａ／Ｎ組成比［(Ｇａ／Ｎ)2］、すなわち［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］を算出した。また、Ａｒイオンでエッチングした面におけるＧａ組成［(Ｇａ)1］に対する表面近傍のＧａ組成［（Ｇａ)2］の比［(Ｇａ)2］／［(Ｇａ)1］、Ａｒイオンでエッチングした面におけるＮ組成［(Ｎ)1］に対する表面近傍のＮ組成［(Ｎ)2］の比［(Ｎ)2］／［(Ｎ)1］を算出した。
また、上記塩酸洗浄を行った２枚の分割ＧａＮ基板のうち残りの１枚の分割ＧａＮ基板および上記塩酸洗浄を行わなかった１枚の分割ＧａＮ基板の表面を、粒径１μｍのダイヤモンド砥粒を用いて機械研磨を行い、スクラッチを除去できるまでの研磨時間を測定し、そのときの表面粗さＲａを測定した。ここで、表面粗さＲａは、ＪＩＳ Ｂ ０６０１に規定される算術平均粗さＲａをいい、粗さ曲線から、その平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から測定曲線までの距離（偏差の絶対値）を合計し平均した値と定義される。表面粗さＲａは、光干渉式表面粗さ計を用いて２００μｍ角の範囲で測定した。結果を表１にまとめた。
Figure 2010180081
表１から明らかなように、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板は、研磨時間が短くなり、また表面粗さＲａが小さくなり、加工性が向上していることがわかった。
（実施例１）
酸素をドーピングした直径２インチ（５．０８ｃｍ）×厚さ２０００μｍの両主面が鏡面研磨されたＧａＮ基板を４枚準備した。ＧａＮ基板は六方晶であり、その一方の主面はＧａ表面（（０００１）表面）であった。また、ＧａＮ基板は、比抵抗が１Ω・ｃｍ以下であり、キャリア濃度が１×１０17ｃｍ-3以上であった。ここで、比抵抗およびキャリア濃度は、ホール測定装置により測定した。
上記ＧａＮ基板のＧａ表面側からフェムト秒レーザを照射した。レーザ焦点はＧａ表面から７０μｍの深さに合わせた。フェムト秒レーザのパワーは、２μＪ、５μＪ、または１０μＪとした。また、１枚のＧａＮ基板はリファレンスとしてレーザ照射を行わなかった。光学顕微鏡観察では、いずれのパワーでも照射部分が溶断することはなかった。
それぞれのＧａＮ基板を割って、断面のＡＥＳを行って、レーザが照射されていない主面側（レーザ照射主面から深さＤ＋４ΔＤより深い第１領域）のＧａ／Ｎ組成比［(Ｇａ／Ｎ)1］に対するレーザの焦点近傍（レーザ照射主面から深さＤ＋ΔＤの第２領域）のＧａ／Ｎ組成表面近傍のＧａ／Ｎ組成比［(Ｇａ／Ｎ)2］、すなわち［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］を算出した。また、レーザが照射されていない主面側（レーザ照射主面から深さＤ＋４ΔＤより深い第１領域）のＧａ組成［(Ｇａ)1］に対するレーザ焦点近傍（レーザ照射主面から深さＤ＋ΔＤの第２領域）のＧａ組成［(Ｇａ)2］の比［(Ｇａ)2］／［(Ｇａ)1］、レーザが照射されていない主面側（レーザ照射主面から深さＤ＋４ΔＤより深い第１領域）のＮ組成［(Ｎ)1］に対するレーザ焦点近傍（レーザ照射主面から深さＤ＋ΔＤの第２領域）のＮ組成［(Ｎ)2］の比［(Ｎ)2］／［(Ｎ)1］を算出した。レーザ照射を行ったいずれのＧａＮ基板についても、Ｇａ表面から約５０μｍの深さＤにおいて［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が最大になった。なお、レーザを照射しなかったＧａＮ基板も半分に分割して、分割した断面のＡＥＳを行ったところ、そのＧａ／Ｎ組成比［(Ｇａ／Ｎ)0］、Ｇａ組成［(Ｇａ)0］およびＮ組成［(Ｎ)0］は均一であり、それぞれ、Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)1］、Ｇａ組成［(Ｇａ)1］およびＮ組成［(Ｎ)1］と同じであった。
また、これらのＧａＮ基板の残った部分（残ＧａＮ基板）のレーザ照射を行った付近でワイヤーソーによるダイシング加工を行った。レーザ照射を行わなかったＧａＮ基板の加工時間に対するレーザ照射を行ったＧａＮ基板の加工時間の相対比を算出した。上記の結果を表２にまとめた。
Figure 2010180081
表２から明らかなように、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板は、ダイシング加工時間が短くなり、加工性が向上していることがわかった。
（実施例２）
酸素をドーピングした直径２インチ（５．０８ｃｍ）×厚さ３００μｍの両主面が鏡面研磨されたＧａＮ基板を３枚準備した。ＧａＮ基板は六方晶であり、その一方の主面はＧａ表面（（０００１）表面）であった。また、ＧａＮ基板は、比抵抗が１Ω・ｃｍ以下であり、キャリア濃度が１×１０17ｃｍ-3以上であった。
上記ＧａＮ基板のうち２枚のＧａＮ基板のＧａ表面側からＨイオンを注入した。Ｈイオンの加速電圧は１００ｋｅＶで、ドーズ量は１×１０17ｃｍ-2または２×１０17ｃｍ-2とした。Ｈイオンを注入したＧａＮ基板を半分に分割し、分割した一方のＧａＮ基板の断面のＡＥＳを行って、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ／Ｎ組成比［(Ｇａ／Ｎ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)2］、すなわち［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］を算出した。また、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ組成［(Ｇａ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＧａ組成［(Ｇａ)2］の比［(Ｇａ)2］／［(Ｇａ)1］、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＮ組成［(Ｎ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＮ組成［(Ｎ)2］の比［(Ｎ)2］／［(Ｎ)1］を算出した。Ｈイオン注入を行ったいずれのＧａＮ基板についても、Ｇａ表面から約０．７μｍの深さＤにおいて［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が最大になった。なお、Ｈイオン注入をしなかったＧａＮ基板も半分に分割して、分割した断面のＡＥＳを行ったところ、そのＧａ／Ｎ組成比［(Ｇａ／Ｎ)0］、Ｇａ組成［(Ｇａ)0］およびＮ組成［(Ｎ)0］は均一であり、それぞれ、Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)1］、Ｇａ組成［(Ｇａ)1］およびＮ組成［(Ｎ)1］と同じであった。
また、上記の分割により残った一方のＧａＮ基板をＨイオン注入側からビッカース圧子を当て、２０ｇｆの荷重を加えて、クラックの発生の有無を調べた。さらに、残った一方のＧａＮ基板のＨイオン注入側表面から研磨を行い、ビッカース圧子の圧痕がなくなるまでの研磨時間を比較した。水素イオン注入を行わなかったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間に対する上記Ｈイオン注入を行ったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間の相対比を算出した。上記の結果を表３にまとめた。
Figure 2010180081
表３から明らかなように、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板は、クラックの発生が無く、研磨時間が短くなり、加工性が向上していることがわかった。
（実施例３）
酸素をドーピングした直径２インチ（５．０８ｃｍ）×厚さ３００μｍの両主面が鏡面研磨されたＧａＮ基板を３枚準備した。ＧａＮ基板は六方晶であり、その一方の主面はＧａ表面（（０００１）表面）であった。また、ＧａＮ基板は、比抵抗が１Ω・ｃｍ以下であり、キャリア濃度が１×１０17ｃｍ-3以上であった。
上記ＧａＮ基板のうち２枚のＧａＮ基板のＧａ表面側からＨｅイオンを注入した。Ｈｅイオンの加速電圧は１００ｋｅＶで、ドーズ量は５×１０16ｃｍ-2または２．５×１０17ｃｍ-2とした。Ｈｅイオンを注入したＧａＮ基板を半分に分割し、分割した一方のＧａＮ基板の断面のＡＥＳを行って、Ｈｅイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ／Ｎ組成比［(Ｇａ／Ｎ)1］に対するＨｅイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)2］、すなわち［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］を算出した。また、Ｈｅイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ組成［(Ｇａ)1］に対するＨｅイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＧａ組成［(Ｇａ)2］の比［(Ｇａ)2］／［(Ｇａ)1］、Ｈｅイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＮ組成［(Ｎ)1］に対するＨｅイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＮ組成［(Ｎ)2］の比［(Ｎ)2］／［(Ｎ)1］を算出した。Ｈｅイオン注入を行ったいずれのＧａＮ基板についても、Ｇａ表面から約０．６μｍの深さＤにおいて［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が最大になった。なお、Ｈｅイオン注入をしなかったＧａＮ基板も半分に分割して、分割した断面のＡＥＳを行ったところ、そのＧａ／Ｎ組成比［(Ｇａ／Ｎ)0］、Ｇａ組成［(Ｇａ)0］およびＮ組成［(Ｎ)0］は均一であり、それぞれ、Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)1］、Ｇａ組成［(Ｇａ)1］およびＮ組成［(Ｎ)1］と同じであった。
また、上記の分割により残った一方のＧａＮ基板をＨｅイオン注入側からビッカース圧子を当て、２０ｇｆの荷重を加えて、クラックの発生の有無を調べた。さらに、残った一方のＧａＮ基板のＨｅイオン注入側表面から研磨を行い、ビッカース圧子の圧痕がなくなるまでの研磨時間を比較した。Ｈｅイオン注入を行わなかったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間に対する上記Ｈｅイオン注入を行ったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間の相対比を算出した。上記の結果を表４にまとめた。
Figure 2010180081
表４から明らかなように、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板は、クラックの発生が無く、研磨時間が短くなり、加工性が向上していることがわかった。
（実施例４）
酸素をドーピングした直径２インチ（５．０８ｃｍ）×厚さ３００μｍの両主面が鏡面研磨されたＧａＮ基板を３枚準備した。ＧａＮ基板は六方晶であり、その一方の主面はＧａ表面（（０００１）表面）であった。また、ＧａＮ基板は、比抵抗が１Ω・ｃｍ以下であり、キャリア濃度が１×１０17ｃｍ-3以上であった。
上記ＧａＮ基板のうち２枚のＧａＮ基板のＧａ表面側からＨイオンを注入した。Ｈイオンの加速電圧は１６０ｋｅＶで、ドーズ量は８×１０16ｃｍ-2または１．７×１０17ｃｍ-2とした。Ｈイオンを注入したＧａＮ基板を半分に分割し、分割した一方のＧａＮ基板の断面のＡＥＳを行って、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ／Ｎ組成比［(Ｇａ／Ｎ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)2］、すなわち［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］を算出した。また、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＧａ組成［(Ｇａ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＧａ組成［(Ｇａ)2］の比［(Ｇａ)2］／［(Ｇａ)1］、Ｈイオン非注入領域（イオン注入主面から深さＤ＋４ΔＤより深い第１領域）のＮ組成［(Ｎ)1］に対するＨイオン注入領域（イオン注入主面から深さＤ＋ΔＤの第２領域）のＮ組成［(Ｎ)2］の比［(Ｎ)2］／［(Ｎ)1］を算出した。Ｈイオン注入を行ったいずれのＧａＮ基板についても、Ｇａ表面から約１．１μｍの深さＤにおいて［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が最大になった。なお、Ｈイオン注入をしなかったＧａＮ基板も半分に分割して、分割した断面のＡＥＳを行ったところ、そのＧａ／Ｎ組成比［(Ｇａ／Ｎ)0］、Ｇａ組成［(Ｇａ)0］およびＮ組成［(Ｎ)0］は均一であり、それぞれ、Ｇａ／Ｎ組成比［(Ｇａ／Ｎ)1］、Ｇａ組成［(Ｇａ)1］およびＮ組成［(Ｎ)1］と同じであった。
また、上記の分割により残った一方のＧａＮ基板をＨイオン注入側からビッカース圧子を当て、２０ｇｆの荷重を加えて、クラックの発生の有無を調べた。さらに、残った一方のＧａＮ基板のＨイオン注入側表面から研磨を行い、ビッカース圧子の圧痕がなくなるまでの研磨時間を比較した。水素イオン注入を行わなかったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間に対する上記Ｈイオン注入を行ったＧａＮ基板における上記分割により残った一方のＧａＮ基板の上記研磨時間の相対比を算出した。上記の結果を表５にまとめた。
Figure 2010180081
表５から明らかなように、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板は、クラックの発生が無く、研磨時間が短くなり、加工性が向上していることがわかった。
（実施例５）
酸素をドーピングした直径２インチ（５．０８ｃｍ）×厚さ３００μｍの両主面が鏡面研磨されたＧａＮ基板を準備した。ＧａＮ基板は六方晶であり、その一方の主面はＧａ表面（（０００１）表面）であった。また、ＧａＮ基板は、比抵抗が１Ω・ｃｍ以下であり、キャリア濃度が１×１０17ｃｍ-3以上であった。
次に、上記ＧａＮ基板のＮ表面側からＨイオンを注入した。Ｈイオンの加速電圧は１００ｋｅＶで、ドーズ量は７×１０17ｃｍ-2とした。
次に、上記のＨイオン注入ＧａＮ基板の活性化されたＮ表面と、厚さ３５０μｍのＳｉ下地基板表面に厚さ１００ｎｍのＳｉＯ2層が形成されたＳｉＯ2／Ｓｉテンプレート基板（異種基板）との活性化されたＳｉＯ2層表面とを接合させた。ここで、ＳｉＯ2／Ｓｉテンプレート基板の作製は、Ｓｉ下地基板の表面を熱酸化させることにより行った。また、Ｈイオン注入ＧａＮ基板のＮ表面およびＳｉＯ2／Ｓｉテンプレート基板のＳｉＯ2層表面の活性化は、ＲＩＥ（反応性イオンエッチング）を用いて上記表面にガスプラズマに接触させることにより行った。ガスプラズマ条件は、Ａｒガス流量が５０ｓｃｃｍ（１ｓｃｃｍは、標準状態の気体が１分間に１ｃｍ3流れる流量をいう）Ａｒガスの雰囲気圧力が６．７Ｐａ、ＲＦパワーが１００Ｗであった。また、Ｎ表面を活性化させたＨイオン注入基板とＳｉＯ2層を活性化させたＳｉＯ2／Ｓｉテンプレート基板との接合は、大気中２５℃の雰囲気温度下０．５ＭＰａの圧力を加えることによりで行った。さらに、接合強度を高めるために、Ｎ2ガス雰囲気中２００℃で２時間熱処理を行った。
次に、Ｈイオン注入ＧａＮ基板とＳｉＯ2／Ｓｉテンプレート基板とが接合した基板を、Ｎ2ガス雰囲気中８００℃で１時間熱処理することにより、Ｈイオン注入ＧａＮ基板がＨイオン注入領域（第２領域）で分離して、ＳｉＯ2／Ｓｉテンプレート基板（異種基板）に厚さ０．８μｍのＧａＮ層が接合したＧａＮ層接合基板が得られた。
上記で得られたＧａＮ層接合基板のＧａＮ層の上記第２領域および第２領域以外の第１領域は、ＡＥＳを行ったところ、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．３６、［(Ｇａ)2］／［(Ｇａ)1］／が１．１４、および［(Ｎ)2］／［(Ｎ)1］が０．８４であった。
すなわち、［(Ｇａ／Ｎ)2］／［(Ｇａ／Ｎ)1］が１．０５以上であり、さらに好ましくは［(Ｇａ)2］／［(Ｇａ)1］が１．０５以上または［(Ｎ)2］／［(Ｎ)1］が０．９４以下であるＧａＮ基板を用いることにより、加工性よく、ＧａＮ層接合基板が得られることがわかった。
（実施例６）
図４を参照して、実施例５において製造したＧａＮ層接合基板を用いて、以下のようにして半導体デバイスＡを製造した。すなわち、上記のＧａＮ層接合基板１のＧａＮ層２０ａ上に、ＭＯＣＶＤ法により、ＩＩＩ族窒化物半導体エピタキシャル層３０として、厚さ５μｍのｎ型ＧａＮ層３１、厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層（ｎ型ＡｌsＧａ1-sＮ層３２）、６対のＩｎ0.15Ｇａ0.85Ｎ層およびＩｎ0.01Ｇａ0.99Ｎ層からなるＭＱＷ（多重量子井戸）構造を有する厚さ１００ｎｍの発光層３３、厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層（ｐ型ＡｌtＧａ1-tＮ層３４）、厚さ０．１５μｍのｐ型ＧａＮ層３５を順次成長させた。次に、メサエッチングによりｎ型ＧａＮ層３１の一部の表面を露出させた。次に、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を、表面が露出したｎ型ＧａＮ層３１上にｎ側電極５２を形成した。
一方、上記半導体デバイスと比較するため、典型的な半導体デバイスＲを以下のようにして作製した。図５を参照して、まず、サファイア基板（異種基板１０）上に、ＭＯＣＶＤ法により、厚さ５０ｎｍのＡｌＮバッファ層（ＩＩＩ族窒化物バッファ層３）を形成した以外は、上記半導体デバイスＡと同様にして、ＩＩＩ族窒化物半導体エピタキシャル層３０、ｐ側電極５１およびｎ側電極５２を形成した。
上記半導体デバイスＡおよびＲについて、注入電流８０ｍＡでピーク波長４５０ｎｍにおける発光スペクトルの発光強度をＥＬ（エレクトロルミネッセンス）法により測定したところ、半導体デバイスＲの発光強度に対する半導体デバイスＡの相対発光強度は、１．２２となった。このことから、結晶性の高いＧａＮ層を有するＧａＮ層接合基板を用いることにより特性の高い半導体デバイスが得られることが確認できた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
１ ＧａＮ層接合基板、３ ＩＩＩ族窒化物バッファ層、１０ 異種基板、２０ ＧａＮ基板、２０ａ ＧａＮ層、２０ｂ 残部ＧａＮ基板、２０ｉ 第２領域、２０ｊ 第１領域、２０ｍ 主面、３０ ＩＩＩ族窒化物半導体エピタキシャル層、３１ ｎ型ＧａＮ層、３２ ｎ型ＡｌsＧａ1-sＮ層、３３ 発光層、３４ ｐ型ＡｌtＧａ1-tＮ層、３５ ｐ型ＧａＮ層、５１ ｐ側電極、５２ ｎ側電極。

Claims (13)

  1. 第１領域と、前記第１領域に比べてＧａ／Ｎ組成比が高い第２領域とを含み、
    前記第２領域は、一方の主面から所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、前記深さＤにおけるＧａ／Ｎ組成比と前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差が、前記深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差の３倍であり、
    前記第２領域のＧａ／Ｎ組成比が、前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上であるＧａＮ基板。
  2. 前記第２領域のＧａ組成が、前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ組成に対して１．０５以上である請求項１に記載のＧａＮ基板。
  3. 前記第２領域のＮ組成が、前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＮ組成に対して０．９４以下である請求項１に記載のＧａＮ基板。
  4. 前記第２領域のＧａ組成およびＮ組成が、それぞれ前記第１領域の深さＤ＋４ΔＤ以上の深さにおけるＧａ組成およびＮ組成と異なる請求項１から請求項３までのいずれかに記載のＧａＮ基板。
  5. 前記第２領域は、ＧａおよびＮ以外の元素のイオン、原子または電子を含む請求項１から請求項４までのいずれかに記載のＧａＮ基板。
  6. 前記第２領域は結晶歪みを有する歪み領域であり、外部から加えられるエネルギーにより前記第２領域において分離される請求項１から請求項５までのいずれかに記載のＧａＮ基板。
  7. 前記エネルギーは、熱エネルギー、電磁波エネルギー、光エネルギー、力学的エネルギーおよび流体エネルギーの少なくともいずれかである請求項６に記載のＧａＮ基板。
  8. 第１領域と、前記第１領域に比べてＧａ／Ｎ組成比が高い第２領域とを含むＧａＮ基板の製造方法であって、
    一方の主面側からイオン、原子もしくは電子を注入することにより、または、レーザを照射することにより、前記主面から所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、前記注入または前記照射前のＧａ／Ｎ組成比に対して１．０５倍以上のＧａ／Ｎ組成比を有する前記第２領域を形成するＧａＮ基板の製造方法。
  9. 前記第２領域のＧａ組成は、前記注入または前記照射前のＧａ組成に対して１．０５以上である請求項８に記載のＧａＮ基板の製造方法。
  10. 前記第２領域のＮ組成は、前記注入または前記照射前のＮ組成に対して０．９４以下である請求項８に記載のＧａＮ基板の製造方法。
  11. 前記第２領域のＧａ組成およびＮ組成が、それぞれ前記注入または前記照射前のＧａ組成およびＮ組成と異なる請求項８から請求項１０までのいずれかに記載のＧａＮ基板の製造方法。
  12. ＧａＮ層と、前記ＧａＮ層と化学組成が異なる異種基板と、が接合しているＧａＮ層接合基板であって、
    請求項１から請求項７までのいずれかのＧａＮ基板を準備する第１工程と、
    前記ＧａＮ基板の前記主面に前記異種基板を接合する第２工程と、
    前記ＧａＮ基板を前記第２領域において分離して、前記異種基板に接合したＧａＮ層を形成することにより、前記ＧａＮ層接合基板を得る第３工程と、を備えるＧａＮ層接合基板の製造方法。
  13. 請求項１２の製造方法により得られたＧａＮ層接合基板を準備する工程と、
    前記ＧａＮ層接合基板の前記ＧａＮ層上に、少なくとも１層のＩＩＩ族窒化物半導体エピタキシャル層を形成する工程と、を備える半導体デバイスの製造方法。
JP2009023775A 2009-02-04 2009-02-04 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法 Pending JP2010180081A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009023775A JP2010180081A (ja) 2009-02-04 2009-02-04 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
PCT/JP2009/069350 WO2010089928A1 (ja) 2009-02-04 2009-11-13 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
US13/147,806 US20110315997A1 (en) 2009-02-04 2009-11-13 GaN Substrate and Method of Its Manufacture, Method of Manufacturing GaN Layer-Bonded Substrate, and Method of Manufacturing Semiconductor Device
EP09839702A EP2395134A1 (en) 2009-02-04 2009-11-13 GaN SUBSTRATE AND METHOD OF ITS MANUFACTURE, METHOD OF MANUFACTURING GaN LAYER-BONDED SUBSTRATE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
CN2009801562018A CN102308032A (zh) 2009-02-04 2009-11-13 GaN衬底、制造GaN衬底的方法、制造接合有GaN层的衬底的方法和制造半导体器件的方法
TW098143447A TW201030814A (en) 2009-02-04 2009-12-17 Gan substrate, method for manufacturing gan substrate, method for manufacturing gan layer bonded substrate and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009023775A JP2010180081A (ja) 2009-02-04 2009-02-04 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011054514A Division JP2011176322A (ja) 2011-03-11 2011-03-11 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2010180081A true JP2010180081A (ja) 2010-08-19

Family

ID=42541841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009023775A Pending JP2010180081A (ja) 2009-02-04 2009-02-04 ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US20110315997A1 (ja)
EP (1) EP2395134A1 (ja)
JP (1) JP2010180081A (ja)
CN (1) CN102308032A (ja)
TW (1) TW201030814A (ja)
WO (1) WO2010089928A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119224A1 (en) * 2010-11-15 2012-05-17 Ngk Insulators, Ltd. Composite substrate and method for manufacturing composite substrate
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
JP2017165624A (ja) * 2016-03-17 2017-09-21 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体積層物

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029472A1 (en) * 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6405767B2 (ja) * 2014-07-24 2018-10-17 住友電気工業株式会社 窒化ガリウム基板
CN114395805B (zh) * 2022-01-11 2023-05-16 中国科学院长春光学精密机械与物理研究所 一种反应腔系统及其实现AlGaN组分调制的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025497A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2008285397A (ja) * 2007-01-26 2008-11-27 Silicon Genesis Corp 厚膜材料劈開工程中の温度制御装置および温度制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025497A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2008285397A (ja) * 2007-01-26 2008-11-27 Silicon Genesis Corp 厚膜材料劈開工程中の温度制御装置および温度制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119224A1 (en) * 2010-11-15 2012-05-17 Ngk Insulators, Ltd. Composite substrate and method for manufacturing composite substrate
US9070547B2 (en) * 2010-11-15 2015-06-30 Ngk Insulators, Ltd. Composite substrate and method for manufacturing composite substrate
DE102011086304B4 (de) 2010-11-15 2022-08-18 Ngk Insulators, Ltd. Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats
JP2015046486A (ja) * 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
JP2017165624A (ja) * 2016-03-17 2017-09-21 株式会社サイオクス 窒化物半導体テンプレートおよび窒化物半導体積層物

Also Published As

Publication number Publication date
CN102308032A (zh) 2012-01-04
WO2010089928A1 (ja) 2010-08-12
TW201030814A (en) 2010-08-16
EP2395134A1 (en) 2011-12-14
US20110315997A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP5765037B2 (ja) 複合基板の製造方法
WO2010089928A1 (ja) ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP4631946B2 (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
EP2006887A2 (en) III-V Nitride semiconductor layer-bonded substrate and semiconductor device
WO2009090821A1 (ja) Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2010182936A (ja) 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP5865440B2 (ja) β−Ｇａ２Ｏ３系単結晶基板の製造方法
US10186451B2 (en) Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP2009091175A (ja) ＧａＮエピタキシャル基板、半導体デバイス、ＧａＮエピタキシャル基板及び半導体デバイスの製造方法
JP2011100860A (ja) イオン注入ｉｉｉ族窒化物半導体基板ならびにｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP2011176322A (ja) ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
JP6146042B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP2012066943A (ja) 窒化物半導体形成用基板及び窒化物半導体
JP2009190936A (ja) Ｉｉｉ族窒化物結晶の製造方法
JP5544875B2 (ja) 複合基板
JP2006032736A (ja) 半導体素子の製造方法
JP6146041B2 (ja) Ｉｉｉ族窒化物複合基板および積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5568940B2 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP2015164162A (ja) 半導体積層構造体及び半導体素子
JP2008085060A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2010192698A (ja) イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214