JP2017114694A - 化合物半導体積層基板及びその製造方法、並びに半導体素子 - Google Patents

化合物半導体積層基板及びその製造方法、並びに半導体素子 Download PDF

Info

Publication number
JP2017114694A
JP2017114694A JP2015248594A JP2015248594A JP2017114694A JP 2017114694 A JP2017114694 A JP 2017114694A JP 2015248594 A JP2015248594 A JP 2015248594A JP 2015248594 A JP2015248594 A JP 2015248594A JP 2017114694 A JP2017114694 A JP 2017114694A
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
atoms
laminated
polar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015248594A
Other languages
English (en)
Inventor
弘幸 長澤
Hiroyuki Nagasawa
弘幸 長澤
芳宏 久保田
Yoshihiro Kubota
芳宏 久保田
昌次 秋山
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cusic Inc
Shin Etsu Chemical Co Ltd
Original Assignee
Cusic Inc
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cusic Inc, Shin Etsu Chemical Co Ltd filed Critical Cusic Inc
Priority to JP2015248594A priority Critical patent/JP2017114694A/ja
Publication of JP2017114694A publication Critical patent/JP2017114694A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】化合物半導体積層基板の表裏面の極性面を単一極性として半導体素子の工程設計を容易にするとともに、複雑な基板加工を施すこと無く、結晶中の転位の運動を抑制し、低コストで高性能な半導体素子の製造を可能とする化合物半導体積層基を提供する。【解決手段】A及びBを構成元素として含む同一組成で単結晶の2枚の化合物半導体基板2a、2bが積層された基板であって、その積層基板20の表裏面20f、20rがA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面2abが積層基板20の表面に平行で、上記積層基板表裏面20f、20rの極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面であることを特徴とする。【選択図】図2

Description

パワー半導体素子の製造に好ましく用いることのできる化合物半導体積層基板に関し、特に、結晶内部での転位の伝搬を阻止して安定動作をもたらすと共に、基板の表面と裏面の面極性の違いを解消し、半導体素子製造工程における表面処理特性の最適化や工程設計を容易にする化合物半導体積層基板及びその製造方法、並びに半導体素子に関する。
炭化珪素や窒化ガリウムなどをはじめとする化合物半導体は、その物理的・化学的・電気的特性から、高温・高耐圧・低損失のパワー半導体素子や超高速スイッチング素子など、一般的に用いられているシリコンでは実現不可能な高性能半導体素子の材料として注目を浴びている。実際に、スイッチング電源や電車や自動車などのモーター駆動用のスイッチング素子の基板材料として化合物半導体が用いられることにより、著しい省エネルギー特性や小型・軽量化が実現され始めている。
以上のように、優れた特長を有する化合物半導体ではあるが、シリコンのような単体の半導体に比べて幾つかの使用上の制限がある。その制限の一つは、化合物半導体結晶表面が極性を有することである。即ち、構成元素AとBからなる単結晶の化合物半導体基板は、必然的に、A原子からなり(終端され)該A原子の未結合手が露出した極性面(A極性面、以下A面ともいう)とB原子からなり(終端され)該B原子の未結合手が露出した極性面(B極性面、以下B面ともいう)を有する。
このとき、化合物半導体結晶が立方晶、六方晶そして菱面体の場合においては、極性面は結晶格子の最密面に現れる。即ち、立方晶の最密面は{111}面であるが、シリコンではいかなる{111}面もSi極性面であり等価であるのに対し、立方晶の化合物半導体結晶では(111)面がカチオン原子が露出する面、その反対側の(−1−1−1)面がアニオン原子が露出する面となる。具体的には、立方晶炭化珪素(SiC)においては(111)面がSi面、そしてその反対側の面である(−1−1−1)面はC面となる。一方、六方晶や菱面体の化合物半導体結晶の最密面は{0001}面であるが、(0001)面と(000−1)面は等価ではなく、前者はカチオン原子が露出する面、後者はアニオン原子が露出する面である。六方晶炭化珪素においては(0001)面がSi面、(000−1)面がC面となる。同様に、ガリウムヒ素(GaAs)においては(111)面がGa面、(−1−1−1)面がAs面、ガリウム燐(GaP)においては(111)面がGa面、(−1−1−1)面がP面、窒化ガリウム(GaN)においては(0001)面がGa面、(000−1)面がN面となる。
化合物単結晶基板を用いた半導体素子の製造を困難にする主要因は、極性面によって物理的・化学的・電気的特性が異なる点であり、特定の極性面に対して素子の最適化を図ると、他方の極性面上の特性が損なわれる事態がしばしば起こる。このような極性面の特性の違いは、(1)最表面の原子とその1層下の原子との結合エネルギーが極性により変わること、(2)原子毎のイオン化傾向の違いを反映して表面ポテンシャルも異なること、の2点が起因している。
以上のような極性面の違いにより、例えば半導体と金属との接合特性が異なり、一方の面においては整流性を示すにもかかわらず、他方の面ではオーミック特性を示したり、異なるコンタクト抵抗を示すなどの問題を生じさせる。
また、酸化速度も極性面により異なり、熱酸化処理を施すと、基板の表面と裏面で酸化膜の膜厚に大きな差が生ずることも有る。例えば、炭化珪素においてはC面の熱酸化速度がSi面の熱酸化速度の3倍であるため、Si面上において所望の膜厚の熱酸化膜を得ようとすると、C面上においてはその3倍の熱酸化膜が形成してしまう。このため、極性面ごとに別々の酸化処理をしたり、一方の酸化膜を所望の膜厚までエッチングしたりするなどの余計な工程が必要となる。
また、表面を平滑化させるための研磨条件も極性面ごとに異なる。例えば、炭化珪素基板においては平滑な表面を得る際に化学的機械研磨(CMP)が施されることがあるが、CMP処理に用いるスラリーのpHによりC面とSi面の研磨速度が変わる。例えば、Si面に対して平滑な表面の得られるアルカリ条件でのCMPにおいてはC面がSi面より早くエッチングされるため、C面上において平滑な面を得ることができなくなる。このため、Si面とC面とでは、異なるCMP条件を適用せざるを得ず、両面を同時に研磨することはできない。
更に深刻な問題は、化合物半導体基板上のホモエピタキシャル成長条件も極性面の影響を受けることである。化合物半導体結晶をエピタキシャル成長する際には、固相、液相、気相の別を問わず、その複数の構成元素を基板表面に供給しなければならない。この場合、元素の取り込み効率は極性面ごとに異なる。例えば、供給律速下における元素AとBからなる化合物半導体結晶のエピタキシャル成長を前提とした場合、A極性面上でのエピタキシャル成長速度を律速するのはB原子の供給量であり、他方のB極性面上でのエピタキシャル成長速度を律速するのはA原子の供給量である。必然的に、A原子の供給量を増すとB極性面のエピタキシャル成長速度が増加し、A極性面のエピタキシャル成長速度が低下する。これに加えて、各極性面における不純物の取り込み効率も変わる。即ち、A原子の格子位置を置換する不純物の濃度はB極性面の成長速度の増加に伴って低下し、B原子の格子位置を置換する不純物の濃度はA極性面の成長速度の増加に伴って低下する。以上のように、化合物半導体結晶においては、全ての極性面上で所望の膜厚と不純物濃度のエピタキシャル成長膜を同時に得ることは困難であり、それぞれの極性面ごとに固有の条件でエピタキシャル成長を実施しなければならず、工程の複雑化とコスト増加などの問題が生じてしまう。
特に、炭化珪素のエピタキシャル成長においては、最密面の積層順序を正確に伝搬させる必要がある。このため、特許文献1(米国特許第5011549号明細書)に提示されるように、結晶成長する表面を最密面から特定方向に微傾斜させて積層順序を横方向に伝搬させるステップフローエピタキシーが用いられる。ただし、最適な微傾斜角は極性面ごとに異なるため、図5が示す断面図のように、Si面(A面)とC面(B面)では異なる微傾斜角が必要となり、基板断面形状がくさび状となり平行度が損なわれることから、半導体素子製造時にはフォトリソグラフィー工程が困難になるなどの問題が生ずる。
また、高性能な半導体素子を製造するうえで、化合物半導体結晶中の結晶欠陥は大きな障害要因となる。シリコンと異なり、化合物半導体結晶中には多数の欠陥が含まれ、これが半導体素子の動作に影響を及ぼす。例えば、線欠陥である転位は結晶中の特定の結晶方位に沿って伝搬し、半導体素子のブロッキング特性を損なわせる。また、転位の軌跡は積層欠陥として残留し、これが結晶中のキャリアの移動を妨げたり、リークパスとして振る舞ったりする。
更に、転位は外部応力や電界、キャリア消滅時のエネルギーによっても移動し、半導体素子の長期的な動作特性を不安定なものとする。これまで、転位や積層欠陥の対策に関しては、多くの発明が成されてきた。例えば、特許文献2(特許第3576432号公報)では、炭化珪素をエピタキシャル成長する際のシリコン基板表面に特性方向に略平行な起伏を設け、特定の極性面を特定方向に配向することにより反位相領域境界面や積層欠陥などの解消を導く手段を提供している。しかしながら、炭化珪素のエピタキシャル成長に先立って、シリコン基板に加工を施す必要が有ることや、外部応力による転位の運動を抑制できないこと、そして可動転位の運動によって発生する積層欠陥は完全に解消できないなどの課題が残されていた。
また、転位の運動を完全に抑制するとともに、積層欠陥の密度を著しく低減するために、特許文献3(国際公開第2012/067105号)では、結晶の内部に内包領域を設け、この内包領域で転位の伝搬を遮る手段を開示している。この発明では、転位や積層欠陥密度が大幅に低減できるが、結晶内部に内包領域を形成する工程が複雑であるとともに、内包領域が電気抵抗を高めてしまい、高効率の半導体素子を低コストで製造することが難しくなっていた。
また、非特許文献1(H. Nagasawa, R. Gurunathan, M. Suemitsu, Materials Science Forum Vols. 821-823 (2015) 108-114)では、内包領域を用いるまでもなく、反位相領域境界面が転位の運動を完全に阻止することが見出されている。このため、反位相領域境界面を意図的に結晶内部に発生させれば転位と積層欠陥の解消が図られる。そこで、特許文献4(特開2011−84435号公報)では、特許文献2の開示する手段を進歩させ、炭化珪素を成長させる基板表面に離散的な起伏を設けて反位相領域境界面を発生させ、これにより積層欠陥の拡大を阻止する手段を開示している。
しかしながら、特許文献4の方法によっては反位相領域境界面の極性を制御することは不可能である。反位相領域境界面は化合物結晶特有の面欠陥であり、これは異種原子同士の結合により形成されるべき格子が同種の元素の原子同士の結合により構成された面である。反位相領域境界面がアニオン同士の結合で形成されると、伝導帯の下端のエネルギーが低下する。反対に、反位相領域境界面がカチオン同士の結合で形成されると、価電子帯の上端のエネルギーが高くなる。このため、反位相領域境界面にアニオン−アニオンの結合とカチオン−カチオンの結合の両方が含まれると、本来半導体的であるべき電子物性が半金属的な電子物性に変化してしまい、半導体素子のブロッキング特性が大きく劣化してしまう。従って、特許文献4が開示する構造では積層欠陥は低減できるものの、残留した反位相領域境界面が半金属となり、実用的な半導体素子を得ることが困難となる。また、特許文献2と同様に、基板表面に起伏を設けるなどの付加的な工程が増えてしまい、コスト低減が難しくなる。
米国特許第5011549号明細書 特許第3576432号公報 国際公開第2012/067105号 特開2011−84435号公報
H. Nagasawa, R. Gurunathan, M. Suemitsu, Materials Science Forum Vols. 821-823 (2015) 108-114 Naoki Hatta, Takamitsu Kawahara, Kuniaki Yagi, Hiroyuki Nagasawa, Sergey Reshanov, Adolf Schoner; Materials Science Forum Vols. 717-720 (2012), pp 173-176 T.Kawahara, N.Natta, K.Yagi, H.Uchida, M.Kobayashi, M.Abe, H.Nagasawa, B.Zippelius, G.Pensl, Materials Science Forum Vols.645-648 (2010) pp.339-342
本発明は、上記事情に鑑みなされたもので、化合物半導体積層基板の表裏面の極性面を単一極性(互いに同一の極性)として半導体素子の工程設計を容易にするとともに、複雑な基板加工を施すこと無く、結晶中の転位の運動を抑制し、低コストで高性能な半導体素子の製造を可能とする化合物半導体積層基板及びその製造方法、並びに半導体素子を提供することを目的とする。
本発明者らは、上記目的を達成するため、単結晶の化合物半導体基板の表裏面の極性を統一しつつ、転位の運動を抑制するための手段を鋭意検討した。
まず、化合物半導体の単結晶(化合物半導体結晶ともいう)の極性面は最密面に現れること、そして該結晶における特定の極性面の反対側の面も極性面であり、その極性は異なるものであることに注目した。即ち、最密面が表面と裏面に露出するように化合物半導体結晶を平板状に加工すると、その平板の表面側と裏面側は異なる極性面となる。これは、磁石の一方がN極であれば、その反対側は、必ずS極になることと同じと考えればよい。
ここで、図1(a)のように、A及びBを構成元素として含む化合物半導体の単結晶基板であって、その一方の主面をA原子(元素Aの原子)からなり該A原子の未結合手が露出した極性面1cp1であるA面とし、他方の主面をB原子からなり該B原子の未結合手が露出した極性面1cp2であるB面とした厚みが一定の化合物半導体単結晶の板(原板1)を想定する。この原板1を表面に対して水平に切断した場合、原板1は基板1aと基板1bの2枚の化合物半導体基板に分離する(図1(b))。基板1aの表面はA面なので、その裏面側(切断面)はB面となる。一方、基板1bの裏面はB面なので、表面側(切断面)にはA面が現れる。その結果、基板1aを上下反転させて基板1bに接合すると、双方の基板はA面同士が接合された界面1abを有する新たな基板(化合物半導体積層基板10)が出来上がる(図1(c))。ここで、積層基板10の表面も裏面もB面となり、単結晶の化合物半導体の基板でありながらも、その積層基板10の表裏面に露出する極性面は単一極性(互いに同じ極性)に統一される。
ところで、新たに形成された積層基板10に含まれる界面1abは、同種の元素の原子同士の結合(A原子−A原子)であることから、反位相領域境界面であるとみなされる。この場合、非特許文献1に記載された通り、界面1abは転位の運動を妨げるので、積層基板10に含まれる転位密度や積層欠陥密度は特許文献4に開示される発明と同様に低減可能であり、かつこれを用いた半導体素子の動作特性の長期的安定性は高められる。また、特許文献4とは異なり、反位相領域境界面はアニオン−アニオン結合、カチオン−カチオン結合のいずれか一方であることから、半金属的な振るまいとはならず、半導体素子のブロッキング特性が大きく損なわれる弊害は解消される。更に、界面1abは表面に露出しないので、表面近傍に活性領域が形成されるようなMOSFET(metal-oxide-semiconductor field-effect transistor)やSBD(Schottky Barrier Diode)を製造するに当たっては、界面1abである反位相領域境界面は全く影響を及ぼさない。
本発明者らは、以上のように得られた知見に基づいて更に検討を行い、本発明を成すに至った。
即ち、本発明は、下記の化合物半導体積層基板及びその製造方法、並びに半導体素子を提供する。
〔1〕 A及びBを構成元素として含む同一組成で単結晶の2枚の化合物半導体基板が積層された基板であって、その積層基板の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面が積層基板の表面に平行で、上記積層基板表裏面の極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面であることを特徴とする化合物半導体積層基板。
〔2〕 炭化珪素、窒化ガリウム、ガリウム砒素、ガリウム燐、インジウム燐、窒化アルミニウム又はインジウムアンチモンからなることを特徴とする〔1〕記載の化合物半導体積層基板。
〔3〕 積層された化合物半導体基板はそれぞれ均一な厚みを有することを特徴とする〔1〕又は〔2〕記載の化合物半導体積層基板。
〔4〕 同一組成で単結晶の2枚の化合物半導体基板が積層された基板の製造方法であって、一方の主面をA原子からなり該A原子の未結合手が露出した極性面であるA面とし、他方の主面をB原子からなり該B原子の未結合手が露出した極性面であるB面とした、A及びBを構成元素として含む同一組成で単結晶の化合物半導体基板を2枚用意し、この2枚の化合物半導体基板のB面同士又はA面同士を接合して上記2枚の化合物半導体基板を積層し、該積層基板の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面が積層基板の表面に平行で、積層基板表裏面の極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面である化合物半導体積層基板を得ることを特徴とする化合物半導体積層基板の製造方法。
〔5〕 上記2枚の化合物半導体基板のうち一方の化合物半導体基板について、他方の化合物半導体基板と接合する面に予めイオン注入を行っておき、上記接合した後にこのイオン注入領域で剥離させて化合物半導体基板の薄層化を行うことを特徴とする〔4〕記載の化合物半導体積層基板の製造方法。
〔6〕 上記2枚の化合物半導体基板は、同一の単結晶の化合物半導体基板から採取されたものであることを特徴とする〔4〕又は〔5〕記載の化合物半導体積層基板の製造方法。
〔7〕 上記接合前に、上記2枚の化合物半導体基板のいずれか一方又は両方の接合面に表面活性化処理を施すことを特徴とする〔4〕〜〔6〕のいずれかに記載の化合物半導体積層基板の製造方法。
〔8〕 〔1〕〜〔3〕のいずれかに記載の化合物半導体積層基板を用いた半導体素子。
本発明の化合物半導体積層基板によれば、化合物半導体結晶の基板であるにも拘らず、その表面と裏面は同一の極性であることから、表裏の様々な物理的・化学的性質(酸化速度、エッチング速度、研磨速度など)が厳密に一致し、基板の表裏に対するウエハ加工条件(べべリング、洗浄、研削、研磨など)が一致するので、表裏の同時処理が可能となる。特に、ウエハ表裏にプロセス処理を施すようなディスクリート半導体用のウエハ製造に当たっては、表裏とも同一の処理で同一の性状の面が得られるため、有益である。これに加え、半導体素子の製造に当たっても化合物半導体積層基板の表裏面について同一の工程条件を最適な工程条件として同時に施すことが可能となり、コスト低減が促進される。また、高品質なホモエピタキシャル成長層を化合物結晶上に得ようとする場合には、意図的に結晶面に対して特定の微傾斜を有する表面を基板として用いるが、本発明による基板を用いれば、表裏とも同一の性状の結晶面であるため、最適な微傾斜角も表裏で完全に一致し、表裏の平行度が損なわれることが無く、素子製造に適した平行度の高いウエハを得ることができる。特に、化合物半導体複合基板の表面と同様の条件で裏面側にもエピタキシャル成長が可能であることから、IGBT(Insulated Gate Bipolar Transistor)のコレクタ層となるp型の層を裏面側にエピタキシャル成長により形成することが可能となり、半導体素子製造工程の自由度が増す。
更に、本発明の化合物半導体複合基板はその内部に単一極性の反位相領域境界面を必須構成として含む。反位相領域境界面は単一極性であることから、半金属的な性質とはならず、半導体素子のブロッキング特性が保たれる。また、反位相領域境界面が転位の運動を妨げるので、積層欠陥密度の低減、並びに半導体素子の長期的安定性が確実なものとなる。
この効果は、極性を有する化合物半導体結晶、例えば、炭化珪素、窒化ガリウム、ガリウム砒素、ガリウム燐、インジウム燐、窒化アルミニウム、インジウムアンチモンにおいて同様に発現する。
本発明に係る化合物半導体積層基板の構成及び製造手順を示す概念図である。 本発明に係る化合物半導体積層基板の断面構成を示す概略図である。 本発明に係る化合物半導体積層基板の製造方法の実施形態1における製造工程を示す図である。 本発明に係る化合物半導体積層基板の製造方法の実施形態2における製造工程を示す図である。 極性面に対してエピタキシャル成長に最適な微傾斜加工を施した従来の化合物半導体基板の構成を示す断面図である。
以下に、本発明に係る化合物半導体積層基板及びその製造方法について説明する。
[化合物半導体積層基板]
図2に、本発明に係る化合物半導体積層基板の断面構成を示す。図2に示すように、化合物半導体積層基板20は、同一組成で単結晶の2枚の化合物半導体基板2a、2bが積層された基板であって、その積層基板20の表裏面が化合物半導体基板2a、2bを構成する複数の元素の中の同種の元素の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面2abが積層基板20の表面(表面20f及び裏面20r)に平行で、化合物半導体基板2a、2bを構成する複数の元素の中の積層基板表裏面20f、20rの極性面を構成する元素とは異なる同種の元素の原子同士が結合した反位相領域境界面であることを特徴とする。あるいは、化合物半導体積層基板20は、A及びBを構成元素として含む同一組成で単結晶の2枚の化合物半導体基板2a、2bが積層された基板であって、その積層基板20の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面2abが積層基板20の表面(表面20f及び裏面20r)に平行で、上記積層基板表裏面20f、20rの極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面であることを特徴とする。
なお、積層基板20の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であるとは、積層基板20の表裏面がどちらも化合物半導体結晶の結晶格子におけるA原子の最密面(A面)となった、又はどちらもB原子の最密面(B面)となったことをいう。
ここで、化合物半導体複合基板20は、A及びBを構成元素として含む組成の化合物半導体からなるが、A及びBの2元系化合物半導体からなることが好ましく、例えば、炭化珪素、窒化ガリウム、ガリウム砒素、ガリウム燐、インジウム燐、窒化アルミニウム又はインジウムアンチモンからなることが好ましく、炭化珪素、窒化ガリウム、ガリウム砒素又はガリウム燐からなることがより好ましく、炭化珪素からなることが特に好ましい。
化合物半導体積層基板20が炭化珪素(SiC)からなる場合、化合物半導体積層基板20は、単結晶SiCからなる化合物半導体基板2a、2bが積層された基板であって、その積層基板20の表裏面20f、20rそれぞれが化合物半導体基板2a、2bを構成するSi及びCのうち、Si原子(又はC原子)で終端され(即ち、Si原子(又はC原子)からなり)未結合手が露出した互いに同じ極性を有する極性面であり、積層界面2abが積層基板20の表面(表面20f及び裏面20r)に平行で、化合物半導体基板2a、2bを構成するSi及びCのうち、積層基板表裏面20f、20rの極性面を構成する元素とは異なる同種の元素の原子(即ち、C原子(又はSi原子))同士が結合した反位相領域境界面(C−C結合(又はSi−Si結合))である構成を有する。
なお、化合物半導体基板2a、2bを構成する単結晶化合物半導体の結晶構造は特に限定されない。例えば、炭化珪素(SiC)の場合、その結晶構造が4H−SiC、6H−SiC、3C−SiCなどいずれのものでもよい。
また、化合物半導体積層基板20は、その厚さは特に限定されないが、例えば、100〜800μmであることが好ましく、250〜500μmであることがより好ましい。なお、化合物半導体積層基板20は、均一な厚みを有する(即ち、表面20fと裏面20rが平行である)ことが好ましい。
また、積層された化合物半導体基板2a、2bもその厚さは特に限定されないが、例えば、50〜400μmであることが好ましく、125〜250μmであることがより好ましい。なお、化合物半導体基板2a、2bは互いに同じ厚さである必要はなく、それぞれ均一な厚みを有することが好ましい。
[化合物半導体積層基板の製造方法]
上述した本発明の化合物半導体積層基板の製造方法の実施形態1、2について説明する。
(実施形態1)
本発明に係る化合物半導体積層基板の製造方法の実施形態1について図3を用いて説明する。
はじめに、最密面を基板の表面と裏面に配向させた(基板の表裏面とした)単結晶の2枚の化合物半導体基板3a、3bを用意する(図3(a))。それぞれの基板3a、3bの構成元素と構成元素比は同一としなければならない(即ち、同一組成とする)が、その結晶系は三斜晶、単斜晶、直方晶、正方晶、三方晶、立方晶、六方晶、菱面体の組み合わせから任意に選ぶことができる。
ここで例えば、立方晶の場合は最密面を{111}面とし、六方晶や菱面体の場合には最密面を{0001}面とする。なお、ここでは化合物半導体基板3a、3bはA及びBを構成元素として含む同一組成からなるものとし、上記最密面のうち、カチオン側の原子からなり、該原子の未結合手が露出した極性面をA面、アニオン側の原子からなり、該原子の未結合手が露出した面をB面と定義する。
なお、化合物半導体基板3a、3bにおけるA面、B面を特定する方法は構成元素により異なるが、例えば炭化珪素の場合には熱酸化速度を比較することが挙げられる。即ち、A面の熱酸化速度がB面の熱酸化速度よりも高ければ、A面は炭素面であり、B面は珪素面であると特定することができる。 また、イオン性の高い化合物半導体(ガリウムひ素、ガリウム燐、インジウム燐など)はプローブ顕微鏡を用いて表面の電位を測定することにより特定することも可能である。 あるいは、ホモエピタキシャル成長を施し、供給するアニオン原子の供給量を増やした場合に成長速度が相対的に低下する場合にはアニオン面、逆に、成長速度が相対的に増加する場合にはカチオン面と判断することもできる。 以上のようにして、化合物半導体基板3a、3bにおけるA面、B面を特定した後は、基板3a、3bそれぞれの積層基板30の性能に影響を及ぼさない箇所にA面、B面が判別可能なマークを付したり、元々単結晶ウエハに付与されているオリエンテーションフラットやノッチを活用してもよい。
また、化合物半導体基板3a、3bは、炭化珪素、窒化ガリウム、ガリウム砒素、ガリウム燐、インジウム燐、窒化アルミニウム又はインジウムアンチモンからなることが好ましく、炭化珪素、窒化ガリウム、ガリウム砒素又はガリウム燐からなることがより好ましく、炭化珪素からなることが特に好ましい。例えば、炭化珪素からなる場合においてはカチオン面はSi面でアニオン面はC面となり、窒化ガリウムからなる場合においてはカチオン面はGa面でアニオン面はN面となり、ガリウム砒素からなる場合においてはカチオン面がGa面、アニオン面がAs面となり、ガリウム燐からなる場合においてはカチオン面がGa面、アニオン面がP面、窒化ガリウムからなる場合においてはカチオン面がGa面、アニオン面がN面となる。
化合物半導体基板3a、3bは、同一組成の単結晶化合物半導体からなるものであれば特にそれぞれの結晶構造、製造履歴などについて限定されないが、上述したように同一の単結晶の化合物半導体基板(原板)から採取してもよい。
また、後工程でホモエピタキシャル成長を施すことも考慮して、化合物半導体基板3a、3bの表面と裏面の配向方位を最密面から所定の方向に微傾斜させることも可能である。この際の傾斜角は、所望の面極性における最適な値とし、表面と裏面の傾斜角度を等しくすれば、化合物半導体基板表面の平行度も保たれる。
次に、化合物半導体基板3aのA面(又はB面)と化合物半導体基板3bのA面(又はB面)をA面同士(又はB面同士)が直接接するようにして接合する(図3(b))。
ここで、接合方法は、同種の元素の原子同士が結合可能となる手段から任意の方法を選ぶことができる。例えば、予め2枚の化合物半導体基板3a、3bのいずれか一方又は両方の接合面に表面活性化処理を施した上で、両者を貼り合わせるとよい。表面活性化処理としてはプラズマ活性化処理、真空イオンビーム処理又はオゾン水への浸漬処理を行うとよい。
このうち、プラズマ活性化処理をする場合、真空チャンバ中に化合物半導体基板3a、3bを載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ活性化処理する。プラズマ用ガスとしては、酸素ガス、水素ガス、窒素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。
真空イオンビーム処理は、高真空のチャンバ内に化合物半導体基板3a、3bを載置し、Ar等のイオンビームを貼り合わせをする表面に照射して活性化処理を行う。
オゾン水への浸漬処理は、オゾンガスを溶解させたオゾン水に化合物半導体基板3a、3bを浸漬し、その表面を活性化処理をする。
上記した表面活性化処理は、化合物半導体基板3a、3bの一方にのみ行ってもよいが、化合物半導体基板3a、3bのA面(又はB面)両方について行うのがより好ましい。また、表面活性化処理は上記方法のいずれか一つでもよいし、組み合わせた処理を行っても構わない。更に、化合物半導体基板3a、3bの表面活性化処理を行う面は、貼り合わせを行う面であることが好ましい。
以上のように、化合物半導体基板3a、3bの表面活性化処理をしたA面同士(又はB面同士)を接合面として貼り合わせる。
次いで、化合物半導体基板3aと化合物半導体基板3bとを貼り合わせた後に、好ましくは150〜350℃、より好ましくは150〜250℃の熱処理を行い、化合物半導体基板3aと化合物半導体基板3bの貼り合わせ面の結合強度を向上させる。化合物半導体基板3aと化合物半導体基板3bは同質の材料であるため、熱膨張率差による基板の反りは抑制されるが、適宜、それぞれの基板に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、2時間〜24時間が好ましい。
これにより、化合物半導体基板3aと化合物半導体基板3bとは強固に密着して、一枚の化合物半導体積層基板30が得られる(図3(c))。
ここで、図3では、化合物半導体積層基板30の表裏面それぞれが構成元素の中の同種の元素の原子(B原子)からなると共に該原子の未結合手が露出した極性面(B面)となる。あるいは、化合物半導体基板3a、3bのB面同士を接合した場合には、化合物半導体積層基板30の表裏面それぞれがA原子からなると共に該A原子の未結合手が露出した極性面(A面)となる。
また、図3では、化合物半導体積層基板30は、その内部に積層基板30の表面に平行で、A原子同士が結合した反位相領域境界面である積層界面3abが形成される。あるいは、化合物半導体基板3a、3bのB面同士を接合した場合には、化合物半導体積層基板30は、その内部に積層基板30の表面に平行で、B原子同士が結合した反位相領域境界面である積層界面3abが形成される。この反位相領域境界面は、カチオン−カチオン同士(又は、アニオン−アニオン同士)の同種の元素の原子同士の結合のみにより形成されるため、半導体素子のブロッキング特性を損なわない。
また、上記化合物半導体積層基板30では、その表面と裏面それぞれに、半導体素子の活性層としてキャリア濃度が制御された所定の厚さのエピタキシャル成長層を形成することも可能である。炭化珪素の基板を製造する際には、上記工程により製造した積層基板30を多結晶炭化珪素製のボートに縦に載置し、気相成長炉内にて1340℃まで昇温し、流量200sccmのSiH2Cl2と流量50sccmのC22を導入し、圧力を15Paとすることにより所定の厚さのエピタキシャル成長層を形成することができる。エピタキシャル成長層の厚さは成長時間により制御可能であり、その電子濃度や正孔濃度は、それぞれ成長ガス中にN2ガスやトリメチルアルミニウム等を適宜混合することにより制御可能である。
以上の操作により、積層基板30の両面に同様のホモエピタキシャル成長層が形成するが、片面にのみエピタキシャル成長層を形成する際には、エピタキシャル成長を必要としない面を酸化膜で被覆したうえでエピタキシャル成長操作を行うか、エピタキシャル成長後に研磨を施してエピタキシャル成長層を除去することも可能である。
以上のようにして、基板加工や半導体素子製造においては表面の極性の違いによる影響を受けず、結晶中の転位の運動が妨げられ、ブロッキング特性の損なわれない化合物半導体積層基板が得られる。
なお例えば、炭化珪素からなる化合物半導体基板3a、3bを用いる場合においてはカチオン面はSi面でアニオン面はC面であり、窒化ガリウムからなる化合物半導体基板3a、3bを用いる場合においてはカチオン面はGa面でアニオン面はN面であり、ガリウムヒ素からなる化合物半導体基板3a、3bを用いる場合においてはカチオン面がGa面、アニオン面がAs面であり、ガリウム燐からなる化合物半導体基板3a、3bを用いる場合においてはカチオン面がGa面、アニオン面がP面であり、窒化ガリウムからなる化合物半導体基板3a、3bを用いる場合においてはカチオン面がGa面、アニオン面がN面である。本発明では、それぞれのカチオン面同士(あるいはアニオン面同士)を接合してカチオン同士(あるいはアニオン同士)からなる反位相領域境界面を形成し、かつ積層基板30の表裏面には同一の極性を持つアニオン面(あるいは、カチオン面)が形成されて上述した本発明の作用効果が得られる。
また、化合物半導体基板3a、3bが同種の元素から構成される化合物半導体からなるのであれば、たとえ化合物半導体基板3a、3bの互いの結晶形が異なったとしても、化合物半導体基板3a、3bの同種の極性を有する面同士が当接して反位相領域境界面を形成する限り本発明の効果が得られる。なぜならば、本発明により当接する極性面は結晶格子の最密面に相当し、その2次元的な原子配置は結晶形に関わらず同一であるためである。例えば、炭化珪素においては六方晶炭化珪素を化合物半導体基板3aとし立方晶炭化珪素を化合物半導体基板3bとして用いても、本発明の効果は発現される。
(実施形態2)
本発明に係る化合物半導体積層基板の製造方法の実施形態2について図4を用いて説明する。
はじめに、最密面を基板の表面と裏面に配向させた単結晶の化合物半導体基板4a、4bを用意する(図4(a))。この化合物半導体基板4a、4bは、実施形態1における化合物半導体基板3a、3bと同じものでよい。
次に、2枚の化合物半導体基板4a、4bのうち一方の化合物半導体基板4aについて、他方の化合物半導体基板4bと接合する面に、化合物半導体基板4aのA面(又はB面)の表面層を分離するための処理として、予め水素イオン等を注入してイオン注入領域4ionを形成する(図4(b))。
ここで、化合物半導体基板4aへのイオン注入の際、その表面から所望の深さにイオン注入領域4ionを形成できるような注入エネルギーで、所定の線量の少なくとも水素イオン(H+)又は水素分子イオン(H2 +)を注入する。このときの条件として、所望の薄膜の厚さになるようにイオン注入エネルギーを設定すればよい。HeイオンやBイオン等を同時に注入しても構わないし、同じ効果が得られるモノであればどのようなイオンを採用しても構わない。ただし、化合物半導体結晶格子へのダメージを低減する観点からは、できるだけ軽元素のイオンであるほうが望ましい。
化合物半導体基板4aに注入する水素イオン(H+)のドーズ量は、1.0×1016atom/cm2〜9.0×1017atom/cm2であることが好ましい。1.0×1016atom/cm2未満であると、界面の脆化が起こらない場合があり、9.0×1017atom/cm2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン(H2 +)を用いる場合、そのドーズ量は5.0×1015atoms/cm2〜4.5×1017atoms/cm2であることが好ましい。5.0×1015atoms/cm2未満であると、界面の脆化が起こらない場合があり、4.5×1017atoms/cm2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
イオン注入された基板表面からイオン注入領域4ionまでの深さ(即ち、イオン打ち込み深さ)は、化合物半導体基板4b上に設ける薄層化された化合物半導体基板である化合物半導体薄膜4a’の所望の厚さに対応するものであり、通常100〜2,000nm、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入領域4ionの深さ(即ち、イオン分布厚さ)は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
次に、化合物半導体基板4aのイオン注入面であるA面(又はB面)と化合物半導体基板4bのA面(又はB面)をA面同士(又はB面同士)が直接接するようにして接合する、即ち化合物半導体基板4a、4bの表面活性化処理をしたA面同士(又はB面同士)を接合面として貼り合わせる(図4(c))。ここで、接合方法、表面活性化方法などは実施形態1と同じ方法でよい。
次いで、化合物半導体基板4aと化合物半導体基板4bとを貼り合わせた後に、好ましくは150〜350℃、より好ましくは150〜250℃の熱処理を行い、化合物半導体基板4aと化合物半導体基板4bの貼り合わせ面の結合強度を向上させる。化合物半導体基板4aと化合物半導体基板4bは同質の材料であるため、熱膨張率差による基板の反りは抑制されるが、適宜、それぞれの基板に適した温度を採用して反りを抑制するとよい。熱処理時間としては、温度にもある程度依存するが、2時間〜24時間が好ましい。
上記のようにして貼り合わせた基板について、イオン注入した部分に熱的エネルギー又は機械的エネルギーを付与して、イオン注入領域4ionで化合物半導体基板4aの表面層を剥離させ、化合物半導体基板4b上に単結晶化合物半導体薄膜4a’を転写して化合物半導体積層基板40を得る(図4(d))。
ここで、剥離方法としては、例えば上記貼り合わせた基板を高温に加熱して、この熱によってイオン注入領域4ionにおいてイオン注入した成分の微小なバブル体を発生させることにより剥離を生じさせて化合物半導体基板4aを分離する熱剥離法を適用することができる。あるいは、熱剥離が生じない程度の低温熱処理(例えば、500〜900℃、好ましくは500〜700℃)を施しつつ、イオン注入領域4ionの一端に物理的な衝撃を加えて機械的に剥離を発生させて化合物半導体基板4aを分離する機械剥離法を適用することができる。機械剥離法は単結晶化合物半導体薄膜転写後の転写表面の粗さが熱剥離法よりも比較的小さいため、より好ましい。
なお、剥離処理後に、化合物半導体基板4bを加熱温度700〜1000℃であって剥離処理時よりも高い温度、加熱時間1〜24時間の条件で加熱して、化合物半導体薄膜4a’との密着性を改善する熱処理を行ってもよい。このとき、薄膜4a’は化合物半導体基板4bに強固に密着しているため、イオン注入領域4ionにおける剥離部分以外の部分での剥離は発生しない。
なお、剥離した後の単結晶化合物半導体基板4a''は、表面を再度研磨や洗浄等を施すことにより再度単結晶化合物半導体基板として再利用することが可能となる。
これにより、化合物半導体薄膜4a’と化合物半導体基板4bとは強固に密着して、一枚の化合物半導体積層基板40が得られる(図4(d))。
ここで、図4では、化合物半導体積層基板40の表裏面それぞれが構成元素の中の同種の元素の原子(B原子)からなると共に該原子の未結合手が露出した極性面(B面)となる。あるいは、化合物半導体基板4a、4bのB面同士を接合した場合には、化合物半導体積層基板40の表裏面それぞれがA原子からなると共に該A原子の未結合手が露出した極性面(A面)となる。
また、図4では、化合物半導体積層基板40は、その内部に積層基板40の表面に平行で、A原子同士が結合した反位相領域境界面である積層界面4abが形成される。あるいは、化合物半導体基板4a、4bのB面同士を接合した場合には、化合物半導体積層基板40は、その内部に積層基板40の表面に平行で、B原子同士が結合した反位相領域境界面である積層界面4abが形成される。この反位相領域境界面は、カチオン−カチオン同士(又は、アニオン−アニオン同士)の同種の元素の原子同士の結合のみにより形成される。
また、上記化合物半導体積層基板40では、その表面と裏面それぞれに、半導体素子の活性層としてキャリア濃度が制御された所定の厚さのエピタキシャル成長層を形成することも可能である。炭化珪素の基板を製造する際には、上記工程により製造した積層基板40を多結晶炭化珪素製のボートに縦に載置し、気相成長炉内にて1340℃まで昇温し、流量200sccmのSiH2Cl2と流量50sccmのC22を導入し、圧力を15Paとすることにより所定の厚さのエピタキシャル成長層を形成することができる。エピタキシャル成長層の厚さは成長時間により制御可能であり、その電子濃度や正孔濃度は、それぞれ成長ガス中にN2ガスやトリメチルアルミニウム等を適宜混合することにより制御可能である。
以上の操作により、積層基板40の両面に同様のホモエピタキシャル成長層が形成するが、片面にのみエピタキシャル成長層を形成する際には、エピタキシャル成長を必要としない面を酸化膜で被覆したうえでエピタキシャル成長操作を行うか、エピタキシャル成長後に研磨を施してエピタキシャル成長層を除去することも可能である。
以上のようにして得られた積層基板40を用いることにより、基板加工や半導体素子製造においては表面の極性の違いによる影響を受けず、結晶中の転位の運動が妨げられる。例えば、非特許文献2には、転位の運動を妨げることにより積層欠陥密度は120/cm以下の炭化珪素が形成できること、非特許文献3においては積層欠陥の密度を60,000/cm2以下(245/cm以下)とすることにより、炭化珪素のpn接合における漏洩電流密度が0.1mA以下にできることが報告されている。本発明による炭化珪素からなる化合物半導体積層基板を用いれば、ブロッキング特性の損なわれない半導体素子が得られる。
また同様に、窒化ガリウムからなる化合物半導体基板4a、bbを用いる場合においてはカチオン面はGa面でアニオン面はN面であり、ガリウムヒ素からなる化合物半導体基板4a、4bを用いる場合においてはカチオン面がGa面、アニオン面がAs面であり、ガリウム燐からなる化合物半導体基板4a、4bを用いる場合においてはカチオン面がGa面、アニオン面がP面であり、窒化ガリウムからなる化合物半導体基板4a、4bを用いる場合においてはカチオン面がGa面、アニオン面がN面である。本発明では、それぞれのカチオン面同士(あるいはアニオン面同士)を接合してカチオン同士(あるいはアニオン同士)からなる反位相領域境界面を形成し、かつ積層基板40の表裏面には同一の極性を持つアニオン面(あるいは、カチオン面)が形成されて上述した本発明の作用効果が得られる。
なお、これまで本発明を図面に示した実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
1 原板(単結晶化合物半導体原板)
1a、1b、2a、2b、3a、3b、4a、4a''、4b、90 化合物半導体基板
1ab、2ab、3ab、4ab 積層界面
cp1、1cp2 極性面
4a’ 化合物半導体薄膜
ion イオン注入領域
10、20、30、40 化合物半導体積層基板
20f 表面
20r 裏面

Claims (8)

  1. A及びBを構成元素として含む同一組成で単結晶の2枚の化合物半導体基板が積層された基板であって、その積層基板の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面が積層基板の表面に平行で、上記積層基板表裏面の極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面であることを特徴とする化合物半導体積層基板。
  2. 炭化珪素、窒化ガリウム、ガリウム砒素、ガリウム燐、インジウム燐、窒化アルミニウム又はインジウムアンチモンからなることを特徴とする請求項1記載の化合物半導体積層基板。
  3. 積層された化合物半導体基板はそれぞれ均一な厚みを有することを特徴とする請求項1又は2記載の化合物半導体積層基板。
  4. 同一組成で単結晶の2枚の化合物半導体基板が積層された基板の製造方法であって、一方の主面をA原子からなり該A原子の未結合手が露出した極性面であるA面とし、他方の主面をB原子からなり該B原子の未結合手が露出した極性面であるB面とした、A及びBを構成元素として含む同一組成で単結晶の化合物半導体基板を2枚用意し、この2枚の化合物半導体基板のB面同士又はA面同士を接合して上記2枚の化合物半導体基板を積層し、該積層基板の表裏面がA又はBの同種の原子からなると共に該原子の未結合手が露出した極性面であり、積層界面が積層基板の表面に平行で、積層基板表裏面の極性面を構成するA又はBの原子とは異なるB又はAの原子同士が結合した反位相領域境界面である化合物半導体積層基板を得ることを特徴とする化合物半導体積層基板の製造方法。
  5. 上記2枚の化合物半導体基板のうち一方の化合物半導体基板について、他方の化合物半導体基板と接合する面に予めイオン注入を行っておき、上記接合した後にこのイオン注入領域で剥離させて化合物半導体基板の薄層化を行うことを特徴とする請求項4記載の化合物半導体積層基板の製造方法。
  6. 上記2枚の化合物半導体基板は、同一の単結晶の化合物半導体基板から採取されたものであることを特徴とする請求項4又は5記載の化合物半導体積層基板の製造方法。
  7. 上記接合前に、上記2枚の化合物半導体基板のいずれか一方又は両方の接合面に表面活性化処理を施すことを特徴とする請求項4〜6のいずれか1項記載の化合物半導体積層基板の製造方法。
  8. 請求項1〜3のいずれか1項記載の化合物半導体積層基板を用いた半導体素子。
JP2015248594A 2015-12-21 2015-12-21 化合物半導体積層基板及びその製造方法、並びに半導体素子 Pending JP2017114694A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015248594A JP2017114694A (ja) 2015-12-21 2015-12-21 化合物半導体積層基板及びその製造方法、並びに半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248594A JP2017114694A (ja) 2015-12-21 2015-12-21 化合物半導体積層基板及びその製造方法、並びに半導体素子

Publications (1)

Publication Number Publication Date
JP2017114694A true JP2017114694A (ja) 2017-06-29

Family

ID=59231441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248594A Pending JP2017114694A (ja) 2015-12-21 2015-12-21 化合物半導体積層基板及びその製造方法、並びに半導体素子

Country Status (1)

Country Link
JP (1) JP2017114694A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019041A (ja) * 2017-07-21 2019-02-07 株式会社サイオクス GaN基板
CN109671612A (zh) * 2018-11-15 2019-04-23 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法
JP2019073402A (ja) * 2017-10-12 2019-05-16 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
WO2021140793A1 (ja) * 2020-01-10 2021-07-15 信越化学工業株式会社 Iii族窒化物基板の製造方法及びiii族窒化物基板
WO2021250991A1 (ja) * 2020-06-09 2021-12-16 信越化学工業株式会社 Iii族窒化物系エピタキシャル成長用基板とその製造方法
WO2022004165A1 (ja) * 2020-07-01 2022-01-06 信越化学工業株式会社 大口径iii族窒化物系エピタキシャル成長用基板とその製造方法
JP2022181154A (ja) * 2021-05-25 2022-12-07 鴻創應用科技有限公司 炭化ケイ素複合ウェハ及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002053399A (ja) * 2001-05-18 2002-02-19 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
WO2010067794A1 (ja) * 2008-12-10 2010-06-17 株式会社村田製作所 圧電性複合基板の製造方法、および圧電素子の製造方法
WO2011092893A1 (ja) * 2010-01-26 2011-08-04 住友電気工業株式会社 炭化珪素基板の製造方法
JP2013084781A (ja) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002053399A (ja) * 2001-05-18 2002-02-19 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2009040639A (ja) * 2007-08-09 2009-02-26 Mitsubishi Electric Corp 半導体ウエハ装置
WO2010067794A1 (ja) * 2008-12-10 2010-06-17 株式会社村田製作所 圧電性複合基板の製造方法、および圧電素子の製造方法
WO2011092893A1 (ja) * 2010-01-26 2011-08-04 住友電気工業株式会社 炭化珪素基板の製造方法
JP2013084781A (ja) * 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019041A (ja) * 2017-07-21 2019-02-07 株式会社サイオクス GaN基板
JP2019073402A (ja) * 2017-10-12 2019-05-16 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
JP7100309B2 (ja) 2017-10-12 2022-07-13 国立大学法人三重大学 窒化物半導体基板、窒化物半導体基板の製造方法、窒化物半導体基板の製造装置及び窒化物半導体デバイス
CN109671612A (zh) * 2018-11-15 2019-04-23 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法
WO2021140793A1 (ja) * 2020-01-10 2021-07-15 信越化学工業株式会社 Iii族窒化物基板の製造方法及びiii族窒化物基板
CN114901876A (zh) * 2020-01-10 2022-08-12 信越化学工业株式会社 Iii族氮化物基板的制造方法和iii族氮化物基板
WO2021250991A1 (ja) * 2020-06-09 2021-12-16 信越化学工業株式会社 Iii族窒化物系エピタキシャル成長用基板とその製造方法
WO2022004165A1 (ja) * 2020-07-01 2022-01-06 信越化学工業株式会社 大口径iii族窒化物系エピタキシャル成長用基板とその製造方法
JP2022181154A (ja) * 2021-05-25 2022-12-07 鴻創應用科技有限公司 炭化ケイ素複合ウェハ及びその製造方法
JP7347845B2 (ja) 2021-05-25 2023-09-20 鴻創應用科技有限公司 炭化ケイ素複合ウェハ及びその製造方法

Similar Documents

Publication Publication Date Title
JP2017114694A (ja) 化合物半導体積層基板及びその製造方法、並びに半導体素子
WO2005055323A1 (ja) 炭化珪素半導体素子およびその製造方法
JP5458509B2 (ja) 炭化珪素半導体基板
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP6658137B2 (ja) 半導体装置及びその製造方法
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2001018872A1 (fr) TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D&#39;UNE TRANCHE DE SiC
US20080079008A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2016031953A (ja) 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6721062B2 (ja) 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2012028565A (ja) バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JP2011109018A (ja) バイポーラ半導体素子
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
JPWO2019004469A1 (ja) 半導体素子基板の製造方法
JP2019012756A (ja) 半導体素子基板の製造方法
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
US20230369400A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate, and semiconductor device
WO2021092862A1 (zh) 半导体衬底及其制造方法、半导体器件
JP2017112335A (ja) 半導体素子の製造方法
JP2023054515A (ja) 積層構造体、及び積層構造体の製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2017135171A (ja) 半導体基板及びその製造方法
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403